JPS6222336B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は時分割多重伝送方式を用いた多重伝送
制御システムに関するものであり、その目的とす
るところは短絡検出動作時のモニター端末器のリ
セツト動作を確実に行なわせることができて、全
システムの動作停止時のトラブル発生を防止した
多重伝送制御システムを提供するにある。

以下本発明を実施例図によつて説明する。第１
図は本発明の多重伝送制御システム全体の概略構
成図を示しており、図中１はホストコンピユータ
で、このホストコンピユータ１は例えばパーソナ
ルコンピユータ、オフイスコンピユータのような
汎用コンピユータであつて、このホストコンピユ
ータ１はRS−232C型のシリアルインターフエー
スを持つもので、このインターフエースによつ
て、周辺機器等へシリアルビツトで通信してデー
タの出力、入力が行なえるようになつている。２
は伝送ユニツトで、この伝送ユニツト２には２線
の信号線３を介して複数個の端末器４₀₁，４₁₁，
４₂₁………が接続されており、これらの端末器４
₀₁，４₁₁，４₂₁………に対して伝送ユニツト２か
らはアビレスデータ、制御データ等を含む伝送信
号を時分割的に、かつサイクリツクに伝送してい
る。伝送ユニツト２にはホストコンピユータ１と
接続するためのRS−232Cのシリアルインターフ
エース５と、マイクロコンピユータ等からなる演
算制御回路部６と、該演算制御回路部６の動作用
プログラムや、端末器４₀₁，４₁₁，４₂₁からの返
送データ、ホストコンピユータ１からのデータ等
を記憶する記憶部７と、端末器４₀₁，４₁₁，４₂₁
………に対して伝送信号を送信するとともに端末
器４₀₁，４₁₁，４₂₁………からの返送信号を受信
する送受信部８と、伝送ユニツト２において、端
末器４₀₁，４₁₁，４₂₁………をチエツクするため
のデータインプツト用のキーボード及び、異常表
示や、端末器４₀₁，４₁₁，４₂₁………のアドレス
を表示するための表示パネル部等から成るマニユ
アル設定及び表示部９及びシステムの操作をホス
トコンピユータ１によるコマンドにゆだねるか、
伝送ユニツト２側のキーボードにゆだねるかの、
コンピユータ／テスト切換スイツチ１０を設けて
おり、この切換スイツチ１０がコンピユータ側に
通常投入されると、演算制御回路部６はホストコ
ンピユータ１からのコマンドによつて、端末器４
₀₁，４₁₁，４₂₁………の制御を行なうとともに、
端末器４₀₁，４₁₁，４₂₁の監視データをホストコ
ンピユータ１側へ送信するようになつている。端
末器４₀₁，４₁₁，４₂₁………は負荷１１を制御す
る負荷制御用端末器４₀₁………と、防犯センサ等
のセンサ等からのデータを入力して、監視データ
として伝送ユニツト２へ返送する入力用端末器４
₁₁……と、信号線３の短絡及び端末器を設置した
配電盤に供給されるローカル電源の監視を行なう
ためのモニター端末器４₂₁………等の種類に分類
され、夫々は個有のアドレスが割り当てられてお
り、伝送ユニツト２からの伝送信号を常時読みと
り、アドレスデータが端末器個有に割り当てられ
たアドレスと一致したときにはアドレス信号に付
随する制御データを読みとり、その制御データに
従つて当該端末器ではリレー等のスイツチ回路を
駆動して、負荷１１………を制御したり、或いは
制御データに続く返送待機パルス区間においては
端末器４₀₁，４₁₁，４₂₁の監視入力によつて負荷
１１………の駆動状態や、或いは防犯センサ、昼
光センサ等のセンサの検出データや、ローカル電
源の監視データを返送信号として伝送ユニツト２
へ送信するようになつている。第２図は伝送ユニ
ツト２から時分割でサイクリツクに送信される１
チヤンネル当りの信号形式を示しており、図中
SPはスタートパルス、CSはアドレスビツトスタ
ートパルス、ADはアドレスデータに対応する信
号、PC₁はパリテイチエツク、CS′は制御ビツト
スタートパルス、LSは制御に対応する信号、PC₂
はパリテイチエツク、SSは返送待機パルスであ
る。

４₂₁のモニター端末器は本発明に係るものであ
つて、このモニター端末器４₂₁は自己の接続点以
後の信号線３の短絡、断線と、電源の有無を夫々
監視するためのもので、負荷制御用端末器４₀₁…
……や入力用端末器４₁₁………を配設した配電盤
への分岐した信号線３や、幹線となる信号線３の
途中にリレー接点１２，１２を直列挿入し、上述
の短絡検出時にリレー接点１２，１２を開離し
て、リレー接点１２，１２以後の信号線３を遮断
し、後述するようにシステムより短絡発生個所を
切離すことによつてシステム全体の停止を防止す
ることができるものである。

第３図は該モニター端末器４₂₁の回路図を示
し、１３は信号線３を介して伝送ユニツト２から
送られてくる信号電力を全波整流するダイオード
ブリツジで、このダイオードブリツジ１３の出力
電圧はこのダイオードブリツジ１３を含んで構成
される電源回路１４のコンデンサC₁，C₂によつ
て平滑され、ツエナーダイオードZD₁によつて所
定電圧に一定化され、１チツプのマイクロコンピ
ユータからなる論理演算回路部１５の電源入力端
子Ｖ_DD，Ｖ_SS間に入力される。また信号線３上の
電圧波形はダイオードD₁、抵抗R₁，R₂，R₃、コ
ンデンサC₃等からなる受信部で波形整形され
て、論理演算回路部１５の信号入力端SIGに入力
されるようになつている。論理演算回路部１５は
第４図に示すような機能ブロツクから構成されて
おり、信号入力端子SIGに印加された信号は発振
部１６に入力され、この信号入力端子SIGの電圧
が“Ｈ”レベルであるときには発振部１６が自励
発振を行ない、“Ｌ”レベルであるときにはこの
自励発振が停止するようになつている。そして発
振部１６における自励発振周波数は端子OS₁，
OS₂，OS₃に接続されるCR素子C₄，R₄，R₅の定
数によつて定まるようになつているものである。
１７は発振部１６の出力パルスをカウントして論
理制御部１８および監視入力返信部１９にタイミ
ング信号を与えるカウンタである。また２０およ
び２１は論理制御部１８の制御の下に、伝送信号
から制御データおよびアドレスデータを読み込む
ための制御データ判別部およびアドレスデータ判
別部であり、さらに２２は制御データ判別部２０
の出力をラツチするラツチ出力部である。しかし
アドレスデータ判別部２１には端子AD₁〜AD₈を
介してアドレス設定スイツチ２３の出力が印加さ
れており、アドレスデータ判別部２１は信号線３
上を伝送されてくる伝送信号中に含まれているア
ドレスデータADを、上記アドレス設定スイツチ
２３により設定された自己のアドレスと比較照合
して、自己の呼び出しが検出されたときには、論
理制御部１８によつて制御データ判別部２０を動
作させて、アドレスデータADに続く制御データ
LSを読み込ませ、ラツチ出力部２２に制御信号
出力を得るものである。この制御信号出力は端子
RD₁，RD₂，RD₅を介して後段のリレードライブ
回路２４に入力される。また論理演算回路部１５
の端子DRDはリレー駆動制御出力端子であり、
制御出力端子RD₁，RD₂，RD₅のデータ内容に基
づいてラツチング型のリレーRy₁，Ry₂を一斉に
動作させるためのタイミング信号を出力させるも
のである。このタイミング信号のパルス巾は端子
RTCの入力レベルで２段階に設定できるように
なつている。２５は配電盤内への供給電源の有、
無の監視入力部で、この監視入力部２５は例えば
AC24Vの電源を入力端に接続しており、電絃供
給があればホトカプラ２６をオンし、論理演算回
路部１５の監視信号入力端子IN₁〜IN₅の内の１つ
を利用してその監視信号入力端子IN₁にホトカプ
ラ２６を通じ“Ｈ”レベルの監視信号を与え、電
源供給が無ければホトカプラ２６をオフして監視
信号入力端子IN₁の信号レベルを“Ｌ”とするよ
うになつている。論理演算回路部１５の端子
RETは返送信号出力端子であつて、この端子
RETは“Ｈ”レベルのときトランジスタTr₀をオ
ンして２線の信号線３間をダイオードブリツジ１
３と抵抗R₁₀とを通じて接続し、電流モードの形
で返送信号を信号線３に送出させるためのもの
で、その送出は上述の監視データに基く論理演算
回路部１５の制御の下で返送待機パルス送出期間
中に行なわれるようになつている。

さて上記リレードライブ回路２４は本発明の主
要な構成を為すものであつて、２巻線ラツチング
型のリレーRy₁，Ry₂と、これらリレーRy₁，Ry₂
をリセツト、セツトするためのスイツチング手段
とから構成されており、リレーRy₁はセツトコイ
ルCL_S1を上記制御出力端子RD₁の出力が“Ｈ”
レベルのときオンするトランジスタTr₁に直列に
接続し、またトランジスタTr₁のエミツタにエミ
ツタを共通接続し、ベースをトランジスタTr₁の
コレクタに接続してトランジスタTr₁のオンのと
きにはオフとなり、またトランジスタTr₁のオフ
のときにはオンとなるトランジスタTr₂にリセツ
トコイルCL_R1を直列接続している。またリレー
Ry₂はセツトコイルCL_S2を制御出力端子RD₂の出
力が“Ｈ”レベルのときオンするトランジスタ
Tr₃に直列に接続し、リセツトコイルCL_R2を、ト
ランジスタTr₃のオンのときにはオフとなりトラ
ンジスタTr₃のオフのときにはオンになるトラン
ジスタTr₄に直列接続している。これらリレー
Ry₁，Ry₂の各コイルとトランジスタTr₁〜Tr₄と
の直列回路はダイオードD₄、低抵抗値の抵抗R₆
及び第１のトランジスタTr₅を介して上記ダイオ
ードブリツジ１３の出力端間に接続しており、ト
ランジスタTr₅は論理演算回路部１５の制御出力
端子RD₅及び端子DRDの出力が“Ｈ”レベルのと
きにオンし、“Ｌ”レベルのときにオフするよう
になつている。また各リレーRy₁，Ry₂のリセツ
トコイルCL_R1，CL_R2は夫々ダイオードD₂，D₃を
介して第２のトランジスタTr₆を介して前記ダイ
オードブリツジ１３の出力端間に接続している。
トランジスタTr₆のベースはベース抵抗R₇、抵抗
R₆、ダイオードD₄を介してダイオードブリツジ
１３のプラス側出力端に接続され、またベース・
エミツタ間には第３のトランジスタTr₇を接続し
ており、トランジスタTr₇がオンするとトランジ
スタTr₆をオフするようになつている。トランジ
スタTr₆はまたコレクタを抵抗R₈とダイオードD₅
とを介してコレクタを論理演算回路部１５の制御
出力端子RD₅に接続してある。更にこの制御出力
端子RD₅は抵抗R₈ダイオードD₆とを介してリレー
駆動制御出力端子DRDに接続してある。さてリ
レードライブ回路２４には前記リレーRy₁，Ry₂
のリセツト時の駆動電源としてダイオードブリツ
ジ１３の出力端間にダイオードD₄、抵抗R₆の直
列回路を介して接続してある大容量のコンデンサ
C₀を有している。

次に多重伝送制御システムの動作について説明
する。まず伝送ユニツト２は電源投入によつて初
期化され、モニタプログラムによつて、切換スイ
ツチ１０の投入がテスト側かコンピユータ側かを
判定する。ここでテスト側であれば、ホストコン
ピユータ１からのコマンドを受付けない状態にセ
ツトされ、マニユアル設定及び表示部９のキーボ
ードからのデータインプツトに対して受付け可能
となる。逆にコンピユータ側であればホストコン
ピユータ１からのコマンドの受付けを可能とし、
キーボードからのデータインプツトは受付けない
状態にセツトされる。

まず各端末器４₀₁，４₁₁，４₂₁をセツトするに
際しては、例えば切換スイツチ１０がコンピユー
タ側に投入されている場合には、ホストコンピユ
ータ１側のキーボードより予め設定してあるコマ
ンドを伝送ユニツト２側へ与えることによつてセ
ツトできる。さてコマンドデータがアスキーコー
ドで伝送ユニツト２側へ送られると、伝送ユニツ
ト２の演算制御回路部６ではコマンドを判定し、
この判定により、引続いて送られいくデータがア
ドレス設定用のアドレスと、端末器の型式と判断
し、アドレス、型式テーブルに登録し、この登録
データを記憶部７に書込み記憶する。さて１台で
も登録されると伝送ユニツト２は伝送信号の伝送
を開始し始めることになり、順次登録台数が増加
することによつて、アドレスの若い順から順次サ
イクリツクにアクセスする。この常時のアクセス
動作はホストコンピユータ１とは無関係に行なわ
れ、入力端末器４₁₁のアクセス時には当該入力用
端末器４₁₁からの返送信号のデータを記憶部７に
書込み、データの更新を行なうとともに記憶保持
する。また負荷制御用端末器４₀₁のアクセス時に
は負荷１２の動作状態の監視入力を取り込み返送
信号の監視データを記憶部７に書込み保持する。
このようにして伝送ユニツト２は各端末器４₀₁，
４₁₁，４₂₁のアドレス、型式が登録されると、順
次アクセスし、返送信号のデータを各アドレスに
対応して記憶するのである。

次にホストコンピユータ１から所定アドレスの
負荷制御用端末器４₀₁に接続された負荷１２を制
御する場合には、予め設定してある負荷１１の制
御のコマンドをキーボードで投入するとともに続
いてアドレスデータを投入し、更に制御データを
投入するのである。しかしコマンドデータ、アド
レスデータ、制御データが伝送ユニツト２に送信
されると、伝送ユニツト２の演算制御回路部６で
は、登録されている受信アドレスデータに対応す
る端末器が負荷制御用端末器４₁₁であるのか否か
を判定するとともに、判定結果がYESであれ
ば、当該アドレスの端末器をアクセスする際に前
記の制御データを作成して送信させるのである。
もし“NO”であればホストコンピユータ１から
の命令を受付けず、コマンド待ちの状態に戻るの
である。

このようにして予め設定したコマンドをホスト
コンピユータ１から伝送ユニツト２へ送信するこ
とによりエラーステータス要求、ステータスリセ
ツト、返送エラーの端末器のアドレスの要求、端
末器の種類の確認、エリア単位の複数台の端末器
の制御及び監視データの入力要求、エリア単位の
複数台の端末器の種類の確認、エリア単位の複数
台の端末器の種類の登録、伝送ユニツト２のソフ
トリセツト、受信可能コマンド数のサーチ、伝送
ユニツト２のデータ送信のイネブル、デイセーブ
ル等が行なえ、また伝送ユニツト２からはホスト
コンピユータ１へアスキーコードで、端末器の返
送データの送信、エラーステータスの返信、受信
可能なコマンド数の出力送信、端末器の種類、受
信の可、不可、エラー、送信データの無等を送信
し、ホストコンピユータ１のデイスプレイCRT
で表示させることができるのである。

ところで本発明に係るモニター端末器４₂₁の動
作は次のようになる。まず信号線３に短絡が発生
していない通常状態にある場合にはリレードライ
ブ回路２４においてコンデンサC₀が充電されて
その両端電圧をベースバイアス回路のツエナダイ
オードZD₂及び抵抗R₁₁，R₁₂によつて分圧した電
圧によつてトランジスタTr₇にベース電流が供給
されたトランジスタTr₇はオンとなり、その結果
トランジスタTr₆のベース電流をバイパスしトラ
ンジスタTr₆の動作をオフに固定している。そし
てモニター端末器４₂₁が伝送ユニツト２からアク
セスされて各リレーRy₁，Ry₂をセツトする制御
信号が送られてくると、各制御出力端子RD₁，
RD₂，RD₅が“Ｈ”レベルとなつて保持される。
この保持によつてトランジスタTr₁，Tr₃はオン
状態となる。一方制御出力端子RD₅の出力がリレ
ー駆動制御出力端子DRDにダイオードD₆を介し
て接続されているため、リレー駆動出力端子
DRDの出力が“Ｌ”レベルの期間中、トランジ
スタTr₅のベースは“Ｌ”レベルとなつてオフ状
態にある。しかして、各制御出力端子RD₁，
RD₂，RD₅の出力が“Ｈ”レベルとなつた後にリ
レー駆動制御出力端子DRDの出力が“Ｈ”レベ
ルとなると、トランジスタTr₅がオンとなり、こ
のオンによつて、夫々のリレーRy₁，Ry₂のセツ
トコイルCL_S1，CL_S2には夫々トランジスタ
Tr₁，Tr₃及びトランジスタTr₅を介して励磁電流
が流れて、各リレーRy₁，Ry₂がセツト状態とな
り、夫々のリレー接点１２，１２………をオン状
態とし、当該モニター端末器４₂₁以後の信号線３
を各端末器４₀₁，４₁₁，４₂₁に接続する。この後
の通常状態ではアクセスごとに所定のタイミング
でリレー駆動制御出力端子DRDの出力が出るこ
とになるが、ラツチングリレーであるリレー
Ry₁，Ry₂はリセツトがかかるまで、システムの
イニシヤライズ後はセツト状態を保持する。勿論
リセツトを伝送ユニツト２からの制御信号によつ
てかける場合にはアクセス時にリセツトをかける
ための制御データを送つてモニター端末器４₂₁の
論理演算回路部１６の制御出力端子RD₁，RD₂を
“Ｌ”レベルに設定するとよく、この場合トラン
ジスタTr₂，Tr₄がオン状態となつて、リレー駆
動制御出力端子DRDの出力が“Ｈ”となつてト
ランジスタTr₅がオンとなつたタイミングに、各
リレーRy₁，Ry₂のリセツトコイルCL_R1，CL_R2に
各トランジスタTr₂，Tr₄及びトランジスタTr₅を
通じて励磁電流が流れリレーRy₁，Ry₂がリセツ
ト動作し、そのリレー接点１２，１２をオフして
当該モニター端末器４₂₁以後の信号線３をシステ
ムから切離すのである。

さて、今第１図のｘ個所で短絡しており、オフ
状態にあつた各リレー接点１２，１２をオン状態
にすると、各モニター端末器４₂₁，４₂₁は伝送信
号が入力せず、そのため回路電源が供給されなく
なると、論理演算回路部１５は電源回路１４のコ
ンデンサC₁，C₂の充電々荷を電源として動作す
るとともにリレードライブ回路２４はコンデンサ
C₀の充電々荷を電源として動作することにな
る。そして伝送信号の受信がなくなるため、論理
演算回路部１５は第５図ａ〜ｃで示すように制御
出力端子RD₁，RD₂，RD₅の出力を“Ｈ”レベル
に保持するとともに同図ｄで示すようにリレー駆
動制御出力端子DRDの出力も“Ｈ”レベルと設
定するため、各リレーRy₁，Ry₂のセツトコイル
CL_S1，CL_S2を通じてコンデンサC₀の充電々荷が
放電されようとするが、コンデンサC₀の両端電
圧が、トランジスタTr₇のベース回路に接続して
あるツエナーダイオードZD₂のツエナー電圧以下
になると、トランジスタTr₇のベース電流が遮断
されて第５図ｅのように直ちにオフとなり、その
結果第５図ｆのようにトランジスタTr₆がオン
し、このオンによつてトランジスタTr₅のベース
電流をダイオードD₅を介してバイパスし、第５
図ｇのようにトランジスタTr₅をオフする。その
ためリレーRy₁，Ry₂のセツトコイルCL_S1，CL_S2
に流れていたコンデンサC₀の放電電流が遮断さ
れると同時に各リセツトコイルCL_R1，CL_R2とダ
イオードD₂，D₃とトランジスタTr₆とを通じてコ
ンデンサC₀の充電々荷が放電され、その放電々
流によつて各リレーRy₁，Ry₂はリセツト動作
し、各リレー接点１２，１２をオフする。その結
果当該モニター端末器４₂₁以後の信号線３をシス
テムから切離すのである。ところで一方伝送ユニ
ツト２においては信号線３に所定以上の電流が一
定時間流れたとき短絡発生と判定する動作プログ
ラムを有しており、短絡検知と同時に伝送ユニツ
ト２は伝送ユニツト２側に近い方のモニター端末
器４₂₁から順次アクセスし、呼出したモニター端
末器４₂₁のリレー接点１２，１２をオンさせ、再
び短絡が起きるか起きないかを判定するのであ
る。第１図で図示した場合、伝送ユニツト２に対
して最も手前のモヨター端末器４₂₁においては、
それ以後のモニター端末器４₂₁のリレー接点１
２，１２で短絡個所ｘが切離されているため、当
該モニター端末器４₂₁のリレー接点１２，１２が
オンとなつても短絡検出がなされない。そして以
後のモニター端末器４₂₁のアクセスによつて当該
モニター端末器４₂₁のリレー接点１２，１２がオ
ンしたときに短絡検出があると、当該モニター端
末器４₂₁のアドレスを伝送ユニツト２は記憶し、
切換スイツチ１０がコンピユータであればホスト
コンピユータ１のデイスプレイCRTでそのアド
レス及び短絡発生表示を行なわせ、またテスト側
であればマニユアル設定及び表示部９のLEDで
表示される。そして各モニター端末器４₂₁，４₂₁
の再度の短絡によるリレー接点１２，１２のオフ
動作後、伝送ユニツト２は上記の短絡個所ｘに対
応するモニター端末器４₂₁より手前のモニター端
末器４₂₁のみを再度アクセスしてリレー接点１
２，１２をオンさせると、部分的であるが多重伝
送制御システムを稼動させることができるのであ
る。

尚このモニター端末器４₂₁は更に分電盤内に供
給される電源の有無を検出する監視入力部２５を
上述のように有し、その監視データを伝送ユニツ
ト２へ返送するようになつている。また信号線３
の断線は所定のモニター端末器４₂₁からの返送デ
ータが途絶した際に判別され、ホストコンピユー
タ１のデイスプレイCRT又は伝送ユニツト２の
LEDで表示される。図中SWは監視入力部２５の
設定スイツチである。

本発明は上述のように構成した多重伝送制御シ
ステムのモニター端末器において、前記リレーの
セツトコイルを介して電源手段に接続され制御出
力が“Ｈ”レベルのときオンする第１のトランジ
スタと、リレーのリセツトコイルを介して電源手
段に接続された第２のトランジスタと、第２トラ
ンジスタのベース・エミツタ間に接続された第３
のトランジスタと、電源手段の出力で充電される
コンデンサと、第３のトランジスタのベースバイ
アス回路に設けられ該コンデンサの両端電圧がツ
エナー電圧以上あれば抵抗を介して第３のトラン
ジスタにベース電流を流すツエナーダイオードか
ら構成されているリレードライブ回路を有するの
で信号線の短絡が無いときには制御出力で第１の
トランジスタをオンさせてセツトコイルを励磁す
ることができ、そのためリレー接点を通じて当該
モニター端末器以後の信号線を伝送ユニツトに接
続することができ、しかも信号線が短絡によつて
信号電力の入力が無くなつて、コンデンサの充
電々荷が放電されてツエナーダイオードのツエナ
ー電圧以下にコンデンサの両端電圧が低下すれば
第３のトランジスタをオフすることができるもの
で、このトランジスタのオフ時に第２のトランジ
スタをオンさせるとともに第１のトランジスタを
オフさせることができるので、制御出力が電源手
段の蓄積エネルギーがあつて例え“Ｈ”レベルに
保持されていてもコンデンサの充電々荷をリセツ
トコイルと第２のトランジスタとを通じて放電さ
せて確実にリレーをリセツトすることができ、そ
の結果短絡発生した信号線を切離すことができ、
その後のモニター端末器のアクセスによつてリレ
ーのセツトを行なわしめることができて、短絡個
所や、短絡個所を有する信号線のみの切断が可能
となり、システム機能停止が起きず高い信頼性を
有するという効果を奏する。

【図面の簡単な説明】

第１図は本発明の基本となるシステム全体の回
路ブロツク図、第２図は同上に使用せる信号波形
説明図、第３図は同上に使用したモニター端末器
の具体回路図、第４図は同上モニター端末器の論
理演算回路部の機能ブロツク図、第５図ａ〜ｇは
同上のモニタ端末器の動作説明用のタイムチヤー
トであり、２は伝送ユニツト、３は信号線、４
₀₁，４₁₁，４₂₁は端末器、１１は負荷、１２はリ
レー接点、１４は電源回路、１５は論理演算回路
部、１８は論理制御部、２０は制御データ判別
部、２１はアドレスデータ判別部、２４はリレー
ドライブ回路、Ry₁，Ry₂はリレー、Tr₅，Tr₆，
Tr₇はトランジスタ、ZD₂はツエナーダイオー
ド、CL_S1，CL_S2はセツトコイル、CL_R1，CL_R2は
リセツトコイル、D₅はダイオード、C₀はコンデ
ンサである。

Claims (1)

【特許請求の範囲】
1. １ 伝送ユニツトから信号線を通して各端末器に
   対するアドレス信号、制御信号及び返送待機パル
   スからなる伝送信号を順次サイクリツクに送出
   し、呼出された端末器において制御信号の制御デ
   ータ内容に基いて動作し、返送待機パルスの受信
   期間中に負荷等の監視データを返送信号として送
   出する多重伝送制御システムにおいて、信号線に
   接続した位置より伝送ユニツトからみて遠方側と
   なる位置の信号線に２巻線ラツチングリレーから
   なるリレーのリレー接点を直列挿入したモニター
   端末器を備え、該モニター端末器には信号線から
   の信号電力を蓄積して当該端末器の電源とする電
   源手段と、信号線からのアドレス信号のアドレス
   データと設定アドレスとの一致判別を行なうアド
   レスデータ判別手段と、制御信号の制御データの
   内容を判別する制御データ判別手段と、これら各
   判別手段の半別内容に基いて制御出力を発生保持
   せしめる論理制御手段とからなる論理演算回路部
   を有するとともに、前記リレーのセツトコイルを
   介して電源手段に接続され制御出力が“Ｈ”レベ
   ルのときオンする第１のトランジスタと、リレー
   のリセツトコイルを介して電源手段に接続された
   第２のトランジスタと、第２のトランジスタのベ
   ース・エミツタ間に接続された第３のトランジス
   タと、電源手段の出力で充電されるコンデンサ
   と、第３のトランジスタのベースバイアス回路に
   設けられ該コンデンサの両端電圧がツエナー電圧
   以上あれば第３のトランジスタにベース電流を流
   すツエナーダイオードから構成され、第３のトラ
   ンジスタのオン時に、第２のトランジスタをオフ
   し、第３のトランジスタのオフ時に第２のトラン
   ジスタをオンさせるとともに第１のトランジスタ
   をオフさせるリレードライブ回路を有して成るこ
   とを特徴とする多重伝送制御システム。