JPH0139029Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は時分割多重伝送方式を用いた多重伝送
制御システムに関するものであり、その目的とす
るところは短絡検出動作時にトラブルの発生が起
こり安い幹線の信号線を、分岐した信号線より早
く遮断することができ、幹線の信号線の短絡時に
分岐線側の端末器のアクセスを可能とした多重伝
送制御システムを提供するにある。

以下本考案を実施例図によつて説明する。第１
図は本考案の多重伝送制御システムの基本となる
概略構成図を示しており、図中１はホストコンピ
ユータで、このホストコンピユータ１は例えばパ
ーソナルコンピユータ、オフイスコンピユータの
ような汎用コンピユータであつて、このホストコ
ンピユータ１はRS−232C型のシリアルインター
フエースを持つもので、このインタフエースによ
つて、周辺機器等へシリアルビツトで通信してデ
ータの出力、入力が行なえるようになつている。
２は伝送ユニツトで、この伝送ユニツト２には２
線の信号線３を介して複数個の分電盤A₁，A₂…
に夫々設けた端末器４₀₁，４₁₁…が接続されてお
り、これら端末器４₀₁，４₁₁…に対して伝送ユニ
ツト２からはアドレスデータ、制御データ等を含
む伝送信号を時分割的にかつサイクリツクに伝送
している。伝送ユニツト２にはホストコンピユー
タ１と接続するためのRS−232Cのシリアルイン
ターフエース５と、マイクロコンピユータ等から
なる演算制御回路部６と、該演算制御回路部６の
動作用プログラムや、端末器４₀₁，４₁₁…からの
返送データ、ホストコンピユータ１からのデータ
等を記憶する記憶部７と、端末器４₀₁，４₁₁…に
対して伝送信号を送信するとともに端末器４₀₁，
４₁₁…からの返送信号を受信する送受信部８と、
伝送ユニツト２において、端末器４₀₁，４₁₁…を
チエツクするためのデータインプツト用のキーボ
ード及び、異常表示や、端末器４₀₁，４₁₁…のア
ドレスを表示するための表示パネル部等から成る
マニユアル設定及び表示部９及びシステムの操作
をホストコンピユータ１によるコマンドにゆだね
るか、伝送ユニツト２側のキーボードにゆだねる
かの、コンピユータ／テスト切換スイツチ１０を
設けており、この切換スイツチ１０がコンピユー
タ側に通常投入されると、演算制御回路部６はホ
ストコンピユータ１からのコマンドによつて、端
末器４₀₁，４₁₁…の制御を行なうとともに、端末
器４₀₁，４₁₁…の監視データをホストコンピユー
タ１側へ送信するようになつている。端末器４
₀₁，４₁₁…は負荷１１を制御する負荷制御用端末
器４₁₁…と、防犯センサ等のセンサ等からのデー
タを入力して、監視データとして伝送ユニツト２
へ返送する入力用端末器（図示せず）と、信号線
３の短絡及び端末器を設置した配電盤に供給され
るローカル電源の監視を行なうためのモニター用
端末器４₀₁…等の種類に分類され、夫々は個有の
アドレスが割り当てられており、伝送ユニツト２
からの伝送信号を常時続みとり、アドレスデータ
が端末器個有に割り当てられたアドレスと一致し
たときにはアドレス信号に付随する制御データを
続みとり、その制御データに従つて当該端末器で
はリレー等のスイツチ回路を駆動して、負荷１１
…を制御したり、或いは制御データに続く返送待
機パルス区間においては端末器４₀₁，４₁₁…の監
視入力によつて負荷１１…の駆動状態や、或いは
防犯センサ、昼光センサ等のセンサの検出データ
や、ローカル電源の監視データを返送信号として
伝送ユニツト２へ送信するようになつている。第
２図は伝送ユニツト２から時分割でサイクリツク
に送信される１チヤンネル当りの信号形式を示し
ており、図中SPはスタートパルス、CSはアドレ
スビツトスタートパルス、ADはアドレスデータ
に対応する信号、PC₁はパリテイチエツク、
CS′は制御ビツトスタートパルス、LSは制御デー
タに対応する信号、PC₂はパリテイチエツク、SS
は返送待機パルスである。４₀₁のモニター端末器
は本考案に係るものであつて、このモニター端末
器４₀₁は自己の接続点以後の信号線３の短絡、断
線と、電源の有無を夫々監視するためのもので、
負荷制御用端末器４₁₁…や入力用端末器を配設し
た分電盤A₁，A₂…への分岐した信号線３′や、幹
線となる信号線３の途中にリレー接点１２′，１
２を直列挿入し、上述の短絡検出時にリレー接点
１２′，１２を開離して、リレー接点１２′，１２
以後の信号線３を遮断し、後述するようにシステ
ムより短絡発生個所を切離すことによつてシステ
ム全体の停止を防止することができるものであ
る。

第３図は本考案の一実施例たる該モニター端末
器４₀₁の回路図を示し、１３は信号線３を介して
伝送ユニツト２から送られてくる信号電力を全波
整流するダイオードブリツジで、このダイオード
ブリツジ１３の出力電圧はこのダイオードブリツ
ジ１３を含んで構成される電源回路１４のコンデ
ンサC₁，C₂によつて平滑され、ツエナーダイオ
ードZD₁によつて所定電圧に一定化され、１チツ
プのマイクロコンピユータからなる論理演算回路
部１５の電源入力端子V_DD，V_SS間に入力される。
また信号線３上の電圧波形はダイオードD₁、抵
抗R₁，R₂，R₃、コンデンサC₃等からなる受信部
で波形整形されて、論理演算回路部１５の信号入
力端SIGに入力されるようになつている。論理演
算回路部１５は第４図に示すような機能ブロツク
から構成されており、信号入力端子SIGに印加さ
れた信号は発振部１６に入力され、この信号入力
端子SIGの電圧が“Ｈ”レベルであるときには発
振部１６が自励発振を行ない、“Ｌ”レベルであ
るときにはこの自励発振が停止するようになつて
いる。そして発振部１６における自励発振周波数
は端子OS₁，OS₂，OS₃に接続されるCR素子C₄，
R₄，R₅の定数によつて定まるようになつている
ものである。１７は発振部１６の出力パルスをカ
ウントして論理制御部１８および監視入力返信部
１９にタイミング信号を与えるカウンタである。
また２０および２１は論理制御部１８の制御の下
に、伝送信号から制御データおよびアドレスデー
タを読み込むための制御データ判別部およびアド
レスデータ判別部であり、さらに２２は制御デー
タ判別部２０の出力をラツチするラツチ出力部で
ある。しかしてアドレスデータ判別部２１には端
子AD₁〜AD₈を介してアドレス設定スイツチ２３
の出力が印加されており、アドレスデータ判別部
２１は信号線３上を伝送されてくる伝送信号中に
含まれているアドレスデータADを、上記アドレ
ス設定スイツチ２３により設定された自己のアド
レスと比較照合して、自己の呼び出しが検出され
たときには、論理制御部１８によつて制御データ
判別部２０を動作させて、アドレスデータADに
続く制御データLSを読し込ませ、ラツチ出力部
２２に制御信号出力を得るものである。この制御
信号出力は端子RD₁，RD₂，RD₅を介して後段の
リレードライブ回路２４に入力される。また論理
演算回路部１５の端子DRDはリレー駆動制御出
力端子であり、制御出力端子RD₁，RD₂，RD₅の
データ内容に基づいてラツチング型のリレー
Ry₁，Ry₂を一斉に動作させるためのタイミング
信号を出力させるものである。このタイミング信
号のパルス巾を端子RTCの入力レベルで２段階
に設定できるようになつている。２５は分電盤内
への供給電源の有無の監視入力部で、この監視入
力部２５は例えばAC24Vの電源を入力端に接続
しており、電源供給があればホトカプラ２６をオ
ンし、論理演算回路部１５の監視信号入力端子
IN₁〜IN₅の内の１つを利用してその監視信号入
力端子IN₁にホトカプラ２６を通じ“Ｈ”レベル
の監視信号を与え、電源供給が無ければホトカプ
ラ２６をオフして監視信号入力端子IN₁の信号レ
ベルを“Ｌ”とするようになつている。論理演算
回路部１５の端子RETは返送信号出力端子であ
つて、この端子RETは“Ｈ”レベルのときトラ
ンジスタTr₀をオンして２線の信号線３間をダイ
オードブリツジ１３と抵抗R₁₀とを通じて接続
し、電流モードの形で返送信号を信号線３に送出
させるためのもので、その送出は上述の監視デー
タに基く論理演算回路部１５の制御の下で返送待
機パルス送出期間中に行なわれるようになつてい
る。

さて上記リレードライブ回路２４は本考案の主
要な構成を為すものであつて、２巻線ラツチング
型のリレーRy₁，Ry₂と、これらリレーRy₁，Ry₂
をリセツト、セツトするためのスイツチング手段
とから構成されており、リレーRy₁はセツトコイ
ルCLs₁を上記制御出力端子RD₁の出力が“Ｈ”
レベルのときオンするトランジスタTr₁に直列に
接続し、またトランジスタTr₁のエミツタにエミ
ツタを共通接続し、ベースをトランジスTr₁のコ
レクタに接続してトランジスタTr₁のオンのとき
にはオフとなり、またトランジスタTr₁のオフの
ときにはオンとなるトランジスタTr₂にリセツト
コイルCL_R1を直列接続している。またリレーRy₂
はセツトコイルCLs₂を制御出力端子RD₂の出力
が“Ｈ”レベルのときオンするトランジスタTr₃
に直列に接続し、リセツトコイルCL_R2を、トラ
ンジスタTr₃のオンのときにはオフとなりトラン
ジスタTr₃のオフのときにはオンとなるトランジ
スタTr₄に直列接続している。これらリレーRy₁，
Ry₂のセツトコイルCLs₁，CLs₂とトランジスタ
Tr₁，Tr₃との各直列回路は並列に接続され、該
並列回路はトランジスタTr₅を介して上記ダイオ
ードブリツジ１３の出力端間に接続しており、ト
ランジスタTr₅は論理演算回路部１５の制御出力
端子RD₅の出力と端子DRDの出力が“Ｈ”レベ
ルのときにオンし、“Ｌ”レベルのときにオフす
るようになつている。また各リレーRy₁，Ry₂の
リセツトコイルCL_R1，CL_R2とトランジスタTr₂，
Tr₄との各直列回路は並列に接続され、この並列
回路は、ダイオードD₄と抵抗R₆との直列回路及
びトランジスタTr₅を介してダイオードブリツジ
１３の出力端間に接続してある。更にリレーRy₂
のリセツトコイルCL_R2はダイオードD₃並びにト
ランジスタTr₆を介して前記コンデンサC₀の両端
間に接続している。トランジスタTr₆のベースは
ベース抵抗R₇、抵抗R₆、ダイオードD₄の回路を
介してダイオードブリツジ１３のプラス側出力端
に接続され、またベース・エミツタ間にはトラン
ジスタTr₇を接続しており、トランジスタTr₇が
オンするとトランジスタTr₆をオフするようにな
つている。トランジスタTr₇のベースバイアス回
路としてはツエナーダイオードZD₂と抵抗R₁₁と
R₁₂の直列回路を前記抵抗R₇とトランジスタTr₇
との直列回路に並列接続した回路を用い抵抗R₁₁
とR₁₂との接続点をトランジスタTr₇のベースに
接続してあり、このベースバイアス回路のツエナ
ーダイオードZD₂が幹線の信号線３の短絡検出手
段を構成する。一方リレーRy₁のリセツトコイル
CL_R1はダイオードD₂並びにトランジスタTr₈を介
してコンデンサC₀の両端間に接続している。ト
ランジスタTr₈のベースはベース抵抗R₁₃、抵抗
R₆、ダイオードD₄の回路を介してダイオードブ
リツジ１３のプラス側出力端に接続され、またベ
ース・エミツタ間にはトランジスタTr₉を接続し
ており、トランジスタTr₉がオンするとトランジ
スタTr₈をオフするようになつている。トランジ
スタTr₉のベースバイアス回路としてはツエナー
ダイオードZD₃と抵抗R₁₄とR₁₅の直列回路を前記
抵抗R₁₃とトランジスタTr₉との直列回路に並列
接続した回路を用い抵抗R₁₄とR₁₅との接続点を
トランジスタTr₉のベースに接続してあり、この
ベースバイアス回路のツエナーダイオードZD₃が
分電盤の信号線３′の短絡検出手段を構成する。

尚前記リレーRy₁，Ry₂のリセツト時の駆動電
源としてダイオードブリツジ１３の出力端間にダ
イオードD₄、抵抗R₆の直列回路を介して接続し
てある大容量のコンデンサC₀を備えてある。尚
論理演算回路部１５の制御出力端子RD₅は抵抗
R₈を介してトランジスタTr₅のベースに接続する
とともに、抵抗R₈とダイオードD₆とを介してリ
レー駆動制御出力端子DRDに接続してある。次
に多重伝送制御システムの動作について説明す
る。まず伝送ユニツト２は電源投入によつて初期
化され、モニタプログラムによつて、切換スイツ
チ１０の投入がテスト側かコンピユータ側かを判
定する。ここでテスト側であれば、ホストコンピ
ユータ１からのコマンドを受付けない状態にセツ
トされ、マニユアル設定及び表示部９のキーボー
ドからのデータインプツトに対して受付け可能と
なる。逆にコンピユータ側であればホストコンピ
ユータ１からのコマンドの受付けを可能とし、キ
ーボードからのデータインプツトは受付けない状
態にセツトされる。

まず各端末器４₀₁，４₁₁…をセツトするに際し
ては、例えば切換スイツチ１０がコンピユータ側
に投入されている場合には、ホストコンピユータ
１側のキーボードより予め設定してあるコマンド
を伝送ユニツト２側へ与えることによつてセツト
できる。さてコマンドデータがアスキーコードで
伝送ユニツト２側へ送られると、伝送ユニツト２
の演算制御回路部６ではコマンドを判定し、この
判定により、引続いて送られていくデータがアド
レス設定用のアドレスと、端末器の型式と判断
し、アドレス、型式テーブルに登録し、この登録
データを記憶部７に書込み記憶する。さて１台で
も登録されると伝送ユニツト２は伝送信号の伝送
を開始し始めることになり、順次登録台数が増加
することによつて、アドレスの若い順から順次サ
イクリツクにアクセスする。この常時のアクセス
動作はホストコンピユータ１とは無関係に行なわ
れ、負荷制御用端末器４₁₁のアクセス時には負荷
１１の動作状態の監視入力を取り込み返送信号の
監視データを記憶部７に書込み保持する。このよ
うにして伝送ユニツト２は各端末器４₀₁，４₁₁…
のアドレス、型式が登録されると、順次アクセス
し、返送信号のデータを各アドレスに対応して記
憶するのである。

次にホストコンピユータ１から所定アドレスの
負荷制御用端末器４₁₁に接続された負荷１１を制
御する場合には、予め設定してある負荷１１の制
御のコマンドをキーボードで投入するとともに続
いてアドレスデータを投入し、更に制御データを
投入するのである。しかしてコマンドデータ、ア
ドレスデータ、制御データが伝送ユニツト２に送
信されると、伝送ユニツト２の演算制御回路部６
では、登録されている受信アドレスデータに対応
する端末器が負荷制御用端末器４₁₁であるのか否
かを判定するとともに、判定結果がYESであれ
ば、当該アドレスの端末器をアクセスする際に前
記の制御データを作成し送信させるのである。も
し“NO”であればホストコンピユータ１からの
命令を受付けず、コマンド待ちの状態に戻るので
ある。

このようにして予め設定したコマンドをホスト
コンピユータ１から伝送ユニツト２へ送信するこ
とによりエラーステータス要求、ステータスリセ
ツト、返送エラーの端末器のアドレスの要求、端
末器の種類の確認、エリア単位の複数台の端末器
の制御及び監視データの入力要求、エリア単位の
複数台の端末器の種類の確認、エリア単位の複数
台の端末器の種類の登録、伝送ユニツト２のソフ
トリセツト、受信可能コマンド数のサーチ、伝送
ユニツト２のデータ送信のイネブル、デイセーブ
ル等が行なえ、また伝送ユニツト２からはホスト
コンピユータ１へアスキーコードで、端末器の返
送データの送信、エラーステータスの送信、受信
可能なコマード数の出力送信、端末器の種類、受
信の可、不可、エラー、送信データの無等を送信
し、ホストコンピユータ１のデイスプレイCRT
で表示させることができるのである。

ところで本考案に係るモニター端末機４₀₁の動
作は次のようになる。まず信号線３に短絡が発生
していない通常状態にある場合にはリレードライ
ブ回路２４においてコンデンサC₀が充電されて
その両端電圧をベースバイアス回路のツエナーダ
イオードZD₂及び抵抗R₁₁，R₁₂によつて分圧した
電圧によつてトランジスタTr₇にベース電流が供
給されトランジスタTr₇はオンとなり、その結果
トランジスタTr₆のベース電流をバイパスしトラ
ンジスタTr₆の動作をオフに固定している。また
ツエナーダイオードZD₃及び抵抗R₁₄，R₁₅によつ
て分圧した電圧によつてトランジスタTr₉にベー
ス電流が供給されトランジスタTr₉はオンとな
り、その結果トランジスタTr₈のベース電流をバ
イパスしトランジスタTr₈の動作もオフに固定し
ている。そしてモニター端末機４₀₁が伝送ユニツ
ト２からアクセスされて各リレーRy₁，Ry₂をセ
ツトする制御信号が送られてくると、各制御出力
端子RD₁，RD₂，RD₅が“Ｈ”レベルとなつて保
持される。この保持によつてトランジスタTr₁，
Tr₃はオン状態となる。一方制御出力端子RD₅の
出力がリレー駆動制御出力端子DRDにダイオー
ドD₆を介して接続されているため、リレー駆動
出力端子DRDの出力が“Ｌ”レベルの期間中、
トランジスタTr₅のベースは“Ｌ”レベルとなつ
てオフ状態にある。しかして、各制御出力端子
RD₁，RD₂，RD₅の出力が“Ｈ”レベルとなつた
後にリレー駆動制御出力端子DRDの出力が“Ｈ”
レベルとなると、トランジスタTr₅がオンとな
り、このオンによつて夫々のリレーRy₁，Ry₂の
セツトコイルCLs₁，CLs₂には夫々トランジスタ
Tr₁，Tr₃及びトランジスタTr₅を介して励磁電流
が流れて、各リレーRy₁，Ry₂がセツト状態とな
り、夫々のリレー接点１２，１２′…をオン状態
とし、当該モニター端末器４₂₁以後の信号線３，
３′を各端末器４₀₁，４₁₁…に接続する。この後
の通常状態ではアクセスごとに所定のタイミング
でリレー駆動制御出力端子DRDの出力が出るこ
とになるが、ラツチングリレーであるリレー
Ry₁，Ry₂はリセツトがかかるまで、システムの
イニシヤライズ後はセツト状態を保持する。勿論
リセツトを伝送ユニツト２からの制御信号によつ
てかける場合にはアクセス時にリセツトをかける
ための制御データを送つてモニター端末器４₀₁の
論理演算回路部１５の制御出力端子RD₁，RD₂を
“Ｌ”レベルに設定するとよく、この場合トラン
ジスタTr₂，Tr₄がオン状態となつて、リレー駆
動制御出力端子DRDの出力が“Ｈ”となつてト
ランジスタTr₅がオンとなつたタイミングに、各
リレーRy₁，Ry₂のリセツトコイルCL_R1，CL_R2に
各トランジスタTr₂，Tr₄及びトランジスタTr₅を
通じて励磁電流が流れリレーRy₁，Ry₂がリセツ
ト動作し、そのリレー接点１２，１２′をオフし
て当該モニター端末器４₂₁以後の信号線３，３′
をシステムから切離すのである。

さて、今第１図のｘ個所で短絡しているとき
に、オフ状態にあつた各リレー接点１２，１２′
をオン状態にすると、各モニター端末器４₀₁，４
₀₁…は伝送信号が入力せず、そのため回路電源が
供給されなくなると、論理演算回路部１５は電源
回路１４のコンデンサC₁，C₂の充電々荷を電源
として動作するとともにリレードライブ回路２４
はコンデンサC₀の充電々荷を電源として動作す
ることになる。つまり伝送信号の受信がなくなる
ため、論理演算回路部１５は制御出力端子RD₁，
RD₂，RD₅の出力を“Ｈ”レベルに保持するとと
もにリレー駆動制御出力端子DRDの出力も“Ｈ”
レベルとなる。ここで、コンデンサC₀の充電々
荷はダイオードD₄によつてセツトコイルCLs₁，
CLs₂側には放電が阻止されるため、トランジス
タTr₇及びトランジスタTr₉のベースバイアス回
路を通じてのみ放電され、コンデンサC₀の両端
電圧は徐々に低下する。ここでツエナーダイオー
ドZD₂のツエナー電圧Vz₂をツエナーダイオード
ZD₃のツエナー電圧Vz₃よりもαだけ大きく設定
しておくと、まず電圧が降下してツエナーダイオ
ードZD₂のツエナー電圧Vz₂以下になると、トラ
ンジスタTr₇へのベース電流が遮断され、その結
果トランジスタTr₇のベース電圧は“Ｈ”レベル
から“Ｌ”レベルとなつてトランジスタTr₇はオ
フとなる。このオフによつてトランジスタTr₆の
ベースにはベース抵抗R₇を通じて電圧が印加さ
れてトランジスタTr₆はオンし、このオンによつ
てリレーRy₂のリセツトコイルCL_R2を通じてコン
デンサC₀の充電々荷が放電し、リレーRy₂はリセ
ツト動作し、リレー接点１２をオフする。その結
果当該モニター端末器４₂₁以後の幹線たる信号線
３をシステムから切離すのである。ところで信号
線３の短絡個所ｘがリレー接点１２で分離される
と、当該モニター端末機４₀₁にあつては伝送ユニ
ツト２と当該モニター端末器４₀₁との間に接続さ
れた信号線３を介して送られてくる伝送信号より
得ることが再びできることとなつて、コンデンサ
C₀の両端電圧は上昇し回復することになる。従
つてトランジスタTr₇は再びオンし、トランジス
タTr₆をオフするが、リレーRy₂のリセツト状態
は維持されるため、当該モニター端末器４₀₁を設
けてある分電盤A₁内の端末器４₁₁のアクセスはリ
レー接点１２′と分電盤A₁内の信号線３′を介し
て行なわれ、全システムの停止は起こらない。従
つて分電盤A₁内の端末器４₁₁…に重要な負荷制御
に用いるとよい。つまり分電盤A₁以後の信号線
３又は３′で短絡が起きた場合には各モニター端
末器４₀₁…内のコンデンサC₀の電圧降下率が略等
しい場合には分電盤A₁のモニター端末器４₀₁のリ
レー接点１２が開いたタイミングで、そのリレー
接点１２以後のシステムが使用できなくなるため
である。勿論、伝送ユニツト２の遠いモニター端
末器４₀₁から各リレー接点１２，１２′の開くタ
イミングを順次遅くすれば、分電盤A₁のリレー
接点１２の開離するに至るまでに短絡個所の切離
しが可能となり、短絡個所以前の端末器のアクセ
スが可能となる。

ところで一方伝送ユニツト２においては短絡発
生と判定すると、前述分電盤A₁内のアクセスと
共に伝送ユニツト２側に近い方のモニター端末器
４₀₁から順次モニター端末器４₀₁をアクセスし、
呼出したモニター端末器４₂₁のリレー接点１２，
１２′をオンさせ、再び短絡が起きるか起きない
かを判定するのである。第１図で図示した場合、
伝送ユニツト２に対して最も手前のモニター端末
器４₀₁においては、リレー接点１２で短絡個所ｘ
から切離されているため、アクセスできるモニタ
ー端末器４₂₁のアクセスによつて当該モニター端
末器４₂₁のアクセスによつて当該モニター端末器
４₂₁リレー接点１２，１２′がオンしたときに短
絡検出があると、当該モニター端末器４₀₁のアド
レスを伝送ユニツト２は記憶し、切換スイツチ１
０がコンピユータ側であればホストコンピユータ
１のデイスプレイCRTでそのアドレス及び短絡
発生表示を行なわせ、再度の短絡によるリレー接
点１２のオフ動作後分電盤A₁内の端末器４₁₁…を
アクセスすることができる。尚上述したように各
モニター端末器２₀₁…のリレー接点１２，１２′
の短絡発生時の開離順を伝送ユニツト２からみて
遠方側のモニター端末器２₀₁…より順次遅くして
おけば、伝送ユニツト２からの短絡検出後のアク
セスを行なわずに済む。更にこのモニター端末器
４₀₁は更に配電盤内に供給される電源の有無を検
出する監視入力部２５を上述にように有し、その
監視データを伝送ユニツト２へ返送するようにな
つている。また信号線３の断線は所定のモニター
端末器４₀₁からの返送データが途絶した際に判別
され、ホストコンピユータ１のデイスプレイ
CRT又は伝送ユニツト２のLEDで表示される。
また第３図中SWは電源の有無を検出する監視入
力部２５の検出動作を解除するための操作スイツ
チである。尚また上述の短絡発生からリセツト動
作に至るまでの期間はコンデンサC₀の容量、ツ
エナーダイオードZD₂，ZD₃のツエナー電圧、抵
抗R₁₁，R₁₂の値を適宜設定することによつて変
更することができ、上述のようなリレー接点１
２，１２′の開離順序を設定できる。

本考案は上述のように構成したモニター端末器
を備えてあるので、信号線に短絡が生じるとトラ
ブルの発生の起きやすい幹線となる信号線に挿入
した第２のリレーのリレー接点を分岐せる信号線
に挿入した第１のリレーのリレー接点よりも早く
開離させることができるから、短絡個所が幹線側
であれば分岐側の信号線に接続された端末器のア
クセスが可能となり、システムの全面停止を避け
ることができ、また信号線の切離し後のモニター
端末器のアクセスによつて各リレーのセツトを行
なわしめることができて、短絡個所の判別や、短
絡個所を有する信号線のみの切断も可能となると
いう効果を奏する。

【図面の簡単な説明】

第１図は本考案の基本となるシステム全体の回
路ブロツク図、第２図は同上に使用せる信号波形
説明図、第３図は同上に使用したモニター端末器
の具体回路図、第４図は同上モニター端末器の論
理演算回路部の機能ブロツク図であり、２は伝送
ユニツト、３は信号線、４₀₁，４₁₁，４₂₁は端末
器、１１は負荷、１２はリレー接点、１４は電源
回路、１５は論理演算回路部、１８は論理制御
部、２０は制御データ判別部、２１はアドレスデ
ータ判別部、２４はリレードライブ回路、Ry₁，
Ry₂はリレー、Tr₅，Tr₆，Tr₇，Tr₈，Tr₉はトラ
ンジスタ、ZD₂，ZD₃はツエナーダイオード、
CLs₁，CLs₂はセツトコイル、CL_R1，CL_R2はリセ
ツトコイル、D₅はダイオード、C₀はコンデンサ
である。

Claims (1)

【実用新案登録請求の範囲】
1. 伝送ユニツトから信号線を通して各端末器に対
   するアドレス信号、制御信号及び返送待機パルス
   からなる伝送信号を順次サイクリツクに送出し、
   呼出された端末器において制御信号の制御データ
   内容に基いて動作し、返送待機パルスの受信期間
   中に負荷等の監視データを返送信号として送出す
   る多重伝送制御システムにおいて、信号線に分岐
   接続する端末器と、該分岐位置の幹線の信号線に
   ２巻線ラツチングリレーからなる第１のリレーの
   リレー接点を直列挿入しかつ分岐せる信号線に２
   巻線ラツチングリレーからなる第２のリレーのリ
   レー接点を直列挿入したモニター端末器を備え、
   該モニター端末器には信号線からの信号電力を蓄
   積して当該端末器の電源とする電源手段と、信号
   線からのアドレス信号のアドレスデータと設定ア
   ドレスとの一致判別を行うアドレスデータ判別手
   段と、制御信号の制御データの内容を判別する制
   御データ判別手段と、これら各判別手段の判別内
   容に基いて制御出力を発生する論理制御手段とか
   らなる論理演算回路を有するとともに、前記各リ
   レーのセツトコイルを介して電源手段に接続され
   制御出力が“Ｈ”レベルのときオンするスイツチ
   ング手段と、電源手段にダイオードを介して接続
   されて電源手段の出力で充電されるコンデンサ
   と、前記第１のリレーのリセツトコイルを介して
   前記コンデンサに接続された第１のスイツチング
   手段と、前記第２のリレーのリセツトコイルを介
   して前記コンデンサに接続された第２のスイツチ
   ング手段と、前記コンデンサの電圧が一定値以下
   となつたときに前記第２のスイツチング手段をオ
   ンさせ、更に前記一定値より低い所定の電圧にコ
   ンデンサの電圧が低下したときに第２のスイツチ
   ング手段をオンさせる短絡検出手段とからなるリ
   レードライブ回路を備え、各モニター端末器の短
   絡検出手段が第２のスイツチング手段をオンさせ
   る電圧設定値を伝送ユニツトからみて遠い方にあ
   るモニター端末器から順次低く設定して成ること
   を特徴とする多重伝送制御システム。