JPS6222291B2 - - Google Patents
Info
- Publication number
- JPS6222291B2 JPS6222291B2 JP16169683A JP16169683A JPS6222291B2 JP S6222291 B2 JPS6222291 B2 JP S6222291B2 JP 16169683 A JP16169683 A JP 16169683A JP 16169683 A JP16169683 A JP 16169683A JP S6222291 B2 JPS6222291 B2 JP S6222291B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching means
- stereo
- switching
- switch elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 9
- 230000011664 signaling Effects 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調回路に関し、特にFMマ
ルチプレツクス（MPX）ステレオ復調回路に関
する。
ルチプレツクス（MPX）ステレオ復調回路に関
する。
FM・MPXステレオ復調回路としては差動増幅
器よりなるダブルバランス型の復調回路が使用さ
れている。かゝる復調回路においては、差動増幅
器を２段縦続接続した構成べあるから電源利用率
が悪くダイナミツクレンジが広くとれないばかり
か、各段の差動トランジスタによる信号の歪が重
畳されるから低歪率化が困難であるという欠点が
ある。更には差動トランジスタの不平衡に起因す
る歪の発生があり、また左右チヤンネル信号のレ
ベル差が生ずることにもなり好ましくない。
器よりなるダブルバランス型の復調回路が使用さ
れている。かゝる復調回路においては、差動増幅
器を２段縦続接続した構成べあるから電源利用率
が悪くダイナミツクレンジが広くとれないばかり
か、各段の差動トランジスタによる信号の歪が重
畳されるから低歪率化が困難であるという欠点が
ある。更には差動トランジスタの不平衡に起因す
る歪の発生があり、また左右チヤンネル信号のレ
ベル差が生ずることにもなり好ましくない。
更にはまた、選局時におけるミユーテイング動
作のためには、ダブルバランス型復調回路の後段
に特別にミユーテイング回路を付加しなければな
らない問題等がある。
作のためには、ダブルバランス型復調回路の後段
に特別にミユーテイング回路を付加しなければな
らない問題等がある。
かゝるダブルバランス型ステレオ復調回路に起
因する上記の各欠点を排除すべく、チヨツパー型
スイツチング回路を用いて左右チヤンネル情報の
分離を行うスイツチング型復調回路もあるが、ス
イツチングパルスすなわち副搬送波のリークが出
力端に現出してＳ／Ｎの劣化を招来する欠点があ
り、また、モノラルとステレオ時との出力信号レ
ベルが一定にならないという欠点もある。
因する上記の各欠点を排除すべく、チヨツパー型
スイツチング回路を用いて左右チヤンネル情報の
分離を行うスイツチング型復調回路もあるが、ス
イツチングパルスすなわち副搬送波のリークが出
力端に現出してＳ／Ｎの劣化を招来する欠点があ
り、また、モノラルとステレオ時との出力信号レ
ベルが一定にならないという欠点もある。
従つて本発明の目的は上述のダブルバランス型
復調回路に起因するダイナミツクレンジの低下、
歪率の増大、ミユーテイング回路の付加等の欠点
を排除し、更にはＳ／Ｎの向上を図りかつステレ
オ・モノラルの各動作時に出力信号のレベルを一
定としうるMPXステレオ復調回路を提供するこ
とにある。
復調回路に起因するダイナミツクレンジの低下、
歪率の増大、ミユーテイング回路の付加等の欠点
を排除し、更にはＳ／Ｎの向上を図りかつステレ
オ・モノラルの各動作時に出力信号のレベルを一
定としうるMPXステレオ復調回路を提供するこ
とにある。
以下本発明につき添付図面を用いて説明する。
第１図は本発明の実施例を示す回路図である。
フロントエンド（図示しない）からの中間周波信
号はIFアンプ１により増幅されてリミツタ２に
より振幅制限を受ける。しかる後にFM検波器３
においてFM検波されて、いわゆるコンポジツト
（複合）信号が得られる。このコンポジツト信号
はＬチヤンネルとＲチヤンネルとの和信号である
主信号と、ＬチヤンネルとＲチヤンネルとの差信
号により副搬送波信号（38KHz）が振幅変調さ
れた副信号と、更にはパイロツト信号
（19KHz）とを含んでいる。かゝるコンポジツト
信号は次段のMPX復調回路部により復調されて
Ｌ及びＲ信号にそれぞれ分離される。
フロントエンド（図示しない）からの中間周波信
号はIFアンプ１により増幅されてリミツタ２に
より振幅制限を受ける。しかる後にFM検波器３
においてFM検波されて、いわゆるコンポジツト
（複合）信号が得られる。このコンポジツト信号
はＬチヤンネルとＲチヤンネルとの和信号である
主信号と、ＬチヤンネルとＲチヤンネルとの差信
号により副搬送波信号（38KHz）が振幅変調さ
れた副信号と、更にはパイロツト信号
（19KHz）とを含んでいる。かゝるコンポジツト
信号は次段のMPX復調回路部により復調されて
Ｌ及びＲ信号にそれぞれ分離される。
本発明の復調回路においては、コンポジツト信
号は演算増幅器OP3よりなるバツフア回路へ入力
される。当該増幅器OP3はその逆相入力と出力端
とが短絡され、その正相入力に入力信号が印加さ
れると共に基準電圧E0が抵抗R20を介して印加さ
れたいわゆるボルテージホロワ回路となつてお
り、従つて、その出力端には基準の直流電圧E0
にコンポジツト入力信号が重畳された信号が導出
されることになる。
号は演算増幅器OP3よりなるバツフア回路へ入力
される。当該増幅器OP3はその逆相入力と出力端
とが短絡され、その正相入力に入力信号が印加さ
れると共に基準電圧E0が抵抗R20を介して印加さ
れたいわゆるボルテージホロワ回路となつてお
り、従つて、その出力端には基準の直流電圧E0
にコンポジツト入力信号が重畳された信号が導出
されることになる。
この演算増幅器OP3の出力Ｍと、帰還抵抗R30
を有する演算増幅器OP1の逆相入力Ｎとの間には
第１のスイツチング手段３０が設けられており、
また同様に演算増幅器OP3の出力Ｍと、帰還抵抗
R31を有する演算増幅器OP2の逆相入力Ｙとの間
には第２のスイツチング手段４０が設けられてい
る。各増幅器OP1，OP2の正相入力にはそれぞれ
抵抗R29，R32を介して基準電圧E0が印加されて
いる。
を有する演算増幅器OP1の逆相入力Ｎとの間には
第１のスイツチング手段３０が設けられており、
また同様に演算増幅器OP3の出力Ｍと、帰還抵抗
R31を有する演算増幅器OP2の逆相入力Ｙとの間
には第２のスイツチング手段４０が設けられてい
る。各増幅器OP1，OP2の正相入力にはそれぞれ
抵抗R29，R32を介して基準電圧E0が印加されて
いる。
第１のスイツチング手段３０について詳述すれ
ば、出力Ｍと入力Ｎとの間には互いに並列接続さ
れた抵抗素子よりなる第１及び第２の伝送路が形
成されており、第１の伝送路は第１の抵抗R1と
第２の抵抗R2との直列接続回路となつており、
第２の伝送路は第３及び第４の抵抗R3及びR4の
直列接続回路となつている。抵抗R1とR2との接
続点と基準電圧E0ラインとの間には第１のスイ
ツチ素子であるトランジスタQ1が、また抵抗R3
とR4との接続点と基準電圧E0ラインとの間には
第２のスイツチ素子であるトランジスタQ2が設
けられている。
ば、出力Ｍと入力Ｎとの間には互いに並列接続さ
れた抵抗素子よりなる第１及び第２の伝送路が形
成されており、第１の伝送路は第１の抵抗R1と
第２の抵抗R2との直列接続回路となつており、
第２の伝送路は第３及び第４の抵抗R3及びR4の
直列接続回路となつている。抵抗R1とR2との接
続点と基準電圧E0ラインとの間には第１のスイ
ツチ素子であるトランジスタQ1が、また抵抗R3
とR4との接続点と基準電圧E0ラインとの間には
第２のスイツチ素子であるトランジスタQ2が設
けられている。
また、演算増幅器OP4よりなるボルテージホロ
ワ回路が設けられてその出力端には基準電圧E0
が出力されており、この基準電圧E0ラインと先
の入力端Ｎとの間には抵抗素子よりなる第１及び
第２の抵抗路が並列に設けられている。すなわち
第１の抵抗路は第５及び第６の抵抗R5，R6の直
列接続回路より成り、第２の抵抗路は第７及び第
８の抵抗R7，R8の直列接続回路よりなる。抵抗
R5とR6の接続点と基準電圧E0ラインとの間には
第３のスイツチ素子であるトランジスタQ3が、
また抵抗R7とR8との接続点と基準電圧E0ライン
との間には第４のスイツチ素子であるトランジス
タQ4がそれぞれ設けられている。そしてこれ等
トランジスタQ1〜Q4を適当な制御信号(a)〜(d)を
それぞれベース抵抗R21〜R24を介して各ベースに
印加することにより制御される。
ワ回路が設けられてその出力端には基準電圧E0
が出力されており、この基準電圧E0ラインと先
の入力端Ｎとの間には抵抗素子よりなる第１及び
第２の抵抗路が並列に設けられている。すなわち
第１の抵抗路は第５及び第６の抵抗R5，R6の直
列接続回路より成り、第２の抵抗路は第７及び第
８の抵抗R7，R8の直列接続回路よりなる。抵抗
R5とR6の接続点と基準電圧E0ラインとの間には
第３のスイツチ素子であるトランジスタQ3が、
また抵抗R7とR8との接続点と基準電圧E0ライン
との間には第４のスイツチ素子であるトランジス
タQ4がそれぞれ設けられている。そしてこれ等
トランジスタQ1〜Q4を適当な制御信号(a)〜(d)を
それぞれベース抵抗R21〜R24を介して各ベースに
印加することにより制御される。
第２のスイツチング手段４０も第１のスイツチ
ング手段３０の前述した回路構成と全く同様な構
成となつており、スイツチ素子としてのトランジ
スタQ11〜Q14を適当な制御信号(e)〜(h)をそれぞ
れベース抵抗R25〜R28を介して各ベースに印加し
て制御することになる。
ング手段３０の前述した回路構成と全く同様な構
成となつており、スイツチ素子としてのトランジ
スタQ11〜Q14を適当な制御信号(e)〜(h)をそれぞ
れベース抵抗R25〜R28を介して各ベースに印加し
て制御することになる。
各トランジスタをオンオフ制御するための制御
信号発生回路２０が設けられている。すなわちコ
ンポジツト信号からパイロツト信号が検出回路５
により検出される。この19KHzのパイロツト信
号は逓倍されて副搬送信号と位相が一致した
38KHz信号Ａとそれの逆相信号Ｂとが38KHz発
生回路６により得られる。検出回路５においては
例えばパイロツト信号が存在しない場合すなわち
モノラル信号受信時には高レベルの信号Ｃと低レ
ベルの信号Ｄとを出力するように構成されてい
る。更にIFアンプ１の信号を検出してミユート
制御信号を発生するミユート制御信号発生回路７
が設けられ、高レベル又は低レベルのミユート制
御信号Ｅ及びＦが出力される。これら信号Ｅ，Ｆ
は選局動作時にIF信号が無信号になることを検
出することによりそれぞれ同時に発生される。
信号発生回路２０が設けられている。すなわちコ
ンポジツト信号からパイロツト信号が検出回路５
により検出される。この19KHzのパイロツト信
号は逓倍されて副搬送信号と位相が一致した
38KHz信号Ａとそれの逆相信号Ｂとが38KHz発
生回路６により得られる。検出回路５においては
例えばパイロツト信号が存在しない場合すなわち
モノラル信号受信時には高レベルの信号Ｃと低レ
ベルの信号Ｄとを出力するように構成されてい
る。更にIFアンプ１の信号を検出してミユート
制御信号を発生するミユート制御信号発生回路７
が設けられ、高レベル又は低レベルのミユート制
御信号Ｅ及びＦが出力される。これら信号Ｅ，Ｆ
は選局動作時にIF信号が無信号になることを検
出することによりそれぞれ同時に発生される。
かゝる構成において、ステレオ動作時を考察す
るに、トランジスタQ1，Q2及びトランジスタQ13
及びQ14の各ベースには38KHz信号発生回路６の
38KHzと同相出力Ａが、またトランジスタQ3，
Q4及びトランジスタQ11，Q12の各ベースには
38KHzと逆相出力Ｂがそれぞれ印加されるもの
とすると（第２図参照）、信号Ａが高レベルのと
きはトランジスタQ1，Q2，Q13，Q14がオンとな
り、よつて演算増幅器OP2の出力には38KHzと同
相の入力信号が現われることになり、これはすな
わちＬチヤンネル信号となる。逆に信号Ｂが高レ
ベルのときはトランジスタQ11，Q12，Q3，Q4が
オンとなり、よつて演算増幅器OP1の出力には
38KHzと逆相の入力信号が現われることにな
り、これはすなわちＲチヤンネル信号となる。
るに、トランジスタQ1，Q2及びトランジスタQ13
及びQ14の各ベースには38KHz信号発生回路６の
38KHzと同相出力Ａが、またトランジスタQ3，
Q4及びトランジスタQ11，Q12の各ベースには
38KHzと逆相出力Ｂがそれぞれ印加されるもの
とすると（第２図参照）、信号Ａが高レベルのと
きはトランジスタQ1，Q2，Q13，Q14がオンとな
り、よつて演算増幅器OP2の出力には38KHzと同
相の入力信号が現われることになり、これはすな
わちＬチヤンネル信号となる。逆に信号Ｂが高レ
ベルのときはトランジスタQ11，Q12，Q3，Q4が
オンとなり、よつて演算増幅器OP1の出力には
38KHzと逆相の入力信号が現われることにな
り、これはすなわちＲチヤンネル信号となる。
こゝで、スイツチング手段３０においてトラン
ジスタQ3，Q4及び抵抗網R5〜R8を用いて、トラ
ンジスタQ1，Q2及び抵抗網R1〜R4の回路と平衡
接続する構成としたのは、トランジスタのオン時
に生ずるコレクタ―エミツタ間電圧差が原因で発
生する出力側の直流バランスを防ぎ、もつてスイ
ツチング制御信号の出力側へのリークを防止して
いる。スイツチング手段４０についても同様であ
る。
ジスタQ3，Q4及び抵抗網R5〜R8を用いて、トラ
ンジスタQ1，Q2及び抵抗網R1〜R4の回路と平衡
接続する構成としたのは、トランジスタのオン時
に生ずるコレクタ―エミツタ間電圧差が原因で発
生する出力側の直流バランスを防ぎ、もつてスイ
ツチング制御信号の出力側へのリークを防止して
いる。スイツチング手段４０についても同様であ
る。
次にモノラル信号受信時においては、制御信号
発生回路２０の19KHz検出回路５から高レベル
信号Ｃ及び信号Ｄが発生される。この高レベル信
号ＣによりトランジスタQ1，Q4，Q11及びQ14を
オンとし、また低レベル信号Ｄによりトランジス
タQ2，Q3，Q12及びQ13をオフとする（第２図参
照）。従つて、演算増幅器OP3の出力信号は抵抗
R3及びR4を介して反転増幅器OP1に、また抵抗
R13及びR14を介して反転増幅器OP2にそれぞれ印
加され、左右チヤンネル出力端に同一の信号が導
出力される。
発生回路２０の19KHz検出回路５から高レベル
信号Ｃ及び信号Ｄが発生される。この高レベル信
号ＣによりトランジスタQ1，Q4，Q11及びQ14を
オンとし、また低レベル信号Ｄによりトランジス
タQ2，Q3，Q12及びQ13をオフとする（第２図参
照）。従つて、演算増幅器OP3の出力信号は抵抗
R3及びR4を介して反転増幅器OP1に、また抵抗
R13及びR14を介して反転増幅器OP2にそれぞれ印
加され、左右チヤンネル出力端に同一の信号が導
出力される。
この場合の反転増幅器の利得を考えると、反転
増幅器OP1の利得Am1＝−Ｒ３０／Ｒ３＋Ｒ４、OP2の利
得は Am2＝−Ｒ３１／Ｒ１３＋Ｒ１４と近似できる。ここで
ステレオ 時の各利得As1、As2は次式の如くなる。
増幅器OP1の利得Am1＝−Ｒ３０／Ｒ３＋Ｒ４、OP2の利
得は Am2＝−Ｒ３１／Ｒ１３＋Ｒ１４と近似できる。ここで
ステレオ 時の各利得As1、As2は次式の如くなる。
As1＝−Ｒ３０／（Ｒ１＋Ｒ２）（Ｒ３＋Ｒ４）、
As2＝−Ｒ３１／（Ｒ１１＋Ｒ１２）（Ｒ１３＋Ｒ
１４） 上記式において、R1＝R3、R2＝R4及びR11＝
R13、R12＝R14と選定すればAm1＝1/2As1、Am2
＝1/2As2となる。こゝでステレオ時にはトラン
ジスタのスイツチング動作により復調効率が50％
となつているためにステレオ時とモノラル時との
レベル差がなくなることにより、特に演算増幅器
OP1，OP2の各帰還抵抗R30とR31とを共に等しく
選定しかつR1＝R3＝R11＝R13更にはR2＝R4＝R12
＝R14と選ぶことにより、反転増幅器の各利得は
等しく左右レベルは均一となりうる。
１４） 上記式において、R1＝R3、R2＝R4及びR11＝
R13、R12＝R14と選定すればAm1＝1/2As1、Am2
＝1/2As2となる。こゝでステレオ時にはトラン
ジスタのスイツチング動作により復調効率が50％
となつているためにステレオ時とモノラル時との
レベル差がなくなることにより、特に演算増幅器
OP1，OP2の各帰還抵抗R30とR31とを共に等しく
選定しかつR1＝R3＝R11＝R13更にはR2＝R4＝R12
＝R14と選ぶことにより、反転増幅器の各利得は
等しく左右レベルは均一となりうる。
更にR5＝R7＝R2（＝R4）、R6＝R8＝R1（＝
R3）とし、同様にR15＝R17＝R12（＝R14）、R16＝
R18＝R11（＝R13）とすることによりステレオ時に
おけるスイツチングトランジスタのオンオフによ
る前述した出力側の直流レベルの変動が完全に抑
えられ、キヤリヤリークの防止の完全な動作が期
待できる。
R3）とし、同様にR15＝R17＝R12（＝R14）、R16＝
R18＝R11（＝R13）とすることによりステレオ時に
おけるスイツチングトランジスタのオンオフによ
る前述した出力側の直流レベルの変動が完全に抑
えられ、キヤリヤリークの防止の完全な動作が期
待できる。
最後にミユーテイング動作時について考える。
例えば選局時にはIFアンプ１には受信信号は存
在しなくなるから、ミユート信号発生回路７がそ
れを検知して、高レベルのミユート信号Ｅと低レ
ベルのミユート信号Ｆとを発生する。この高レベ
ル信号ＥによりトランジスタQ1，Q2，Q11及び
Q12とし、また低レベル信号Ｆによりトランジス
タQ3，Q4，Q13及びQ14をオフとすることにより
ミユート動作が可能となる。この場合、上述した
如き各抵抗値の選定を行なえばミユート動作切換
え時に出力側の直流レベルの変動がないのでいわ
ゆるポツプ音の発生もない良好なミユート回路と
なりうる。
例えば選局時にはIFアンプ１には受信信号は存
在しなくなるから、ミユート信号発生回路７がそ
れを検知して、高レベルのミユート信号Ｅと低レ
ベルのミユート信号Ｆとを発生する。この高レベ
ル信号ＥによりトランジスタQ1，Q2，Q11及び
Q12とし、また低レベル信号Ｆによりトランジス
タQ3，Q4，Q13及びQ14をオフとすることにより
ミユート動作が可能となる。この場合、上述した
如き各抵抗値の選定を行なえばミユート動作切換
え時に出力側の直流レベルの変動がないのでいわ
ゆるポツプ音の発生もない良好なミユート回路と
なりうる。
以上詳述した如く本発明によればスイツチング
手段３０，４０においてスイツチング動作時にキ
ヤリヤリークが発生せず、またモノラル時とステ
レオ時の信号レベルが同一となり、更にはミユー
ト回路を特別に付加することもなく性能の良いミ
ユート動作が可能となる。
手段３０，４０においてスイツチング動作時にキ
ヤリヤリークが発生せず、またモノラル時とステ
レオ時の信号レベルが同一となり、更にはミユー
ト回路を特別に付加することもなく性能の良いミ
ユート動作が可能となる。
更にはまた、従来のダブルバランス型MPX復
調回路により生ずる歪率の増大、ダイナミツクレ
ンジの低下等の欠点が除去できることになりよつ
て高性能のステレオ復調回路が得られる。
調回路により生ずる歪率の増大、ダイナミツクレ
ンジの低下等の欠点が除去できることになりよつ
て高性能のステレオ復調回路が得られる。
第１図は本発明の実施例のステレオ復調回路を
含む受信機のブロツク図、第２図は第１図におけ
るスイツチング手段の制御信号波形を示す図であ
る。 主要部分の符号の説明 ２０……制御信号発生
回路、３０，４０……スイツチング手段、OP1，
OP2……演算増幅器、Q1〜Q4，Q11〜Q14……ス
イツチングトランジスタ、R1〜R8，R11〜R18…
…抵抗。
含む受信機のブロツク図、第２図は第１図におけ
るスイツチング手段の制御信号波形を示す図であ
る。 主要部分の符号の説明 ２０……制御信号発生
回路、３０，４０……スイツチング手段、OP1，
OP2……演算増幅器、Q1〜Q4，Q11〜Q14……ス
イツチングトランジスタ、R1〜R8，R11〜R18…
…抵抗。
Claims (1)
- １ 第１及び第２チヤンネル情報により変調され
た被変調信号を含むステレオコンポジツト信号を
受けて前記第１及び第２チヤンネル情報を分離す
るステレオ復調回路であつて、前記ステレオコン
ポジツト信号を所定基準電圧に重畳して導出する
重畳手段と、第１及び第２の増幅器と、前記第１
及び第２の増幅器の入力へ前記重畳手段の出力を
夫々印加制御する第１及び第２のスイツチング手
段と、前記第１及び第２のスイツチング手段の動
作を制御する制段手段とを具備し、前記第１及び
第２のスイツチング手段の各々は、前記重畳手段
の出力と前記増幅器の各入力との間において互い
に並列に設けられた第１及び第２抵抗路と、前記
抵抗路の各々の中点と前記所定基準電圧ラインと
の間に夫々設けられた第１及び第２スイツチ素子
と、前記増幅器の各入力と前記所定基準電圧ライ
ンとの間において互いに並列に設けられた第３及
び第４抵抗路と、前記第３及び第４抵抗路の各々
の中点と前記所定基準電圧ラインとの間に夫々設
けられた第３及び第４スイツチ素子とを有し、前
記制御手段は、前記ステレオコンポジツト信号に
同期したサブキヤリア信号に対する正相及び逆相
信号を発生すると共に、前記ステレオパイロツト
信号非存在時には前記スイツチ素子をオン及びオ
フとするオン及びオフ制御信号を発生するよう構
成されており、前記第１のスイツチング手段の第
１及び第２スイツチ素子と前記第２のスイツチン
グ手段の第３及び第４スイツチ素子とを前記正相
信号により、前記第１のスイツチング手段の第３
及び第４スイツチ素子と前記第２のスイツチング
手段の第１及び第２スイツチ素子とを前記逆相信
号により夫々制御し、また前記第１及び第２のス
イツチング手段の各々の第２及び第３スイツチ素
子を前記オフ制御信号により、前記第１及び第２
のスイツチング手段の各々の第１及び第４スイツ
チ素子を前記オン制御信号により夫々制御し、前
記第１及び第２の増幅器の各出力を夫々前記第１
及び第２チヤンネル情報出力とするステレオ復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169683A JPS5977732A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169683A JPS5977732A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8001078A Division JPS558113A (en) | 1978-06-30 | 1978-06-30 | Stereo demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977732A JPS5977732A (ja) | 1984-05-04 |
| JPS6222291B2 true JPS6222291B2 (ja) | 1987-05-18 |
Family
ID=15740120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16169683A Granted JPS5977732A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977732A (ja) |
-
1983
- 1983-09-02 JP JP16169683A patent/JPS5977732A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5977732A (ja) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01162020A (ja) | Ｆｍラジオ受信機 | |
| JPH06310940A (ja) | 四象限乗算回路及びこの回路を有するｆｍ受信機 | |
| JPS6221301B2 (ja) | ||
| US4439696A (en) | Dividing circuit | |
| US4049918A (en) | MPX stereo signal demodulator | |
| JPS6222291B2 (ja) | ||
| US4280101A (en) | Stereophonic signal demodulation circuit | |
| JPS6247017B2 (ja) | ||
| JPS6124878B2 (ja) | ||
| US4827153A (en) | Circuit arrangement for optionally connecting signal sources to a signal sink | |
| US4278944A (en) | Chopper type switching circuit | |
| US3916109A (en) | Stereo demodulating circuits and method of demodulation | |
| US4633497A (en) | Separation control circuit | |
| JP3593446B2 (ja) | ステレオ復調装置 | |
| JPS6222292B2 (ja) | ||
| US3497628A (en) | Stereo receiver with two-channel differential amplifier | |
| JPS6025930B2 (ja) | ミユ−テイング回路 | |
| JPS6322748Y2 (ja) | ||
| US4651106A (en) | Multiplex stereo demodulator | |
| JPS5934022B2 (ja) | ステレオ復調回路 | |
| JPH0533080Y2 (ja) | ||
| JPH0444845B2 (ja) | ||
| JPS6013523B2 (ja) | 信号断続回路 | |
| JPH0452661B2 (ja) | ||
| JPS5846898B2 (ja) | ステレオフクチヨウカイロ |