JPS6222292B2 - - Google Patents
Info
- Publication number
- JPS6222292B2 JPS6222292B2 JP16169783A JP16169783A JPS6222292B2 JP S6222292 B2 JPS6222292 B2 JP S6222292B2 JP 16169783 A JP16169783 A JP 16169783A JP 16169783 A JP16169783 A JP 16169783A JP S6222292 B2 JPS6222292 B2 JP S6222292B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching means
- stereo
- controlled
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 23
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調回路に関し、特にFMマ
ルチプレツクス（MPX）ステレオ復調回路に関
する。
ルチプレツクス（MPX）ステレオ復調回路に関
する。
FM―MPXステレオ復調回路としては差動増幅
器よりなるダブルバランス型の復調回路が使用さ
れている。かかる復調回路においては差動増幅器
を２段縦続した構成であるから、電源利用率が悪
くダイナミツクレンジが広くとれないばかりか、
各段の差動トランジスタによる信号の歪が重畳さ
れるから低歪率化が困難であるという欠点があ
る。更には差動トランジスタの不平衡に起因する
歪の発生があり、また左右チヤンネル信号のレベ
ル差が生ずることにもなり好ましくない。
器よりなるダブルバランス型の復調回路が使用さ
れている。かかる復調回路においては差動増幅器
を２段縦続した構成であるから、電源利用率が悪
くダイナミツクレンジが広くとれないばかりか、
各段の差動トランジスタによる信号の歪が重畳さ
れるから低歪率化が困難であるという欠点があ
る。更には差動トランジスタの不平衡に起因する
歪の発生があり、また左右チヤンネル信号のレベ
ル差が生ずることにもなり好ましくない。
更にはまた、選局時におけるミユーテイング動
作のためには、ダブルバランス型復調回路の後段
に特別にミユーテイング回路を付加しなければな
らない問題等がある。
作のためには、ダブルバランス型復調回路の後段
に特別にミユーテイング回路を付加しなければな
らない問題等がある。
従つて、本発明においては上述のダブルバラン
ス型ステレオ復調回路に起因するダイナミツクレ
ンジの低下、歪率の増大、ミユーテイング回路の
付加等の欠点を排除し、更にはステレオ・モノラ
ルの各動作時に出力信号のレベルを一定としうる
MPXステレオ復調回路を提供することを目的と
している。
ス型ステレオ復調回路に起因するダイナミツクレ
ンジの低下、歪率の増大、ミユーテイング回路の
付加等の欠点を排除し、更にはステレオ・モノラ
ルの各動作時に出力信号のレベルを一定としうる
MPXステレオ復調回路を提供することを目的と
している。
本発明の他の目的は、左右チヤンネル信号のセ
パレーシヨンを簡単な構成により良好とすること
の可能なMPXステレオ復調回路を提供すること
である。
パレーシヨンを簡単な構成により良好とすること
の可能なMPXステレオ復調回路を提供すること
である。
以下本発明について添付図面を用いて説明す
る。
る。
第１図は本発明の実施例を示す回路ブロツク図
である。フロントエンド（図示しない）からの中
間周波信号はIFアンプ１により中間周波増幅さ
れて、リミツタ２により振幅制限を受ける。しか
る後にFM検波回路３においてFM検波されて、
いわゆるコンポジツト（複合）信号が得られる。
このコンポジツト信号はＬ（左）チヤンネル信号
とＲ（右）チヤンネル信号の和成分である主信号
と、Ｌチヤンネル信号とＲチヤンネル信号の差成
分により副搬送波信号（38KHz）が振幅変調さ
れた副信号と、更には19KHzのパイロツト信号
とを含んでいる。かかるコンポジツト信号は次段
のMPXステレオ復調回路１０により復調されて
Ｌ及びＲ信号にそれぞれ分離される。
である。フロントエンド（図示しない）からの中
間周波信号はIFアンプ１により中間周波増幅さ
れて、リミツタ２により振幅制限を受ける。しか
る後にFM検波回路３においてFM検波されて、
いわゆるコンポジツト（複合）信号が得られる。
このコンポジツト信号はＬ（左）チヤンネル信号
とＲ（右）チヤンネル信号の和成分である主信号
と、Ｌチヤンネル信号とＲチヤンネル信号の差成
分により副搬送波信号（38KHz）が振幅変調さ
れた副信号と、更には19KHzのパイロツト信号
とを含んでいる。かかるコンポジツト信号は次段
のMPXステレオ復調回路１０により復調されて
Ｌ及びＲ信号にそれぞれ分離される。
本発明の復調回路１０において、コンポジツト
信号は例えば演算増幅器よりなるバツフアアンプ
４を介して、各スイツチング手段としてのアナロ
グスイツチG1〜G5にそれぞれ入力される。当該
アナログスイツチG1〜G5は例えばCMOS（相補
型MOS）トランジスタを含むスイツチにより構
成されるが、他のスイツチング素子を用いても良
いことは明白である。スイツチG1，G2の各出力
はそれぞれ抵抗R1及びR2を経由して演算増幅器
OP1の逆相入力端に印加され、その正相入力は抵
抗R10により接地されている。演算増幅器OP1の
出力と逆相入力との間には帰還抵抗R5が設けら
れ、よつて反転増幅器が構成される。
信号は例えば演算増幅器よりなるバツフアアンプ
４を介して、各スイツチング手段としてのアナロ
グスイツチG1〜G5にそれぞれ入力される。当該
アナログスイツチG1〜G5は例えばCMOS（相補
型MOS）トランジスタを含むスイツチにより構
成されるが、他のスイツチング素子を用いても良
いことは明白である。スイツチG1，G2の各出力
はそれぞれ抵抗R1及びR2を経由して演算増幅器
OP1の逆相入力端に印加され、その正相入力は抵
抗R10により接地されている。演算増幅器OP1の
出力と逆相入力との間には帰還抵抗R5が設けら
れ、よつて反転増幅器が構成される。
スイツチG3，G4の各出力はそれぞれ抵抗R3及
びR4を経由して演算増幅器OP2の逆相入力端に印
加され、その正相入力は抵抗R7により接地され
ている。演算増幅器OP2の出力と逆相入力との間
には帰還抵抗R6が設けられて反転増幅器が構成
される。
びR4を経由して演算増幅器OP2の逆相入力端に印
加され、その正相入力は抵抗R7により接地され
ている。演算増幅器OP2の出力と逆相入力との間
には帰還抵抗R6が設けられて反転増幅器が構成
される。
スイツチG5の出力はそれぞれ可変抵抗R8及び
R9を介して演算増幅器OP1及びOP2の各正相入力
にそれぞれ印加されている。
R9を介して演算増幅器OP1及びOP2の各正相入力
にそれぞれ印加されている。
また、各スイツチG1〜G5の導通非導通状態を
制御するための制御信号発生回路２０が設けられ
ている。すなわち、コンポジツト信号からパイロ
ツト信号が検出回路５により検出されて、
19KHz信号は逓倍されて副搬送信号と位相の一
致した38KHz信号Ａとそれの逆相信号Ｂとが
38KHz発生回路６により得られる。19KHz検出
回路５においては、例えばパイロツト信号が存在
しない場合すなわちモノラル信号受信時には高レ
ベル信号Ｃと低レベル信号Ｄとを出力するよう構
成されており、またステレオ信号受信時には高レ
ベル信号Ｃのみが出力される。更にIFアンプ１
の信号を検出してミユート信号Ｅを発生するミユ
ート信号発生回路７が設けられている。すなわち
選局動作時にはIF信号が無信号になることを検
出して低レベルのミユート制御信号Ｅを発生す
る。
制御するための制御信号発生回路２０が設けられ
ている。すなわち、コンポジツト信号からパイロ
ツト信号が検出回路５により検出されて、
19KHz信号は逓倍されて副搬送信号と位相の一
致した38KHz信号Ａとそれの逆相信号Ｂとが
38KHz発生回路６により得られる。19KHz検出
回路５においては、例えばパイロツト信号が存在
しない場合すなわちモノラル信号受信時には高レ
ベル信号Ｃと低レベル信号Ｄとを出力するよう構
成されており、またステレオ信号受信時には高レ
ベル信号Ｃのみが出力される。更にIFアンプ１
の信号を検出してミユート信号Ｅを発生するミユ
ート信号発生回路７が設けられている。すなわち
選局動作時にはIF信号が無信号になることを検
出して低レベルのミユート制御信号Ｅを発生す
る。
かかる構成において、先ずステレオ信号受信時
にはスイツチG1，G2は副搬送波信号と同相の信
号Ａ（第２図ａ，ｂ）により制御され、スイツチ
G3，G4は逆相信号Ｂ（第２図ｃ，ｄ）により制
御される。またスイツチG5は19KHz検出回路の
高レベル信号Ｃ（第２図ｅ）により制御される構
成とし、各スイツチは高レベルの制御信号により
オンとなるものとすると、副搬送波が高レベルの
ときはスイツチG1及びG2はオン、スイツチG3及
びG4はオフとなる。従つて、この期間はコンポ
ジツト信号が演算増幅器OP1により反転増幅され
て出力される。ここで副搬送波と同相信号期間は
コンポジツト信号はＬチヤンネル成分を含んでい
るから、OP1の出力はＬチヤンネル情報となる。
この場合のOP1の増幅利得はＲ５／Ｒ１Ｒ２で表わさ
れる から、R1＝R2＝Ｒとすれば2R5／Ｒとなる。
（尚、R1R2はR1とR2との並列合成抵抗を示す） 一方、副搬送波が低レベルのときは、コンポジ
ツト信号が演算増幅器OP2により反転増幅されて
出力されることは明白である。ここで、この期間
はコンポジツト信号はＲチヤンネル情報成分を含
んでいるから、OP2の出力はＲチヤンネル情報を
示す。この場合のOP2の利得はＲ６／Ｒ３Ｒ４で表わ
され るからR3＝R4＝Ｒとすれば2R6／Ｒとなる。従つ
て、R5＝R6とすればＬ、Ｒチヤンネル信号は同
レベルで出力可能となる。
にはスイツチG1，G2は副搬送波信号と同相の信
号Ａ（第２図ａ，ｂ）により制御され、スイツチ
G3，G4は逆相信号Ｂ（第２図ｃ，ｄ）により制
御される。またスイツチG5は19KHz検出回路の
高レベル信号Ｃ（第２図ｅ）により制御される構
成とし、各スイツチは高レベルの制御信号により
オンとなるものとすると、副搬送波が高レベルの
ときはスイツチG1及びG2はオン、スイツチG3及
びG4はオフとなる。従つて、この期間はコンポ
ジツト信号が演算増幅器OP1により反転増幅され
て出力される。ここで副搬送波と同相信号期間は
コンポジツト信号はＬチヤンネル成分を含んでい
るから、OP1の出力はＬチヤンネル情報となる。
この場合のOP1の増幅利得はＲ５／Ｒ１Ｒ２で表わさ
れる から、R1＝R2＝Ｒとすれば2R5／Ｒとなる。
（尚、R1R2はR1とR2との並列合成抵抗を示す） 一方、副搬送波が低レベルのときは、コンポジ
ツト信号が演算増幅器OP2により反転増幅されて
出力されることは明白である。ここで、この期間
はコンポジツト信号はＲチヤンネル情報成分を含
んでいるから、OP2の出力はＲチヤンネル情報を
示す。この場合のOP2の利得はＲ６／Ｒ３Ｒ４で表わ
され るからR3＝R4＝Ｒとすれば2R6／Ｒとなる。従つ
て、R5＝R6とすればＬ、Ｒチヤンネル信号は同
レベルで出力可能となる。
ステレオ受信時にはスイツチG5は制御信号Ｃ
により制御されてオンとなつているから、コンポ
ジツト信号は可変抵抗R8及びR9によりそれぞれ
独立に振幅を調整されてOP2，OP1の正相入力と
なる。従つて各OP1，OP2によりそれぞれＬ及び
Ｒチヤンネル信号とコンポジツト信号との減算が
なされるから、各抵抗R8，R9を調整することに
より左右チヤンネルのセパレーシヨン調整が可能
となる。
により制御されてオンとなつているから、コンポ
ジツト信号は可変抵抗R8及びR9によりそれぞれ
独立に振幅を調整されてOP2，OP1の正相入力と
なる。従つて各OP1，OP2によりそれぞれＬ及び
Ｒチヤンネル信号とコンポジツト信号との減算が
なされるから、各抵抗R8，R9を調整することに
より左右チヤンネルのセパレーシヨン調整が可能
となる。
次に、左右チヤンネル信号が同一の場合すなわ
ちモノラル信号受信時には、第２図に示す如く、
スイツチG1，G3及びG5には高レベルの制御信号
Ｃが、スイツチG2とG4には低レベルの制御信号
Ｄがれぞれ印加される。従つて、反転増幅器
OP1，OP2の各増幅利得はR5／Ｒ、R6／Ｒとなり
ステレオ信号受信時の利得の１／２となることが
判る。しかしながら、ステレオ時にはスイツチ
G1〜G4のスイツチング動作により復調効率が
１／２となつているために、ステレオ時の出力と
モノラル時の出力レベルとは同一となる。
ちモノラル信号受信時には、第２図に示す如く、
スイツチG1，G3及びG5には高レベルの制御信号
Ｃが、スイツチG2とG4には低レベルの制御信号
Ｄがれぞれ印加される。従つて、反転増幅器
OP1，OP2の各増幅利得はR5／Ｒ、R6／Ｒとなり
ステレオ信号受信時の利得の１／２となることが
判る。しかしながら、ステレオ時にはスイツチ
G1〜G4のスイツチング動作により復調効率が
１／２となつているために、ステレオ時の出力と
モノラル時の出力レベルとは同一となる。
また、ミユーテイング時には、各スイツチG1
〜G5にはすべて第２図の如く低レベルのミユー
ト制御信号Ｅが印加されるから、信号の出力部へ
の伝送は遮断されて、簡単にかつ完全にミユート
動作が可能となる。
〜G5にはすべて第２図の如く低レベルのミユー
ト制御信号Ｅが印加されるから、信号の出力部へ
の伝送は遮断されて、簡単にかつ完全にミユート
動作が可能となる。
尚、上記実施例においては、演算増幅器OP1，
OP2の各逆相入力部に２個の並列接続されたスイ
ツチG1，G2及びG3，G4を用いて、各直列抵抗を
等しい値に選定してステレオ時とモノラル時の出
力レベルを同一となる様構成したが、３個以上の
スイツチをそれぞれ並列接続して各直列抵抗の値
を適当に選定することにより上記の場合と同一結
果が得られることは明白である。
OP2の各逆相入力部に２個の並列接続されたスイ
ツチG1，G2及びG3，G4を用いて、各直列抵抗を
等しい値に選定してステレオ時とモノラル時の出
力レベルを同一となる様構成したが、３個以上の
スイツチをそれぞれ並列接続して各直列抵抗の値
を適当に選定することにより上記の場合と同一結
果が得られることは明白である。
以上詳述した如く本発明によれば、反転増幅器
とスイツチング手段とを用いるのみであるから、
従来のダブルバランス型の復調回路において生ず
る歪率の増大、ダイナミツクレンジの低下、ミユ
ーテイング回路の特別の付加等の欠点が排除され
ることになり、高性能の復調回路が得られる。
とスイツチング手段とを用いるのみであるから、
従来のダブルバランス型の復調回路において生ず
る歪率の増大、ダイナミツクレンジの低下、ミユ
ーテイング回路の特別の付加等の欠点が排除され
ることになり、高性能の復調回路が得られる。
また、ステレオ時とモノラル時との信号レベル
に変動がない利点もあり、更には簡単な回路によ
りセパレーシヨン調整がそれぞれＬ及びＲチヤン
ネル独立に行うこともできる。
に変動がない利点もあり、更には簡単な回路によ
りセパレーシヨン調整がそれぞれＬ及びＲチヤン
ネル独立に行うこともできる。
第１図は本発明の実施例を含むFM受信機のブ
ロツク図、第２図は第１図における各スイツチの
制御状態を示す図である。 主要部分の符号の説明 １０……MPX復調回
路、２０……制御信号発生回路、G1〜G5……ア
ナログスイツチ、R1〜R10……抵抗、OP1〜OP2
……演算増幅器。
ロツク図、第２図は第１図における各スイツチの
制御状態を示す図である。 主要部分の符号の説明 １０……MPX復調回
路、２０……制御信号発生回路、G1〜G5……ア
ナログスイツチ、R1〜R10……抵抗、OP1〜OP2
……演算増幅器。
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２チヤンネル情報により変調され
た被変調信号を含むステレオコンポジツト信号を
受けて前記第１及び第２チヤンネル情報を分離す
るステレオ復調回路であつて、第１及び第２の増
幅器と、前記第１の増幅器の入力へ前記ステレオ
コンポジツト信号を夫々印加制御する第１及び第
２のスイツチング手段と、前記第２の増幅器の入
力へ前記ステレオコンポジツト信号を夫々印加制
御する第３及び第４のスイツチング手段と、前記
第１〜第４のスイツチング手段のオンオフを制御
する制御手段とを含み、前記制御手段は、前記ス
テレオコンポジツト信号のステレオパイロツト信
号と同期したサブキヤリヤ信号に対する正相及び
逆相信号を発生すると共に、前記ステレオパイロ
ツト信号非存在時には前記スイツチング手段をオ
ン及びオフとするためのオン及びオフ制御信号を
発生するよう構成されており、前記第１及び第２
のスイツチング手段を前記正相信号により、前記
第３及び第４のスイツチング手段を前記逆相信号
により夫々制御し、また前記第１及び第３のスイ
ツチング手段を前記オン制御信号により、前記第
２及び第４のスイツチング手段を前記オフ制御信
号により夫々制御するようにし、前記第１及び第
２の増幅器の各出力を夫々前記第１及び第２チヤ
ンネル情報出力とするステレオ復調回路。 ２ 第１及び第２チヤンネル情報により変調され
た被変調信号を含むステレオコンポジツト信号を
受けて前記第１及び第２チヤンネル情報を分離す
るステレオ復調回路であつて、第１及び第２の演
算増幅器と、前記第１の演算増幅器の１入力へ前
記ステレオコンポジツト信号を夫々印加制御する
第１及び第２のスイツチング手段と、前記第２の
演算増幅器の１入力へ前記ステレオコンポジツト
信号を夫々印加制御する第３及び第４のスイツチ
ング手段と、前記ステレオコンポジツト信号のレ
ベルを制御して前記第１及び第２の演算増幅器の
他入力へ印加する手段と、前記第１〜第４のスイ
ツチング手段のオンオフを制御する制御手段とを
含み、前記制御手段は、前記ステレオコンポジツ
ト信号のステレオパイロツト信号と同期したサブ
キヤリヤ信号に対する正相及び逆相信号を発生す
ると共に、前記ステレオパイロツト信号非存在時
には前記スイツチング手段をオン及びオフとする
ためのオン及びオフ制御信号を発生するよう構成
されており、前記第１及び第２のスイツチング手
段を前記正相信号により、前記第３及び第４のス
イツチング手段を前記逆相信号により夫々制御
し、また前記第１及び第３のスイツチング手段を
前記オン制御信号により、前記第２及び第４のス
イツチング手段を前記オフ制御信号により夫々制
御するようにし、前記第１及び第２の演算増幅器
の各出力を夫々前記第１及び第２チヤンネル情報
出力とするステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169783A JPS5977733A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16169783A JPS5977733A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000878A Division JPS558111A (en) | 1978-06-30 | 1978-06-30 | Stereo demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977733A JPS5977733A (ja) | 1984-05-04 |
| JPS6222292B2 true JPS6222292B2 (ja) | 1987-05-18 |
Family
ID=15740139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16169783A Granted JPS5977733A (ja) | 1983-09-02 | 1983-09-02 | ステレオ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977733A (ja) |
-
1983
- 1983-09-02 JP JP16169783A patent/JPS5977733A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5977733A (ja) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4032717A (en) | Circuit arrangement for a continuous adjustment of the base width in a stereo decoder | |
| US5253298A (en) | Reducing audible noise in stereo receiving | |
| GB1589988A (en) | Differential amplifier circuits | |
| US4461021A (en) | Circuit arrangement for receiving two modulating signals, more specifically for television | |
| JPS6221300B2 (ja) | ||
| JPS6222292B2 (ja) | ||
| US3881058A (en) | Convertible amplifier system for single and multiple signal sources | |
| EP0074151A1 (en) | Arrangement for receiving tv-signals having left and right stereo sound signals | |
| JPS6221301B2 (ja) | ||
| GB1377138A (en) | Four channel arrangements | |
| JPS6124878B2 (ja) | ||
| JPS6247017B2 (ja) | ||
| US4633497A (en) | Separation control circuit | |
| JP2835337B2 (ja) | 接続回路配置 | |
| EP0509725B1 (en) | Reducing audible noise in stereo receiving | |
| JPS6255726B2 (ja) | ||
| JPS6222291B2 (ja) | ||
| JPS593054B2 (ja) | ステレオ復調回路 | |
| JP3593446B2 (ja) | ステレオ復調装置 | |
| JP3392632B2 (ja) | パイロットキャンセル信号発生回路 | |
| US3497628A (en) | Stereo receiver with two-channel differential amplifier | |
| US4651106A (en) | Multiplex stereo demodulator | |
| US4278944A (en) | Chopper type switching circuit | |
| JPH0789657B2 (ja) | 音声多重放送受信機 | |
| JPH048680Y2 (ja) |