JPS5977733A - ステレオ復調回路 - Google Patents

ステレオ復調回路

Info

Publication number
JPS5977733A
JPS5977733A JP16169783A JP16169783A JPS5977733A JP S5977733 A JPS5977733 A JP S5977733A JP 16169783 A JP16169783 A JP 16169783A JP 16169783 A JP16169783 A JP 16169783A JP S5977733 A JPS5977733 A JP S5977733A
Authority
JP
Japan
Prior art keywords
signal
switching means
stereo
control
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16169783A
Other languages
English (en)
Other versions
JPS6222292B2 (ja
Inventor
Tatsuo Numata
沼田 龍男
Koji Ishida
石田 弘二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP16169783A priority Critical patent/JPS5977733A/ja
Publication of JPS5977733A publication Critical patent/JPS5977733A/ja
Publication of JPS6222292B2 publication Critical patent/JPS6222292B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2227Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はステレオ復調回路に関し、特にFMマルチプレ
ックス(MPX)ステレオ復調回路に関する。
FM−MPXステレオ復調回路としては差動増幅器よシ
なるダブルバランス型の復調回路が使用されている。か
かる復調回路においては差動増幅器を2段縦続した構成
であるから、電源利用率が悪くダイナミックレンジが広
くとれないばかシか、各段の差動トランジスタによる信
号の歪が重畳されるから低歪率化が困難であるという欠
点がある。更には差動トランジスタの不平衡に起因する
歪の発生があシ、また左右チャンネル信号のレベル差が
生ずることにもな)好ましくない。
更にはまた、選局時におけるミューティング動作のため
には、ダブルバランス型復調回路の後段に特別にミュー
ティング回路を付加しなければならない問題等がある。
従って、本発明においては上述のダブルバランス型ステ
レオ復調回路に起因するダイナミックレンジの低下、歪
率の増大、ミューティング回路の付加等の欠点を排除し
、更にはステレオ・モノラルの各動作時に出力信号のレ
ベルを一定としうるMPXステレオ復調回路を提供する
ことを目的としている。
本発明の他の目的は、左右チャンネル信号のセパレーシ
ョンを簡単な構成によシ良好とすることの可能なMPX
’ステレオ復調回路を提供することである。
以下本発明について添付図面を用すて説明する。
第1図は本発明の実施例を示す回路ブロック図である。
フロントエンド(図示しない)からの中間周波信号はI
F7ンプ1によシ中間周波増幅されて、リミッタ2によ
多振幅制限を受けるしかる後にy検波回路3においてy
検波されて、いわゆるコンポジット(複合)信号が得ら
れる。このコンポジット信号はL@8チャンネル信号と
R(t5’)チャンネル信号の和成分である主信号と、
Lチャンネル信号とRチャンネル信号の差成分によシ副
搬送波信号(38KHz)が振幅変調された副信号と、
更には19KHHのパイロット信号とを含んでいる。か
かるコンポジット信号は次段のMPXステレオ復調回路
10によシ復調されてL及びR信号にそれぞれ分離され
る。
本発明の復調回路10において、コンポジット信号は例
えば演算増幅器よシなるバッファアンプ4を介して、各
スイッチング手段としてのアナログスイッチ0.〜缶に
それぞれ入力される。
当該アナログスイッチG!〜自は例えば0MO8(相補
型MO8)  トWンジスタを含むスイッチによ多構成
されるが、他のスイッチング素子を用いても良いことは
明白である。スイッチq。
αの各出力はそれぞれ抵抗R8及びR2を経由して演算
増幅器OP電の逆相入力端に印加され、その正相入力は
抵抗R1oによシ接地されている。演算増幅器OPIの
出力と逆相入力との間には帰還抵抗&が設けられ、よっ
て反転増幅器が構成される。
スイッチGa、0番の各出力はそれぞれ抵抗Ra及び&
を経由して演算増幅器ORの逆相入力端に印加され、そ
の正相入力は抵抗R7にょシ接地されている。演算増幅
器OPgの出力と逆相入力との間には帰還抵抗R6が設
けられて反転増幅器が構成される。
スイッチへの出力はそれぞれ可変抵抗RJI及びR9を
介して演算増幅器OPs及びO20の各正相入力にそれ
ぞれ印加されている。
また、各スイッチ08〜G11の導通非導通状態を制御
するための制御信号発生回路20が設けられている。す
なわち、コンポジット信号からパイロット信号が検出回
路5によシ検出されて、19KH2信号は逓倍されて副
搬送信号と位相の一致した38KHz信号人とそれの逆
相信号Bとが38KHz発生回路6によシ得られる。
19KHz検出回路5においては、例えばパイロット信
号が存在しない場合すなわちモノラル信号受信時には高
レベル信号Cと低レベル信号りとを出力するよう構成さ
れておシ、またステレオ信号受信時には高レベル信号C
のみが出力される。更l二IPアンプ1の信号を検出し
てミュート信号Eを発生するミュート信号発生回路7が
設けられている。すなわち選局動作時にはIF信号が無
信号になることを検出して低レベルのミュート制御信号
Eを発生する。
かかる構成において、先ずステレオ信号受信時にはスイ
ッチG!、Cnは副搬送波信号と同相の信号A(第2図
a、b)によ多制御され、スイッチGl、 G4は逆相
信号B(第2図c 、 d)によ多制御される。またス
イッチへは19KHz検出回路の高レベル信号C(第2
図e)によ多制御される構成とし、各スイッチは高レベ
ルの制御信号によpオンとなるものとすると、副搬送波
が高レベルのときはスイッチG1及びG2はオン、スイ
ッチら及びへはオフとなる。従って、この期間はコンポ
ジット信号が演算増幅器OPtによシ反転増幅されて出
力される。ここで副搬送波と同相信号期間はコンポジッ
ト信号はLチャンネル成分を含んでいるから、OP□の
出力はLチャンネル情報となる。この場合のO20の増
幅利得は一凡りで表わされるから、R1= Rt= R
とすR1/ R* れば2島/Rとなる。(尚、R1/ hは&と烏との並
列合成抵抗を示す) 一方、副搬送波が低レベルのときは、コンポジット信号
が演算増幅器OPgによシ反転増幅されて出力されるこ
とは明白である。ここで、この期間はコンポジット信号
はRチャンネル情報成分を含んでいるから、O20の出
力はRチャ/ネル情報を示す。この場合のOPユの利得
は一6 一正Q]ガで表わされるからRa= R4= Rとすれ
ば2 R6/ Rとなる。従って、R6=Rtとすれば
り。
Rチャンネル信号は同レベルで出力可能となる。
ステレオ受信時にはスイッチへは制御信号Cによ多制御
されてオンとなっているがら、コンポジット信号は可変
抵抗R,及びR#によシそれぞれ独立に振幅を調整され
てOPg −OPtの正相入力とt:る。従って各OP
I 、OPtによシそれぞれL及びRチャンネル信号と
コンポジット信号との減算がなされるから、各抵抗R,
,R,を調整することによシ左右チャンネルのセパレー
ション調整が可能となる。
次に、左右チャンネル信号が同一の場合すなわちモノラ
ル信号受信時には、第2図に示す如く、スイッチG1#
 Gs及びG、には高レベルの制御信号Cが、スイッチ
らとへには低レベルの制御信号りがそれぞれ印加される
。従って、反転増幅器OPx、OPtの各増幅利得はR
s/ Ry Rg/ Rとなシステレオ信号受信時の利
得の172となることが判る。しかしながら、ステレオ
時にはスイッチG、−G番のスイッチング動作によシ復
調効率が172となっているために、ステレオ時の出力
とモノラル時の出力レベルとは同一となる。
また、ミューティング時には、各スイッチ01〜Gyに
はすべて第2図の如く低レベルのミュート制御信号Eが
印加されるから、信号の出力部への伝送は遮断されて、
簡単にかつ完全にミュート動作が可能となる。
尚、上記実施例においては、演算増幅器OPt tOh
の各逆相入力部に2個の並列接続されたスイツチGs、
Gt及びGs−G4を用いて、各直列抵抗を等しい値に
選定してステレオ時とモノラル時の出力レベルを同一と
なる様構成したが、3個以上のスイッチをそれぞれ並列
接続して各直列抵抗の値を適当に選定することによシ上
記の場合と同一結果が得られることは明白である。
以上詳述した如く本発明によれば、反転増幅器とスイッ
チング手段とを用いるのみであるから、従来のダブルバ
ランス型の復調回路において生ずる歪率の増大、ダイナ
ミックレンジの低下、ミューティング回路の特別の付加
等の欠点が排除されることになシ、高性能の復調回路が
得られる。
また、ステレオ時とモノラル時との信号レベルに変動が
ない利点もあシ、更には簡単な回路によシセパレーショ
ン調整がそれぞれL及びRチャンネル独立に行うことも
できる。
【図面の簡単な説明】
第1図は本発明の実施例を含むFM受信機のブロック図
、第2図は第1図における各スイッチの制御状態を示す
図である。 主要部分の符号の説明 10    ・・・・・・・・・・−MP″X*調回路
20    ・・・・・・・・・・・・制御信号発生回
路01〜Gm   ・・・・・・・・・・・・アナログ
スイッチR1〜R1o  ・・・・・・・・・・・・抵
 抗Oh〜Oh ・・・・・・・・・・・・演算増幅器
特許出願人 パイオニア株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)第1及び第2チヤンネル情報によシ変調された被
    変調信号を含むステレオコンポジット信号を受けて前記
    第1及び第2チヤンネル情報を分離するステレオ復調回
    路であって、第1及び第2の増幅器と、前記第1の増幅
    器の入力へ前記ステレオコンポジット信号を夫々印加制
    御する第1及び第20スイツチング手段と、前記第2の
    増幅器の入力へ前記ステレオコンポジット信号を夫々印
    加制御する第3及び第4のスイッチング手段と、前記第
    1〜第4のスイッチング手段のオンオフを制御する制御
    手段とを含み、前記制御手段は、前記ステレオコンポジ
    ット信号のステレオパイロット信号と同期したサブキャ
    リヤ信号に対する正相及び逆相信号を発生すると共に、
    前記ステレオパイロット信号非存在時にはAil記スイ
    スイツチング手段ン及、びオフとするためのオン及びオ
    フ制御信号を発生するよう構成されておシ、前記第1及
    び第2のスイッチング手段を前記正相信号によル、前記
    第3及び第4のスイッチング手段を前記逆相信号によシ
    夫々制御し、また前記第1及び第3のスイッチング手段
    を前記オン制御信号によシ、前記第1及び第4のスイッ
    チング手段を前記オフ制御信号によシ夫々制御するよう
    にし、前記第1及び第2の増幅器の各出力を夫々前記第
    1及び第2チヤンネル情報出力とするステレオ復調回路
  2. (2)第1及び第2チヤンネル情報によシ変調された被
    変調信号を含むステレオコンポジット信号を受けて前記
    第1及び第2チヤンネル情報を分離するステレオ復調回
    路であって、第1及び第2の減算増幅器と、前記第1の
    減算増幅器の1人力へ前記ステレオコンポジット信号を
    夫々印加制御する第1及び第2のスイッチング手段と、
    前記第2の減算増幅器の1人力へ前記ステレオコンポジ
    ット信号を夫々印加制御する第3及び第4のスイツチン
    、″′手段と、前記ステレオコンポジット信号のレベ々
    を制御して前記第1及び第2の減算増幅器の低入力へ印
    加する手段と、前記第1〜第4のスイッチング手段のオ
    ンオフを制御する制御手段とを含み、前記制御手段は、
    前記ステレオコンポジット信号のステレオパイロット信
    号と同期したサブキャリヤ信号に対する正相及び逆相信
    号を発生すると共に、前記ステレオパイロット信号非存
    在時には前記スイッチング手段をオン及びオフとするた
    めのオン及びオフ制御信号を発生するより構成されてお
    シ、前記第1及び第2の刷ツチング手段を前記正相信号
    によシ、前記第3及び第4のスイッチング手段を前記逆
    相信号により夫々制御し、また前記第1及び第3のスイ
    ッチング手段を前記オン制御信号によシ、前記第2及び
    第4のスイッチング手段を前記オフ制御信号によシ夫々
    制御するようにし、前記筒1及び第2の減算増幅器の各
    出力を夫々前記第1及び第2チヤンネル情報出力とする
    ステレオ復調回路。
JP16169783A 1983-09-02 1983-09-02 ステレオ復調回路 Granted JPS5977733A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16169783A JPS5977733A (ja) 1983-09-02 1983-09-02 ステレオ復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16169783A JPS5977733A (ja) 1983-09-02 1983-09-02 ステレオ復調回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8000878A Division JPS558111A (en) 1978-06-30 1978-06-30 Stereo demodulation circuit

Publications (2)

Publication Number Publication Date
JPS5977733A true JPS5977733A (ja) 1984-05-04
JPS6222292B2 JPS6222292B2 (ja) 1987-05-18

Family

ID=15740139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16169783A Granted JPS5977733A (ja) 1983-09-02 1983-09-02 ステレオ復調回路

Country Status (1)

Country Link
JP (1) JPS5977733A (ja)

Also Published As

Publication number Publication date
JPS6222292B2 (ja) 1987-05-18

Similar Documents

Publication Publication Date Title
US3875522A (en) Integrated direct-coupled electronic attenuator
US4032717A (en) Circuit arrangement for a continuous adjustment of the base width in a stereo decoder
US4394537A (en) Sound reproduction device
US4074075A (en) Circuit for demodulating a stereo signal
US4049918A (en) MPX stereo signal demodulator
JPS5977733A (ja) ステレオ復調回路
US4280101A (en) Stereophonic signal demodulation circuit
US4944010A (en) Stereo demodulator and a demodulating method thereof
US4449230A (en) Apparatus for demodulating an AM stereophonic signal
US4274057A (en) MPX Stereophonic demodulation
GB1377138A (en) Four channel arrangements
US4224471A (en) FM Radio receiver
JPS6247017B2 (ja)
JP2835337B2 (ja) 接続回路配置
JPS6255726B2 (ja)
US3916109A (en) Stereo demodulating circuits and method of demodulation
US4633497A (en) Separation control circuit
JPS593054B2 (ja) ステレオ復調回路
JPS6222291B2 (ja)
US4468537A (en) Sound system having suppression of AM stereophonic receiving circuit-induced noise
JP3593446B2 (ja) ステレオ復調装置
JPH048680Y2 (ja)
US4032715A (en) Circuit arrangement of a stereo-hunting device in a stereo decoder
US4278944A (en) Chopper type switching circuit
JPH0789657B2 (ja) 音声多重放送受信機