JPS62220018A - 広帯域デイジタル信号の時間再生回路装置 - Google Patents

広帯域デイジタル信号の時間再生回路装置

Info

Publication number
JPS62220018A
JPS62220018A JP62057862A JP5786287A JPS62220018A JP S62220018 A JPS62220018 A JP S62220018A JP 62057862 A JP62057862 A JP 62057862A JP 5786287 A JP5786287 A JP 5786287A JP S62220018 A JPS62220018 A JP S62220018A
Authority
JP
Japan
Prior art keywords
circuit
digital signal
time
pass
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62057862A
Other languages
English (en)
Inventor
ゲルハルト、トルンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62220018A publication Critical patent/JPS62220018A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/22Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H04L5/26Arrangements affording multiple use of the transmission path using time-division multiplexing combined with the use of different frequencies

Landscapes

  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、補正回路と、それに付属して低域通過回路を
含む制御回路とを備えた広帯域ディジタル信号の時間再
生回路装置に関する。
〔従来の技術〕
広帯域ディジタル信号の中継および(または)伝送シス
テムにおいては、走行時間が中継および(または)伝送
システムの時間分解能、従って最大許容ビットレートを
制限している。このビットレートは広帯域ディジタル信
号の(必要に応じて短い空間時間間隔で繰返される)時
間再生によって上へ高めることができる(ドイツ連邦共
和国特許出願公開第2836695号公報、またはパン
シュミット(pfannscha+1dt)著「広帯域
ディジタル信号時間多重空間結合ネットワークの動作速
度限界(Arbeitsgeschwindlgkei
tsgrenzen von Zeitvielfac
h −Raumkoppelnetzwerken f
t1r Brettband−Digttalsign
ale) J 、 Diss、 Braunschwe
ig 1978年出版、特に第78頁参照)。その場合
、このような走行時間の影響は中継および(または)伝
送システムの内部において加算されるもはや無視゛し得
ない大きさの走行時間、および集積回路における走行時
間のばらつき、ならびにクロストーク現象により信号エ
ツジがずらされることだけに起因しているのではない0
時間分解能は、特に能動回路素子が異なった符号の信号
エツジのために異なった走行時間を有することによって
阻害される。
〔発明が解決しようとする問題点〕
本発明の目的は、僅かな費用で済む時間再生によってこ
のような事態に対処するために、広帯域ディジタル信号
を直流成分のないコードにコード化することから出発し
て、広帯域ディジタル信号の時間再生回路装置を提供す
ることである。
〔問題点を解決するための手段〕
この目的は本発明によれば、広帯域ディジタル信号の中
継および(または)伝送システムにおいて直流成分のな
いコードにコード化された広帯域ディジタル信号を時間
再生するために、信号路に、ディジタル信号入力端と制
御入力端とを有しかつ、ディジタル信号内に発生する直
流成分の割合に応じてその都度一方の符号を持つディジ
タル信号エツジに走行時間を増大させかつその都度他方
の符号を持つディジタル信号エツジに走行時間を減少さ
せるような補正要素が設けられ、前記制御入力端には、
前記ディジタル信号を与えられるリミッタ回路とその後
に接続された低域通過回路とを備えて前記直流成分を検
出する制御回路が導かれることを特徴とする。
〔作用効果〕
適切なコード化によって一般に伝送すべきディジタル信
号から直流成分を除去することが可能になるという事実
を利用する本発明によれば、異なった符号を持つディジ
タル信号エツジの走行時間の相違を僅かな費用でかつ実
際に有効に補正することができるという利点がもたらさ
れ、従ってさもなければ必要となる費用のかかる時間再
生の必要性が減少する。
さらにドイツ連邦共和国特許出願公開第3346725
号公報により公知である、位相復調されたデータ信号の
マーク−スペース比の変動補償方法も高い費用を必要と
する。なおこの補償方法においては、広帯域フィルタリ
ングにより直流結合されたデータ信号がコンパレータに
より再生され、その場合にそのコンパレータにはその一
方の入力端に固定の基準電圧が印加され、かつその他方
の入力端に位相復調されたデータ信号とその直流平均値
を一定に保持する補助信号との和信号が供給される。そ
の補助信号は補償回路においては補償されたデータ信号
を形成するコンパレータ出力信号から低域フィルタリン
グ、積分および反転によって導出される。
さらに図形の走査と走査信号のディジタル信号への変換
とに関連して、バックグラウンド信号に含まれる微小入
力信号パルスをバックグラウンド信号の変動および(ま
たは)入力信号パルスの振幅および(または)期間に依
存せずに信号検出するために、信号路に第1の差形成回
路とそれに後続する高利得形コンパレータとを設け、コ
ンパレータ出力を、リミッタと、平均値回路と、コンパ
レータの第2の入力端と共に基準電圧源に接続される第
2の差形成回路とを有する負帰還路を介して第1の差形
成回路の第2入力端に接続することが公知である(米国
特許第4263555号明細書)、シかしながらこの公
知技術においては、本発明に関連する事項については開
示されていない。
〔実施態様〕
本発明の一つの実施態様においては、リミッタ回路はデ
ィジタル信号路において補正要素の前に接続される。し
かしながら、制御装置としての本発明による回路装置の
このような構成の代わりに、本発明による回路装置を、
リミッタ回路がディジタル信号路において補正要素の後
に接続されて成る調節装置もしくはリミッタ回路と補正
要素とがディジタル信号路において単一のスイッチング
段を形成して成る調節装置として構成することもできる
本発明の他の実施態様においては、補正要素は制御回路
により制御されるスイッチングしきいを持つしきい値回
路によって簡単に構成される。その場合しきい値の変化
は広帯域ディジタル信号の有限エツジ傾斜と連係して所
望の時間再生を生せしめる。
制御回路においては低域通過回路としては多くの場合R
C要素で充分である。
本発明のさらに他の実施態様においては、低域通過回路
は調整増幅器を介して補正要素の制御入力端に接続され
る。その場合、調整増幅器は要求に応じてPまたはPI
制御特性を有するように設計することができる。
〔実施例〕
次に本発明の実施例の図面に基づいて詳細に説明する。
第1図に概略的に示された本発明による広帯域ディジタ
ル信号の時間再生回路装置は、広帯域ディジタル信号が
通過する信号路e−aに設けられた補正要素Kを有して
おり、信号路e−aにおいてこの補正要素にの前には制
御回路Sのリミッタ回路BSが前置接続されている。制
御回路Sはさらにディジタル信号を与えられるリミッタ
回路BSの後に接続されて補正要素にの制御入力端kに
導かれる低域通過回路TPを有しており、この低域通過
回路TPと補正要素入力端にとの間には第1図の実施例
においては差動入力端+、−を有する調整増幅器RVが
挿入されている。この調整増幅器RVの第2の入力端(
−)には基準信号r1が与えられる。
広帯域ディジタル信号を直流成分のないコードにコード
化することにより、広帯域ディジタル信号においては静
的に(すなわち充分長い時間にわたって)生起する両信
号状態″H(ハイ)゛と“L(ロー)”とが同じ長さで
出現する。このようにするために、異なった符号のディ
ジタル信号エツジの走行時間が異なることに起因する信
号歪を少なくとも部分的に除去するための本発明による
回路装置が使用される。信号路入力端eに出現する広帯
域ディジタル信号、より詳細に言えば、リミッタ回路B
Sにおいて振幅制限されたディジタル信号のマーク−ス
ペース比が比1:1からずれている場合には、すなわち
充分長い時間にわたって生起する信号状態“Hooが信
号状態“I、 11よりも長く(もしくは短く)出現す
る場合には、低域通過回路TPの出力信号、従ってまた
調整増幅器RVを介して補正要素にの制御入力端kに導
かれる制御信号が相応して変化する。この制御信号に基
づいて、補正要素Kにおいてはディジタル信号の立上が
りエツジが走行時間を長く(もしくは短く)され、ディ
ジタル信号の立下がりエツジが走行時間を短く(もしく
は長く)される、従って、信号路出力端aに出現する広
帯域ディジタル信号のために、値1:1からマーク−ス
ペース比のずれを充分に除去することができる。
補正要素におよびリミッタ回路BSを個別に実現するこ
とができることは、本発明による広帯域ディジタル信号
の時間再生回路装置の第2図に示された他の実施例から
明らかである。
この第2図によれば、補正要素には制御回路Sによって
制御されるスイッチングしきいを持つしきい値回路KS
、詳しくはディジタル信号路e−aに挿入されたゲート
回路形式のスイッチングトランジスタTkによって構成
されており、そのゲート電極には制御回路Sが導かれ、
その出力側には負荷トランジスタTIを介して電位供給
源Ul、D(たとえば+5V)が接続されている。その
場合第2図の実施例においては、スイッチングトランジ
スタTkはnチャネル・エンハンスメント形電界効果ト
ランジスタであり、電位供給源υllDと共に電流源回
路を構成する負荷トランジスタTlはpチャネル・エン
ハンスメント形電界効果トランジスタである。
リミッタ回路BSは2個のトランジスタ’rp b。
Tnbを有するCMO3反転回路によって構成されてい
る。第2図から明らかなように、低域通過回路TPは単
純なRC要素によって構成することができる。第2図に
よれば低域通過回路TPは反転回路Tpb、Tnbの出
力端iに接続されているので、反転回路でディジタル信
号が反転させられることを考慮して、第2図によれば低
域通過回路TPと補正要素にの制御入力端にとの間に挿
入された調整増幅器RVの両入力端が第1図に比較して
互いに入れ換えられている。
さらに第2図の実施例は、制御回路Sがディジタル信号
路e−aにおいて補正要素にの後に接続されられている
点で第1図の実施例とは異なっている。すなわち第1図
の制御装置の代わりに、第2図によれば、調整増幅器を
適切に接続することにより目標値からのマーク−スペー
ス比のずれを任意に正確に補正することのできるような
装置を内蔵する調節装置が得られる。
第2図の時間再生回路においては、信号路入力端e、従
って補正要素にのディジタル入力端にはディジタル信号
状態°“H″でたとえば一1■の電位が生じ、ディジタ
ル信号状態“L”でたとえば−2Vの電位が生じるとす
る。その場合広帯域ディジタル信号を直流成分のないコ
ードにコード化することにより、静的に、すなわち充分
長い時間にわたって生起する両電位状態は同じ長さで出
現すべきである。補正要素にの制御入力端k、従ってし
きい値回路KSのスイッチングトランジスタTkのゲー
ト電極には、その際制御回路Sからたとえば+〇、 4
 Vの制御電位が印加されるとする。
その場合に、負荷トランジスタTIに接続されたスイッ
チングトランジスタTkのスイッチングしきいはたとえ
ば約−1,8v以下のしきい値電圧にあるとする。
信号状態“H”の際、しきい値回路KSにおいてはスイ
ッチングトランジスタTkが非導通になり、スイッチン
グしきいが約+1vにあるとするリミット回路BSの入
力端にはたとえば約+3.3Vの電位が形成される。こ
の電位に基づいて、CMO3反転回路のpチャネル・ト
ランジスタTpbが非導通(または場合によっては非常
に僅かに導通)になり、nチャネル・トランジスタTn
bが(良好に)に導通する。
ディジタル信号状態“L”の際、しきい値回路KSにお
いてはスイッチングトランジスタTkが導通し、後続の
リミッタ回路BSの入力端にはたとえば約−1,2vの
電位が形成される。この電位ニ基ツいて、CMO3反転
回路のpチャネル・トランジスタTpbが導通し、nチ
ャネル・トランジスタTnbが非導通になる。
低域通過回路TPを介して、リミッタ出力端aに出現す
るディジタル信号の時間的平均値が差増幅器から成る調
整増幅器RVの一方の入力端(−)に達する。この調整
増幅器の他方の入力端(1)には基準信号r2が与えら
れており、その出力端からは、広帯域ディジタル信号が
マーク−スペース比1:1を厳守する際には、たとえば
+0.4vの上述した制御電位が発信される。
広帯域ディジタル信号のマーク−スペース比が比l:1
からずれると、すなわち信号路入力端eに長い時間にわ
たって生起する信号状態“H”が信号状態“L”よりも
長く(または短く)出現し、それにしたがって反転出力
端aに信号状態“L”が信号状態“H”よりも長く(ま
たは短く)出現すると、低域通過回路TPの出力信号は
それに応じて低下(または増加)し、従って調整増幅器
RVの入力信号差がそれに応じて増大(または減少)す
る、このことにより調整増幅器RVの出力端から補正要
素にの制御入力端kに供給される電位がたとえば0.2
 Vそれに応じて増加(または低下)せしめられ、それ
ゆえにCMO3Lきい値回路KSのスイッチングしきい
が増加(または減少)させられる。ディジタル信号の立
上がりエツジはそれゆえスイッチングしきいを緩慢(ま
たは迅速)に上回り、従って走行時間が増大(または減
少)させられる。ディジタル信号の立下がりエツジはス
イッチングしきいを迅速(または緩慢)に下回り、従っ
て走行時間を減少(または増大)させられる。信号路出
力端(第2図の1;但し第2図のリミッタ回路BSにお
いて行われた広帯域ディジタル信号の反転を再び取消す
ために、この実施例においては場合によってはさらに別
の反転回転を後置接続することができる。)に出現する
広帯域ディジタル信号のために、目標値1:1からのマ
ーク−スペース比のずれをこのようにして除去すること
ができる。
第3図には本発明による回路装置の実施例が示されてい
るが、この実施例においては、補正要素が制御回路によ
って制御されるスイッチングしきいを持つしきい値回路
によって構成され、制御回路がディジタル信号を与えら
れるリミッタ回路とその後に接続された低域通過回路T
Pを有し、リミッタ回路と補正要素とがディジタル信号
路において単一のスイッチング段を形成している。リミ
ッタ回路は同様にCMO3技術により実現された反転回
路Tpb、Tnbであり、その場合にpチャネル・トラ
ンジスタTpbと電位供給源U0との間には別のpチャ
ネル・トランジスタTpkが挿入され、nチャネル・ト
ランジスタTnbと電位供給源Ussとの間には別のn
チャネル・トランジスタTnbが挿入されている。これ
らの両CMO3トランジスタTpk、Tnkはそれらの
制御電極が第3図においても同様にRC要素によって構
成されている低域通過回路TPにより制御される。
信号出力端は第3図においてはaで示され、ここでは時
間再生された広帯域ディジタル信号が反転回路Tpb、
Tnbにおいて反転させられることが考慮されている。
しかし広帯域ディジタル信号の反転を再び取消すために
、場合によってはさらに別の反転回路を挿入することも
できる。
信号路入力端eに出現する広帯域ディジタル信号のマー
ク−スペース比が比l:1からずれると、すなわち充分
長い時間にわたって生起する信号状態°“H”が信号状
態“L”よりも長く(または短く)出現すると、低域通
過回路TPの出力信号がそれに応じて低下(または増加
)し、従って制御入力端kを介して上述した両CMO3
トランジスタTpk、Tnkに供給される制御電位がそ
れに応じて低下(または増加)する、このことにより、
pチャネル・トランジスタTpkにおいてはチャネル形
成が簡単(または困難)になり、nチャネル・トランジ
スタTnkにおいてはチャネル形成が困難(または簡単
)になる、それに応じて、CMO3反転回路Tpb、T
nbのスイッチングしきいが増大(または減少)する。
ディジタル信号の立上がりエツジはそれゆえスイッチン
グしきいを緩慢(または迅速)に上回り、従って走行時
間を増大(または減少)させられる、ディジタル信号の
立下がりエツジはスイッチングしきいを迅速(または緩
慢)に下回り、従って走行時間を減少(または増大)さ
せられる。
第4図には、ディジタル信号路e−aにおいて単一のス
イッチング段を形成する補正・リミッタ回路を有する本
発明による時間再生回路装置の他の実施例が示されてい
る。この第4図によれば、信号路e−aに設けられたC
MO3反転回路TPbk、Tnbkはその入力端に、信
号路入力端eに供給されて時間再生される広帯域ディジ
タル信号が容量を介して与えられる。同時に、反転回路
の入力端は第4図においてはRC要素によって構成され
た低域通過回路TPスイッチングしきい制御電圧が与え
られる。その場合に低域通過回路TPは反転されて時間
再生されたディジタル信号が与えられる。低域通過回路
TPの入力端に直接接続されたCMO3反転回路Tpb
k、Tnbkの出力端1の後には本来のディジタル信号
路e−aに、補正・リミッタ回路Tpbk、Tnbkに
おいて生ぜしめられた広帯域ディジタル信号の反転を再
び取消すために、さらに別のCMO3反転回路Tpi、
Tniが設けられている。このような付加的な反転回路
(第4図のTp i、Tn i)は、上記において既に
述べてたように、第2図および第3図の回路装置におい
ても設けることができる。
但しこのことは第2図および第3図には詳細には示され
ていない。
第4図の回路装置において信号入力端eに出現する広帯
域ディジタル信号のマーク−スペース比が比1:1から
ずれ、充分長い時間にわたって生起する信号状態“H”
が信号状態″L”よりも長く (または短く)出現する
と、低域通過回路TPの出力信号がそれに応じて低下(
または増加)し、従って制御入力端kを介して反転回路
Tpbk。
Tnbkに供給されるバイアス電圧がそれに応じて低下
(または増加)し、それゆえに両トランジスタTpbk
、Tnbkの制御電極に作用して時間再生される広帯域
ディジタル信号がそれに応じて変えられる。ディジタル
信号の立上がりエツジはそれゆえスイッチングしきいを
緩慢(または迅速)に上回り、従って走行時間を増大(
または減少)させられる。ディジタル信号の立上がりエ
ツジはスイッチングしきいを迅速(または緩慢)に下回
り、従って走行時間を減少(または増大)させられる。
第4図の回路装置においては、第3図の回路装置と同じ
ように、低域通過回路TPの出力側に発信させられる信
号は直接的に、すなわち調整増幅器を介さないで、制御
入力端kに供給される。ti整増幅器を介さないことは
P!IJJ特性だけが可能    ′になることを意味
している。なお、そのPfJII?11特性の作用は制
御回路の安定性のために僅かとなるように設計されるべ
きである。
同様に調整増幅器を介さないようにした本発明による広
帯域ディジタル信号の時間再生回路装置の他の実施例が
第5図に示されている。この実施例においては、補正要
素はディジタル信号路e−aに設けられたコンパレータ
KKによって構成されており、そのコンパレータの基準
入力端(−)にはコンパレータKKの出力信号を与えら
れRC要素によって構成された低域通過口、路TPが導
かれている。コンパレータは公知のように入力端側か差
増幅器として構成されたたとえば単純なECL要素によ
って構成することができる。その場合ECL要素におい
て与えられた比較的高い感度は同時に必要なリミッタ機
能をもたらす。
第5図の回路装置において、信号路入力端eにディジタ
ル信号状態“H″ (充分長い時間にわたって生起する
)が信号状態“L 11よりも長く(または短く)出現
すると、低域通過回路TPの出力信号がそれに応じて増
加(または減少)させられ、従ってコンパレータKKの
基準入力@(−)に供給される基準信号も同様に増加(
または減少)させられる。このことにより、コンパレー
タしきい値は相応して増大(または低下)させられる、
従って、ディジタル信号の立上がりエツジはこのコツパ
レータしきい値を緩慢(または迅速)に上回り、ディジ
タル信号の立上がりエツジはこのコンパレータしきい値
を迅速(または緩慢)に下回り、それによってディジタ
ル信号の立上がりエツジは走行時間を増大(または減少
)させ、ディジタル信号の立下がりエツジは走行時間を
減少(または増大)させる。
【図面の簡単な説明】
第1図ないし第5図は本発明による回路装置のそれぞれ
異なる実施例を示す回路図である。 K・・・補正要素、 k・・・補正要素の制御入力端、
S・・・制御回路、 BS・・・リミッタ回路、 TP
・・・低域通過回路、 RV・・・調整増幅器、 KS
・・・しきい値回路、 Tk・・・スイッチングトラン
ジスタ、TI・・・負荷トランジスタ、 UOO・・・
電位供給源、Tpb、Tnb−トランジスタ、 Tpk
、Tnk・・・トランジスタ、 Tpbk、Tnbk・
・・トランジスタ、 Tp t、Tn i−・・CMO
3反転回路、KK・・・コンパレータ、  e−a・・
・信号路、  e・・・信号路入力端、 a・・・信号
路出力端。 FIG2

Claims (1)

  1. 【特許請求の範囲】 1)補正回路と、それに付属して低域通過回路を含む制
    御回路とを備えたディジタル信号の時間再生回路装置に
    おいて、 広帯域ディジタル信号の中継および(また は)伝送システムにおいて直流成分のないコードにコー
    ド化された広帯域ディジタル信号を時間再生するために
    、信号路(e−a)に、ディジタル信号入力端と制御入
    力端(k)とを有しかつディジタル信号内に発生する直
    流成分の割合に応じてその都度一方の符号を持つディジ
    タル信号エッジに走行時間を増大させかつその都度他方
    の符号を持つディジタル信号エッジに走行時間を減少さ
    せるような補正要素(K)が設けられ、 制御入力端(k)には、ディジタル信号を与えるリミッ
    タ回路(BS)とその後に接続された低域通過回路(T
    P)とを備えて直流成分を検出する制御回路(S)が導
    かれることを特徴とする広帯域ディジタル信号の時間再
    生回路装置。 2)リミッタ回路(BS)はディジタル信号路(e−a
    )において補正要素(K)の前に接続されることを特徴
    とする特許請求の範囲第1項記載の回路装置。 3)リミッタ回路(BS)と補正要素(K)とはディジ
    タル信号(e−a)において単一のスイッチング段を形
    成することを特徴とする特許請求の範囲第1項記載の回
    路装置。 4)リミッタ回路(BS)はディジタル信号路(e−a
    )において補正要素(K)の後に接続されることを特徴
    とする特許請求の範囲第1項記載の回路装置。 5)リミッタ回路(BS)は反転回路(Tpb、Tnb
    )によって構成されることを特徴とする特許請求の範囲
    第2項ないし第4項のいずれか1項に記載の回路装置。 6)補正回路(K)は制御回路(S)により制御される
    スイッチングしきいを持つしきい値回路(KS)によっ
    て構成されることを特徴とする特許請求の範囲第1項な
    いし第5項のいずれか1項に記載の回路装置。 7)補正要素(K)はディジタル信号路(e−a)に設
    けられて負荷トランジスタ(Tl)に接続されたゲート
    回路形式のスイッチングトランジスタ(Tk)によって
    構成され、そのゲート電極には制御回路(S)が導かれ
    ることを特徴とする特許請求の範囲第6項記載の回路装
    置。 8)補正要素(K)はコンパレータ(KK)によって構
    成され、このコンパレータの基準入力端(−)にはコン
    パレータ(KK)の出力信号を与えられる低域通過回路
    (TP)が導かれることを特徴とする特許請求の範囲第
    1項または第3項記載の回路装置。 9)低域通過回路(TP)はRC要素によって構成され
    ることを特徴とする特許請求の範囲第1項ないし第8項
    のいずれか1項に記載の回路装置。 10)低域通過回路(TP)は調整増幅器(RV)を介
    して補正要素(K)の制御入力端(k)に接続されるこ
    とを特徴とする特許請求の範囲第1項ないし第9項のい
    ずれか1項に記載の回路装置。 11)調整増幅器は基準入力端に基準信号(r)を与え
    られる差増幅器(RV)であることを特徴とする特許請
    求の範囲第10項記載の回路装置。 12)反転回路(Tpb、Tnb)がCMOS技術によ
    って実現される場合には、一方のチャネル形のMOSト
    ランジスタ(Tpb)とそれに付属する電位供給源(U
    _D_D)との間には、制御電極が低域通過回路(TP
    )によって制御される一方のチャネル形の別のMOSト
    ランジスタ(Tpk)が挿入され、他方のチャネル形の
    MOSトランジスタ(Tnb)とそれに付属する電位供
    給源(U_S_S)との間には制御電極が低域通過回路
    (TP)によって制御される他方のチャネル形の別のM
    OSトランジスタ(Tnk)が挿入されることを特徴と
    する特許請求の範囲第1項または第3項または第5項記
    載の回路装置。 13)反転回路の出力端(@a@)はRC要素(TP)
    を介して別の両トランジスタ(Tpk、Tnk)の制御
    電極に接続されることを特徴とする特許請求の範囲第9
    項または第12項記載の回路装置。 14)信号路(e−a)に設けられた反転回路(Tpb
    k、Tnbk)は入力端側に、供給されて時間再生され
    るディジタル信号が容量を介して与えられかつ同時に低
    域通過回路(TP)からスイッチングしきい制御電圧が
    与えられ、低域通過回路は反転されて時間再生されたデ
    ィジタル信号を与えられることを特徴とする特許請求の
    範囲第1項または第3項または第5項記載の回路装置。
JP62057862A 1986-03-14 1987-03-12 広帯域デイジタル信号の時間再生回路装置 Pending JPS62220018A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3608601 1986-03-14
DE3608601.0 1986-03-14

Publications (1)

Publication Number Publication Date
JPS62220018A true JPS62220018A (ja) 1987-09-28

Family

ID=6296396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62057862A Pending JPS62220018A (ja) 1986-03-14 1987-03-12 広帯域デイジタル信号の時間再生回路装置

Country Status (8)

Country Link
US (1) US4837778A (ja)
EP (1) EP0239844B1 (ja)
JP (1) JPS62220018A (ja)
AT (1) ATE77182T1 (ja)
CA (1) CA1280482C (ja)
DE (1) DE3779686D1 (ja)
HU (1) HU197134B (ja)
LU (1) LU86638A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
LU86637A1 (de) * 1986-03-14 1987-04-02 Siemens Ag Schaltungsanordnung zur ansteuerung eines ic-bausteins mit digitalsignlaen
JPH0695545B2 (ja) * 1988-01-07 1994-11-24 株式会社東芝 半導体集積回路
JPH01307312A (ja) * 1988-05-23 1989-12-12 Advanced Micro Devicds Inc 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路
WO1992016999A1 (en) * 1991-03-13 1992-10-01 Vlsi Vision Limited Apparatus for compensating manufacturing process variation
US5227671A (en) * 1992-04-14 1993-07-13 Quantum Corporation Circuit providing equalized duty cycle output
US5400360A (en) * 1993-03-23 1995-03-21 Limitorque Corporation Repeater for a digital control system
US5953060A (en) * 1995-10-31 1999-09-14 Imec Vzw Method for reducing fixed pattern noise in solid state imaging devices
JP3863265B2 (ja) * 1997-10-16 2006-12-27 富士通株式会社 光受信器およびクロック抽出回路
US7603684B1 (en) 1998-05-19 2009-10-13 United Video Properties, Inc. Program guide system with video-on-demand browsing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2942196A (en) * 1958-07-11 1960-06-21 Bell Telephone Labor Inc Variable bandwidth timing circuit for self-timed regenerative pulse repeaters
US3243604A (en) * 1963-06-10 1966-03-29 Barnes Enginweering Company Clamp-limit network for providing a limited output signal which is not affected by noise
DE1462540C3 (de) * 1964-10-31 1974-03-28 Fujitsu Ltd., Kawasaki, Kanagawa (Japan) Schaltungsanordnung zur Erzeugung von Gleichlaufsignalen in einem selbstsynchronisierenden Übertragungssystem
US3537025A (en) * 1967-11-06 1970-10-27 Bell Telephone Labor Inc Unitary circuit for clamping,amplification and automatic gain control
JPS4947044B1 (ja) * 1968-05-10 1974-12-13
JPS5117846B1 (ja) * 1970-05-23 1976-06-05
US3760111A (en) * 1970-06-20 1973-09-18 Nippon Electric Co Pulse regenerative repeater for a multilevel pulse communication system
US3737585A (en) * 1971-06-16 1973-06-05 Itt Regenerative pcm line repeater
DE2324692C2 (de) * 1973-05-16 1983-07-21 Robert Bosch Gmbh, 7000 Stuttgart Digital-Analog-Wandler
AR205105A1 (es) * 1974-02-19 1976-04-05 Siemens Ag Regenerador de modulacion de pulsos codificada
NL7408243A (nl) * 1974-06-20 1975-12-23 Philips Nv Transmissiesysteem voor pulssignalen van vaste klokfrequentie.
US4339727A (en) * 1978-03-07 1982-07-13 Nippon Electric Co., Ltd. Waveform converting circuit
US4263555A (en) * 1979-06-15 1981-04-21 Rca Corporation Signal detection system
US4464587A (en) * 1980-10-14 1984-08-07 Tokyo Shibaura Denki Kabushiki Kaisha Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section
US4498021A (en) * 1982-07-13 1985-02-05 Matsushita Electric Industrial Co., Ltd. Booster for transmitting digital signal
DE3346725A1 (de) * 1983-12-23 1985-07-04 Robert Bosch Gmbh, 7000 Stuttgart Kompensationsschaltung fuer datenmodulator
JPS6118636U (ja) * 1984-07-06 1986-02-03 アルプス電気株式会社 波形整形回路装置
DE3442613A1 (de) * 1984-11-22 1986-05-22 Siemens AG, 1000 Berlin und 8000 München Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge
LU86637A1 (de) * 1986-03-14 1987-04-02 Siemens Ag Schaltungsanordnung zur ansteuerung eines ic-bausteins mit digitalsignlaen

Also Published As

Publication number Publication date
US4837778A (en) 1989-06-06
EP0239844B1 (de) 1992-06-10
HU197134B (en) 1989-02-28
CA1280482C (en) 1991-02-19
DE3779686D1 (de) 1992-07-16
EP0239844A1 (de) 1987-10-07
ATE77182T1 (de) 1992-06-15
LU86638A1 (de) 1987-04-02
HUT44881A (en) 1988-04-28

Similar Documents

Publication Publication Date Title
US5959475A (en) Complementary push-pull CMOS source follower analog video buffer
US5283484A (en) Voltage limiter and single-ended to differential converter using same
JPS62220018A (ja) 広帯域デイジタル信号の時間再生回路装置
US7834791B2 (en) Current steering DAC and voltage booster of same
US6424177B1 (en) Universal single-ended parallel bus
JPS6012826B2 (ja) 受信回路
DE10232346B4 (de) Schaltungsanordnung und Verfahren zur Datensignalreproduktion
US5541532A (en) All MOS single-ended to differential level converter
EP0457595A1 (en) Communication apparatus for transmitting and receiving communication signals through common transmission line
US5216509A (en) Sampler hold circuit for CCD image-sensor signal
RU2071636C1 (ru) Устройство для управления интегральным модулем
JPS60158708A (ja) 通信用演算増幅器
JP2560542B2 (ja) 電圧電流変換回路
US5990716A (en) Method and system for recovering digital data from a transmitted balanced signal
KR0155616B1 (ko) 영상 신호 클램프 회로
US5497201A (en) Sync chip clamping/sync separator circuit
JPH0362712A (ja) Cmos演算増幅器回路
EP0389943B1 (en) Field effect transistor limiter circuitry
US4978925A (en) Unity-gain CMOS/SOS zero-offset buffer
US4616172A (en) Voltage generator for telecommunication amplifier
US20010013794A1 (en) Buffer circuit
JPH07115334A (ja) ボルテージフォロア回路
JPS61167282A (ja) レベルシフト回路
US7176985B2 (en) Clamping circuit for video signals
EP0951142A2 (en) Cmos imager column buffer gain compensation circuit