JPS62219528A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62219528A
JPS62219528A JP6212186A JP6212186A JPS62219528A JP S62219528 A JPS62219528 A JP S62219528A JP 6212186 A JP6212186 A JP 6212186A JP 6212186 A JP6212186 A JP 6212186A JP S62219528 A JPS62219528 A JP S62219528A
Authority
JP
Japan
Prior art keywords
oxide film
silicon
silicon oxide
film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6212186A
Other languages
English (en)
Inventor
Koji Naito
康志 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6212186A priority Critical patent/JPS62219528A/ja
Publication of JPS62219528A publication Critical patent/JPS62219528A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明畝絶縁耐圧、耐キ・リア注入−に優れたMIS容
量あるいはMI’Sトランジスタの絶絶膜を有する半導
体装置の製造方法に関するものである。
従来の技術 従来の半導体装置においては、MIS容量、MIS)シ
ンジスタ用絶縁膜に、■窒化処理されたシリコン酸化膜
、あるいは、■窒素雰囲気中でアニール後、酸素雰囲気
で熱処理したシリコン酸化膜が使われることがあった。
これらの処理は、2 パ−7 無処理のシリコン酸化膜の絶縁耐圧、耐キャリア注入性
を向上させるためになされる。従来、■。
■の処理はそれぞれ単独でおこなわれていた。
しかし、■の処理のみのシリコン酸化膜は、耐圧に優れ
るが、耐キャリア注入性は改善されない。
また、■の処理は、数100Å以下の薄いシリコン酸化
膜では、酸素アニール時のシリコンの再酸化をコントロ
ールすることが難しく、膜厚が増列する。膜厚の増加は
、酸素中熱処理に先立っておこなわれた窒素アニール効
果を減少させる。この経緯を第3図〜第5図に示す。第
3図のようにシリコン11上に形成されたシリコン酸化
膜10を窒素雰囲気中でアニールするとシリコン酸化膜
は改質されたシリコン酸化膜10aになる。その後、酸
素雰囲気中で熱処理すると、さらに改質され、良好な性
質を持つシリコン酸化膜10bになるが、その際、熱処
理を適切にコントロールしないと、シリコンとシリコン
酸化膜界面で酸化が進み、10aなる膜厚増が生じる。
これが、よくない。
発FJAが解決しようとする問題点 筒1の問題点はシリコン酸化膜の窒化処理のみでは耐キ
ャリア注入性の改善が望めないという点である。第2の
問題点は窒素アニールとそれにつづく酸素熱処理では、
酸素熱処理時にシリコン酸化膜の膜厚増加をコントロー
ルすることが困難で、それに伴う前述の問題が生じると
いう点である。
問題点を解決するための手段 本発明は上記問題点を解決するため、シリコン酸化膜の
窒化処理、窒素アニール処理(順不問)後、ひきつづい
て、酸素雰囲気中で熱処理をおこなうものである。
作  用 本発明は、上記手順をとることにより、窒化処理のみの
場合よりも、耐キャリア注入性を向上させ、かつ、酸素
アニール時のシリコンの再酸化による膜厚増加を抑える
ものである。
実施例 以下に、本発明の一実施例について説明する。
シリコン熱酸化膜全アンモニア雰囲気、適当な温度、適
切な時間で、熱処理すると、シリコン酸化膜は、一部室
化して、第1図のような組成を持った窒化酸化膜1にな
る。第1図はおいて、2はシリコン単結晶基板、1aは
表面窒化層、1cが界面窒化層である。1bはアニール
により改質されたシリコン酸化膜部分である。この窒化
酸化M1を窒素アニールし、ひきつづいて酸素雰囲気で
熱処理する。このようにして形成した絶縁膜を、第2図
に示すようなM、Isトランジスタのゲート絶縁膜3と
して用いると、絶縁耐圧にすぐれ、耐キャリア注入性の
良いトランジスタが得られる。6はゲート電極、6は素
子間分離絶縁膜、7は層間絶縁膜、8は配線金属、9は
ソース、ドレイン領域である。
as grownの熱酸化膜10にはエレクトロン・ト
ラップが多く存在し、これが耐キャリア注入性を悪化さ
せる。窒素中のアニールは、これを減らすためにとられ
るが、反面、ホール・トラップを作る。ホール・トラッ
プも同様に耐キャリア注入性を劣化させるのでこれを取
り除くことが必要と5 、、 なる。酸素雰囲気での短時間熱処理は、このホール・ト
ラップを減らすためにおこなわれる。すなわちas g
rownの熱酸化膜を窒素アニールした後、酸素雰囲気
の熱処理を加えると、エレクトロン・トラップ、ホール
・トラップともに減らすことができ、耐キャリア注入性
を改善することができる。
シリコン酸化膜を適切に窒化処理すると、第1図に示す
ようにシリコン酸化膜表面、シリコン−シリコン酸化膜
界面に、窒化シリコン(各々、第1図1a、1c)が形
成される。窒化シリコンは、酸素分子の拡散を抑制する
ので、シリコジ−シリコン酸化膜界面からシリコン側へ
の酸素の拡散が減り、酸素アニール時のシリコン基板の
再酸化がおきず、シリコン酸化膜厚の増加がなくなる。
窒化処理に、窒素アニ〜ル、酸素短時間処理が加えられ
るので、絶縁耐圧向上に加えて、耐キャリア注入性が向
上する。
発明の効果 本発明によれば、きわめて簡易な処理により、シリコン
酸化膜の絶縁耐圧、耐キャリア注入性を6 、。
改善でき、MISキャパシタもしくはMISトランジス
タの絶縁膜形成法として、実用的にきわめて有用である
【図面の簡単な説明】
第1図は本発明の一実施例の方法により形成したシリコ
ン窒化酸化膜の断面図、第2図は本実施例の方法による
シリコン窒化酸化膜をMI S トランジスタのゲート
絶縁膜に適用した場合の断面図、第3図はシリコン上の
as grownのシリコン熱酸化膜の断面図、第4図
は第3図に窒素アニールを加えたものの断面図、第6図
はさらに酸素雰囲気中での熱処理をしたものの断面図で
ある。 1・・・・・シリコン窒化酸化膜、2・・・・・・シリ
コン基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名イb
−一一アニーL1、Xす61實ご東へシリコン1乙1黄
、3−3’、、春色身棒ド片虻 δ−−−ゲ゛−ト膚ニド1 8−−一肛(隈U 9−−−ソース、ドレ4ソ@4 馴闇iρμ・

Claims (1)

    【特許請求の範囲】
  1. シリコン上のシリコン酸化膜に、窒化処理と窒素雰囲気
    中のアニールを加えた後、酸素を含む雰囲気中で熱処理
    し、前記酸化膜をMIS容量又はMISトランジスタの
    絶縁膜としてなる半導体装置の製造方法。
JP6212186A 1986-03-19 1986-03-19 半導体装置の製造方法 Pending JPS62219528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6212186A JPS62219528A (ja) 1986-03-19 1986-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6212186A JPS62219528A (ja) 1986-03-19 1986-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62219528A true JPS62219528A (ja) 1987-09-26

Family

ID=13190910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6212186A Pending JPS62219528A (ja) 1986-03-19 1986-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62219528A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128531A (ja) * 1987-11-13 1989-05-22 Sharp Corp 酸化物薄膜の形成方法
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
CN113808939A (zh) * 2020-06-15 2021-12-17 长鑫存储技术有限公司 二氧化硅薄膜的形成方法和金属栅极的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128531A (ja) * 1987-11-13 1989-05-22 Sharp Corp 酸化物薄膜の形成方法
US5017979A (en) * 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US6365458B1 (en) 1989-04-28 2002-04-02 Nippondenso Co., Ltd. Semiconductor memory device and method of manufacturing the same
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
US6525400B2 (en) 1989-04-28 2003-02-25 Denso Corporation Semiconductor memory device and method of manufacturing the same
CN113808939A (zh) * 2020-06-15 2021-12-17 长鑫存储技术有限公司 二氧化硅薄膜的形成方法和金属栅极的形成方法
CN113808939B (zh) * 2020-06-15 2023-09-22 长鑫存储技术有限公司 二氧化硅薄膜的形成方法和金属栅极的形成方法

Similar Documents

Publication Publication Date Title
JP3898770B2 (ja) 高品質の酸化膜を成長させるための方法
JP2871530B2 (ja) 半導体装置の製造方法
JP2003069011A5 (ja)
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US8785272B2 (en) Process to make high-K transistor dielectrics
JP2003059926A (ja) 半導体装置
JPH11126902A (ja) 高誘電率金属酸化物を形成するための方法
ATE213095T1 (de) Verfahren zur herstellung von oxydschichten
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP3432359B2 (ja) 半導体装置およびその製造方法
JPS62219528A (ja) 半導体装置の製造方法
KR100287266B1 (ko) 실리콘산화막형성방법및모스트랜지스터의게이트산화막
JP2000357688A (ja) 熱酸化膜の形成方法
JPH07335876A (ja) ゲート絶縁膜の形成方法
JPS63318162A (ja) 半導体装置の製造方法
JP2508601B2 (ja) 電界効果型薄膜トランジスタ
KR20020035986A (ko) 반도체장치의 게이트절연막 제조방법
JP2710410B2 (ja) Mos半導体装置の製造方法
JPS62293728A (ja) 半導体装置の製造方法
KR100608340B1 (ko) 반도체소자의 게이트 형성방법
JP3238804B2 (ja) 半導体装置の製造方法
KR910007116B1 (ko) Mosfet 소자
JPS62252961A (ja) 半導体装置の製造方法
KR970023745A (ko) 내화 금속 실리사이드층을 형성하기 위한 방법
JPH02113532A (ja) 半導体装置