JPS62216271A - Mis type semiconductor device - Google Patents

Mis type semiconductor device

Info

Publication number
JPS62216271A
JPS62216271A JP29616686A JP29616686A JPS62216271A JP S62216271 A JPS62216271 A JP S62216271A JP 29616686 A JP29616686 A JP 29616686A JP 29616686 A JP29616686 A JP 29616686A JP S62216271 A JPS62216271 A JP S62216271A
Authority
JP
Japan
Prior art keywords
semiconductor
region
sas
amorphous
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29616686A
Other languages
Japanese (ja)
Other versions
JPH0525394B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Yujiro Nagata
永田 勇二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP29616686A priority Critical patent/JPS62216271A/en
Publication of JPS62216271A publication Critical patent/JPS62216271A/en
Publication of JPH0525394B2 publication Critical patent/JPH0525394B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

PURPOSE:To form an isolation region easily by shaping a source region, a drain region and a channel forming region by a semi-amorphous semiconductor and forming the isolation region by an amorphous semiconductor. CONSTITUTION:A source region, a drain region and a channel forming region are shaped by a semi-amorphous semiconductor, and an isolation region is formed by an amorphous semiconductor. Accordingly, density at a recombination center is reduced by 1/10<2>-1/10<4> as 10<13>-10<16>cm<-3>, and electric conductivity is increased by 10<4>-10<6> times as 10<-6>-10<-4>OMEGAcm<-1>, and the semiconductor device is brought close to an ideal semiconductor, thus acquiring the value of 1-50mum under the intermediate state between 300Angstrom of AS and -10<3>mum of CS in the mobility of electrons and holes.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアモルファス(非晶質)構造と結晶構造(単結
晶、多結晶を含む)の中間の構造であって、自由エネル
ギ的に安定な第3の状態を有するセミアモルファス(以
下SASという)を利用したMIS型半導体装置に関す
るものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a structure that is intermediate between an amorphous structure and a crystalline structure (including single crystal and polycrystalline) and is stable in terms of free energy. The present invention relates to an MIS type semiconductor device using semi-amorphous (hereinafter referred to as SAS) having a third state.

〔従来の技術及びその問題点〕[Conventional technology and its problems]

従来アモルファスシリコン半導体(以下ASという)は
その原子間距離もランダムであり、かつその結晶学的な
配位もランダムであることをもって定義されていた。
Conventionally, amorphous silicon semiconductors (hereinafter referred to as AS) have been defined by having random interatomic distances and random crystallographic coordination.

またこのあらゆる意味でのランダムであることにより、
自由エネルギ的には結晶性半導体(CRYSTALLI
NE SEMICONDUCTOR以下CSという)に
比べて必ずしも安定であるとはいえず、またかかるAS
中にはそのランダムのため化学的に他と結合をしていな
い即ち不対結合手が多数存在していた。この不対結合手
は再結合中心となり、キャリアのライフタイムをきわめ
て小さくしてしまい、キャリアキラーとして最もその排
除が期待されていた。この不対結合手を除く方法として
、最近水素またはハロゲンにより中和すること、即ち半
導体が珪素であるとすると、 Sj・ + H・ → 5t−H 3i・ 十 F・ → 5t−F が知られている。シラン(SiHt)、四弗化珪素(S
iF4)またはその混合気体に対してグロー放電または
プラズマCVD法を用いることにより作製された被膜は
、再結合中心密度が水素・ハロゲンの添加のないASが
1020〜10220111″3を再結合中心の密度と
して有するのに対し、10”〜10I10l9’と10
’ 〜10’分の1にまでその再結合中心の密度を小さ
くできるものとして注目されている。
Also, by being random in every sense of the word,
In terms of free energy, crystalline semiconductors (CRYSTALLI)
NE SEMICONDUCTOR (hereinafter referred to as CS) is not necessarily more stable than AS
Due to its randomness, there were many unpaired bonds that were not chemically bonded to others. This unpaired bond becomes the center of recombination, extremely shortening the lifetime of the carrier, and is the most anticipated carrier killer to eliminate. Recently, as a method for removing this dangling bond, neutralization with hydrogen or halogen is known. In other words, assuming that the semiconductor is silicon, Sj・+H・ → 5t−H 3i・10F・ → 5t−F is known. ing. Silane (SiHt), silicon tetrafluoride (S
iF4) or a gas mixture thereof using a glow discharge or plasma CVD method, the recombination center density is 1020 to 10220111″3 for AS without the addition of hydrogen or halogen. 10''~10I10l9' and 10
It is attracting attention as a method that can reduce the density of recombination centers to 1/10'.

しかしかかる程度の密度は半導体としては十分なもので
はなかった。そのためASは半導体に適したものではな
かった。本発明はかかる再結合中心の密度を10”〜1
0110l6’とさらに1/102〜1/10’とし、
また電気伝導度は10−6〜101Ω1伺と104〜1
06倍も増加させることができてさらに理想的な半導体
に近づけたものであり、その結果、電子、ホールの移動
度もASの300人とC8の〜103 μmの中間状態
の1〜50μmの値を得ることができた。
However, such a density was not sufficient for a semiconductor. Therefore, AS was not suitable for semiconductors. The present invention improves the density of such recombination centers from 10" to 1
0110l6' and further 1/102 to 1/10',
Also, the electrical conductivity is 10-6 to 101Ω1 and 104 to 1
As a result, the mobility of electrons and holes is 1 to 50 μm, which is between 300 μm for AS and ~103 μm for C8. I was able to get

本発明は上記の性質を有したセミアモルファス半導体を
MIS型半導体装置に応用することを目的としたもので
ある。
The object of the present invention is to apply a semi-amorphous semiconductor having the above properties to an MIS type semiconductor device.

〔問題を解決するための手段〕 本発明はソース領域、ドレイン領域及びチャネル形成領
域をセミアモルファス半導体で形成させアイソレイショ
ン領域をアモルファス半導体で形成させることにより、
セミアモルファス半導体とアルファル半導体との電気伝
導率の差により容易にアイソレイション領域の形成が行
なえるものであり以下の特徴を有したものである。
[Means for Solving the Problems] The present invention provides a solution by forming a source region, a drain region, and a channel forming region with a semi-amorphous semiconductor, and forming an isolation region with an amorphous semiconductor.
The isolation region can be easily formed due to the difference in electrical conductivity between the semi-amorphous semiconductor and the alpha semiconductor, and has the following characteristics.

本発明はセミアモルファス半導体(半非晶質)構造を有
する半導体として定義し、かかる半導体と非晶質の半導
体とを隣接せしめる半導体装置に関して、かかる中間構
造の半導体をセミアモルファス(以下SASという)と
、アモルファス半導体(以下ASという)とを局部的に
制御せしめ、特にSASの伝導率をASの伝導率に比べ
て大きく有せしめることを特徴とする。
The present invention is defined as a semiconductor having a semi-amorphous semiconductor (semi-amorphous) structure, and regarding a semiconductor device in which such a semiconductor and an amorphous semiconductor are placed adjacent to each other, a semiconductor with such an intermediate structure is referred to as a semi-amorphous (hereinafter referred to as SAS). , an amorphous semiconductor (hereinafter referred to as AS) is locally controlled, and in particular, the conductivity of the SAS is made to be larger than that of the AS.

本発明はASに対し特定の通路に対して電流特にパルス
電流を光照射による光励起または加熱による熱励起のエ
ネルギとの併用で流すことにより、この電流の不対結合
手による再結合中心を介しての再結合によるかかる部所
での局部的な多加熱、急冷、特に電流を中止した際のこ
の極急冷によりその材料状態を冷凍(クインチ)するこ
とを特長とする。即ち、この不対結合手を活性にし、こ
の不対結合手とその近傍の他の不対結合手または他の水
素等により中和させた結合手とを結合せしめることによ
り正常な原子間距離を有し、かつその不対結合手を相殺
してしまい、さらにその中和された状態を凍結してしま
うというセミアモルファス半導体(St!MI−AMO
RPHOIIS SEMICONDIICTOI?即ち
SへSという)に関するものである。
The present invention allows a current, particularly a pulse current, to flow through a specific path in AS in combination with energy of optical excitation by light irradiation or thermal excitation by heating, thereby allowing the current to pass through recombination centers due to dangling bonds. The feature is that the state of the material is frozen (quinched) by local multi-heating and rapid cooling at such locations due to recombination of the two, especially by this extremely rapid cooling when the current is stopped. In other words, the normal interatomic distance is established by activating this dangling bond and bonding it with another dangling bond nearby or with a bond neutralized by other hydrogen, etc. A semi-amorphous semiconductor (St! MI-AMO
RPHOIIS SEMICONDIICTOI? In other words, it is related to S to S).

本発明は、半導体、例えば珪素において、Si  ・ 
  +  St  ・     →  St −3tS
i・ + 5t−H→ 5t−3i+H・等の反応を物
理的に過電流により発生せしめ、ひいては不対結合手の
密度を減少せしめることに加えて、かかる反応に伴う発
熱によりショートレンジオーダにおいて原子の再配列を
促すことを特徴としている。
The present invention relates to a semiconductor such as silicon, Si.
+ St ・ → St −3tS
In addition to physically causing reactions such as i. It is characterized by promoting the rearrangement of

以下に本発明の実施例を示す。Examples of the present invention are shown below.

〔実施例〕〔Example〕

〔実施例1〕 この実施例は本発明を示し、かつSASの製造原理・存
在理論を主として述べたものである。
[Example 1] This example shows the present invention and mainly describes the manufacturing principle and existence theory of SAS.

第1図はアモルファス構造の絶縁性基板(4)上に導体
または半導体の電極(3)(Mという)を選択的にアモ
ルファス構造にて形成し、さらに半導体(1)(半導体
を総称してSという)即ちASまたは録Sという)およ
び半透明の金属またはITO等の透明電極の対抗電極(
2)(以下Mという)の構成をさせたMSM構造の縦断
面図を示している。
Figure 1 shows that a conductor or semiconductor electrode (3) (referred to as M) is selectively formed on an insulating substrate (4) with an amorphous structure, and a semiconductor (1) (semiconductors are collectively called S (called AS or S) and a counter electrode (called AS or S) and a transparent electrode made of translucent metal or ITO (
2) (hereinafter referred to as M) is a vertical cross-sectional view of an MSM structure having the configuration.

図面において本実施例は珪素を主成分とした半導体(1
)に関するものであり、まずシラン(St84)、5i
F4.% 5iHzC1z等の珪化物気体をグロー放電
法またはプラズマCVD法により0.1〜10μm、特
に1〜5μmの厚さに形成した。半導体膜はスパッタ法
、真空蒸着法、減圧CVO法を用いてもよい。またAS
 GROWNの状態にてSASを1〜50%の量AS中
に混在させる、または100χSASに近づける、また
はその一部をSASにするには結晶化温度に比べて30
〜150℃低い温度である450〜700℃の温度で加
熱し、かつその雰囲気をHc!:Heとの混合状態、例
えばSiH*:10〜30%、Hz:O〜10χ、He
:90〜60%を1〜100M11zまたは1〜10G
H2の周波数の300W〜3KHの出力を有する誘導エ
ネルギでプラズマ化すればよかった。Heは電離電圧が
すべての原子中量も大きく、プラズマ状態の持続のため
には、また熱伝導率が0.123Kcal/mHrcと
ネオン0.0398、アルゴン0.0140、窒素0.
0206等に比べてすべての気体元素中量も大きいので
均熱反応をするためには特に重要であった。
In the drawings, this embodiment shows a semiconductor mainly composed of silicon (1
), firstly silane (St84), 5i
F4. % 5iHzC1z or the like to a thickness of 0.1 to 10 μm, particularly 1 to 5 μm, by a glow discharge method or a plasma CVD method. The semiconductor film may be formed using a sputtering method, a vacuum evaporation method, or a reduced pressure CVO method. Also AS
To mix 1 to 50% of SAS in AS in the GROWN state, or to approach 100χSAS, or to make part of it SAS, the temperature should be 30% higher than the crystallization temperature.
Heating is performed at a temperature of 450 to 700°C, which is ~150°C lower, and the atmosphere is Hc! : Mixed state with He, e.g. SiH*: 10-30%, Hz: O-10χ, He
:90-60% 1-100M11z or 1-10G
It was sufficient to generate plasma using induction energy having an output of 300 W to 3 KH at a frequency of H2. He has a high ionization voltage and a high concentration among all atoms, and in order to maintain a plasma state, it also has a thermal conductivity of 0.123 Kcal/mHrc, 0.0398 for neon, 0.0140 for argon, and 0.00 for nitrogen.
Since the content of all gas elements is larger than that of 0206 etc., it was particularly important for carrying out a soaking reaction.

本発明はさらにこのAS中でのSASの存在確率を向上
して95%以上の概略100χのAs GROWNの半
導体にすることを目的としている。
A further object of the present invention is to improve the probability of the existence of SAS in this AS to make it an As GROWN semiconductor with approximately 100.chi. of 95% or more.

さらにこの半導体を形成する工程の前後にて、金属また
は不純物が多量にドープされた半導体の電極さらにまた
は不純物電極による電極(3) 、 (2)を真空蒸着
法またはプラズマCvD法または減圧CVD法により形
成して第1図の構造を得た。さらにこの2つの電極に対
し順方向に電圧を1.0人へm2〜5×104人/cm
”の範囲にて100秒特に0.01〜2秒間印加するこ
とにより電流特にパルス電流を流した。
Furthermore, before and after the step of forming this semiconductor, electrodes (3) and (2) made of semiconductor electrodes doped with a large amount of metal or impurities or impurity electrodes are formed by vacuum evaporation, plasma CVD, or low pressure CVD. The structure shown in FIG. 1 was obtained. Furthermore, the voltage is applied to these two electrodes in the forward direction to 1.0 m2 ~ 5 x 104 people/cm.
A current, particularly a pulse current, was applied by applying it for 100 seconds, particularly 0.01 to 2 seconds, in the range of 1.

この電流は10〜10’PFのキャパシタに電荷を充電
し、それを放電して電極(3) 、 (2)間に複数回
印加する方法を用いてもよい。
This current may be applied multiple times between the electrodes (3) and (2) by charging a capacitor of 10 to 10'PF and discharging it.

この時、ASは不純物をドープしない場合は電気伝導度
(以下σという)が10−9〜10−”Ωcm−’であ
り、絶縁性に等しい。しかしことに光照射をスポット状
にて所定の部所に1μφ〜1mmφの大きさに10’L
X以上の照度で行うと、その部所での電気伝導度σは1
0−1〜10−6Ωcm−’と106倍も増加する。こ
の光キャリアを利用するとこの部分のみ大電流を流すこ
とができ、SASとすることができ、さらにその隣接す
る周囲は電流が流れないためASの構造を残置している
ことが判明した。
At this time, when AS is not doped with impurities, the electrical conductivity (hereinafter referred to as σ) is 10-9 to 10-"Ωcm-', which is equivalent to insulating properties. However, in particular, when light is irradiated in a spot shape, 10'L to the size of 1μφ to 1mmφ in the part
If the illuminance is greater than or equal to X, the electrical conductivity σ at that location is 1.
It increases by 106 times from 0-1 to 10-6 Ωcm-'. It has been found that by using these photocarriers, a large current can be passed only in this part, making it possible to form an SAS, and furthermore, since no current flows in the area adjacent to it, the AS structure remains.

さらにこのSASの特性に関しては、その−例を示す。Furthermore, regarding the characteristics of this SAS, an example will be shown.

第2図は電気伝導度σを縦軸にLOGの座標にて示し、
横軸にその絶対温度を示している。
Figure 2 shows the electric conductivity σ on the vertical axis in LOG coordinates,
The horizontal axis shows the absolute temperature.

曲線(10)はASの電気伝導度特性であり、ASに3
XIOA/cm” 、103A/cm2を0.5秒間加
えると、その曲線はそれぞれ(11) 、 (12)へ
と変化し、電気伝導度は室温にてASの10− ”Ωc
m−’に対して、10−’〜10−4Ωcm−’と10
4〜106倍も増加させることができることがわかった
Curve (10) is the electrical conductivity characteristic of AS, and 3
When XIOA/cm" and 103A/cm2 are applied for 0.5 seconds, the curves change to (11) and (12), respectively, and the electrical conductivity is 10-"Ωc of AS at room temperature.
m-', 10-' to 10-4 Ωcm-' and 10
It was found that it can be increased by as much as 4-106 times.

さらにこのASに対して金属性不純物であるAs、sb
の如きV価の不純物、Gas Inの如き■価の不純物
、Sn、 Pbの如き■価の不純物を0.1〜10モル
%例えば1.2モル%添加したASの特性(10’)に
対しSAS化の電流を流すと曲線(13) 、 (14
)を得ることができた。
Furthermore, As and sb, which are metallic impurities, are added to this AS.
Characteristics (10') of AS to which 0.1 to 10 mol%, for example 1.2 mol%, of V-valent impurities such as Gas In, ■-valent impurities such as Sn and Pb are added When the current for SAS is applied, the curves (13) and (14
) was able to be obtained.

このことよりかかる■、■、7価の金属性元素はSAS
を助長するための補助剤となっており、B、Pの如き補
助作用がみられない不純物とはまったく特性が異なって
いた。
From this, the following ■, ■, and heptavalent metallic elements are SAS
It acts as an auxiliary agent to promote this, and its properties are completely different from impurities such as B and P, which do not have an auxiliary effect.

さらにかかる電気伝導度のSASによる増加をESR(
電子スピン共鳴)での不対結合手のスピン密度の測定結
果より調べると、印加時間を0.1秒(17)、0.5
秒(16)、2.5秒(18)と変化させて加えると、
第3図に示した如く、電流密度に対しすべて漸減した曲
線を得ることができた。
Furthermore, the increase in electrical conductivity due to SAS is expressed as ESR (
According to the measurement results of the spin density of the dangling bond by electron spin resonance), the application time was 0.1 seconds (17) and 0.5 seconds.
If you change and add seconds (16) and 2.5 seconds (18),
As shown in FIG. 3, we were able to obtain curves that all gradually decreased with respect to the current density.

即ち、不対結合手がSAS化により減少し、さらに電気
伝導度が向上し、ひいてはキャリア移動度が103〜1
06倍も向上していることが判明した。
That is, the number of dangling bonds is reduced by forming SAS, the electrical conductivity is further improved, and the carrier mobility is 103 to 1.
It turned out that the improvement was 0.6 times.

しかしこれらの半導体被膜を電子線回折像をとると、そ
こには結晶化した構造を見極めることができず、結晶学
的には結晶構造を有しておらず、無定形であるといえる
However, when electron beam diffraction images are taken of these semiconductor films, no crystallized structure can be discerned, and crystallographically it can be said that they do not have a crystal structure and are amorphous.

また含有水素はASにおいて20モル%を有していたが
、その量は減少し、0.1〜5モル%程度しか混入して
いなかった。このためESRの結果は不対結合手を水素
が中和したのではなく、S+同志が互いに結合して中和
したためと考えられる。
Further, although the hydrogen content was 20 mol% in AS, the amount decreased to only about 0.1 to 5 mol%. Therefore, it is considered that the ESR result is not due to the hydrogen neutralizing the unpaired bonds, but due to the neutralization due to the S+ comrades bonding with each other.

以上の特性よりいわゆるASの被膜が形成された状態の
格子間距離もランダムであり、またその位置もランダム
である構造に対し、自由エネルギの安定なさらに熱エネ
ルギ的に安定な結晶構造とは異なる第3の安定点を自由
エネルギ的に有しているものと想定される。第4図はこ
の関係を示したもので、構想は一般的なC0NFIGU
RATIONAL C00DINATE (位相空間の
座標)縦軸は自由エネルギを示している。図面にて、A
S (21) 、 (21”)、5AS(22) 、C
3(23)と3つの状態を有し、SASはASからC8
になるための準安定状態というよりも第3の安定状態で
あることが判明した。
From the above characteristics, in contrast to the structure in which the interlattice distances and positions of the so-called AS film are random, this is different from the crystal structure, which is stable in free energy and stable in terms of thermal energy. It is assumed that it has a third stable point in terms of free energy. Figure 4 shows this relationship, and the concept is a general C0NFIGU.
RATIONAL C00DINATE (Coordinates in phase space) The vertical axis indicates free energy. In the drawing, A
S (21), (21”), 5AS (22), C
3 (23) and 3 states, SAS is from AS to C8
It turned out to be a third stable state rather than a metastable state.

また、この第2図において基板温度を室温より200℃
、400℃とすると、室温のグラフ(11) 、 (1
2)がそれぞれ3A/cm”または10”A/am2の
低い電流密度(11)において得ることができた。電流
を加える時に局部的な光照射によるフォトキャリアを発
生させること、またこの光スポットを走査(スキャン)
させること、スキアンされた光路に従ってSASを作る
ことができることは本発明の特長である。またこの時、
併せて加熱することにより熱励起を助長することは実用
上無理なく、かつ広い領域に均一に電流を加えるために
きわめて有効であった。
In addition, in this Figure 2, the substrate temperature is 200°C from room temperature.
, 400℃, the room temperature graph (11), (1
2) could be obtained at low current densities (11) of 3 A/cm" or 10" A/am2, respectively. Generating photocarriers by localized light irradiation when applying current, and scanning this light spot
It is a feature of the present invention that the SAS can be created according to the scanned optical path. At this time again,
At the same time, promoting thermal excitation by heating was not unreasonable in practical terms, and was extremely effective in uniformly applying current to a wide area.

この電流密度はこの面積における平均電流を意味する。This current density means the average current in this area.

その電極下の局部的に流れる領域の電流密度を意味する
ため、その面積が1mmo 以下の小面積のみでなく 
、10cm’の如き大面積にも適用が可能である。
It means the current density in the region where the current flows locally under the electrode, so it is not only the small area of 1 mm or less.
, 10 cm'.

第1図においてはかくして電極(2)の直下の半導体(
20)がSASと′なり、また領域(19)は下側電極
もないため、AS GROWNの八SまたはASとSA
S との混在した半導体、領域(19“)はAS GR
OWNの半導体と領域(20)の半導体との中間構造を
有する。
In FIG. 1, the semiconductor (
20) becomes SAS', and since there is no lower electrode in area (19), the 8S of AS GROWN or AS and SA
S semiconductor mixed with S, area (19") is AS GR
It has an intermediate structure between the OWN semiconductor and the region (20) semiconductor.

この第1図はアモルファス珪素の場合であるがGe、G
eSix (0<X4)、5iOz−X(0<X<2)
、SiC1−x(0<X<1)+5iJ4−x (0<
X<4)の如き化合物または混合物であっても同様に実
施可能であり、本発明のいう半導体とは電流を流し得る
制限における半絶縁体をも含むことはいうまでもない。
This figure 1 shows the case of amorphous silicon, but Ge, G
eSix (0<X4), 5iOz-X (0<X<2)
, SiC1-x (0<X<1)+5iJ4-x (0<
Compounds or mixtures where X<4) can be used in the same manner, and it goes without saying that the term "semiconductor" as used in the present invention includes semi-insulators in the sense that current can flow therethrough.

かくしてASである珪素においてはキャリア移動度が約
300人程度しかなかったが、1〜50μmと10’倍
にもなり、単結晶の1/10〜1/1000にまで近づ
けることができた。
Thus, although the carrier mobility in silicon, which is AS, was only about 300, it was increased to 1 to 50 μm, which is 10' times as much, and it was able to approach 1/10 to 1/1000 of that of a single crystal.

また電子線回折にてセミアモルファス半導体を調べたと
ころ、原子間距離は珪素において2.2〜2.5人であ
り、単結晶の2.3人と概略一致していた。しかしその
距離は必ずしも単結晶と同じく結晶性のダイヤモンド構
造を有しておらず、ショートレンジオーダではダイヤモ
ンド構造をし得ても回折で調べる範囲においては格子歪
を多く存していた。
Further, when a semi-amorphous semiconductor was examined by electron beam diffraction, the interatomic distance was 2.2 to 2.5 people in silicon, which roughly corresponds to 2.3 people in a single crystal. However, such a distance does not necessarily have a crystalline diamond structure like a single crystal, and even if a diamond structure can be formed in the short range order, there is a lot of lattice distortion in the range examined by diffraction.

この格子歪のため、光の遷移は単結晶の珪素の間接遷移
とは異なり、ASと同じく直接遷移であり理想的な半導
体構造をセミアモルファス半導体は有していることが判
明した。
Due to this lattice strain, the transition of light is different from the indirect transition of single-crystal silicon, and is a direct transition, similar to AS, and it has been found that semi-amorphous semiconductors have an ideal semiconductor structure.

〔実施例2〕 この実施例2は第5図にその縦断面図を示したMIS−
PETに関するものである。
[Example 2] This Example 2 is an MIS-
It is related to PET.

図面はSO3型のもので、ガラス、セラミックまたはシ
リコン基板上に酸化膜を約1μの厚さに形成したいわゆ
る非結晶性表面を、有する絶縁基板(40)上にASの
半導体層を形成し、さらにその一部を選択的にSASと
し、このSASを1’ll5−FET(41)として用
い、また舵をアンソレイション領域(46) 。
The drawing shows an SO3 type, in which an AS semiconductor layer is formed on an insulating substrate (40) having a so-called amorphous surface formed by forming an oxide film with a thickness of about 1 μm on a glass, ceramic or silicon substrate. Furthermore, a part of it is selectively made into SAS, and this SAS is used as a 1'll5-FET (41), and the rudder is placed in an unsolation region (46).

(46′)として用いたものである。(46') was used.

即ち、実施例1にて示された方法により作製された0、
3〜1μmの厚さの舵に対し窒化珪素(42)を0.2
〜0.5μmの厚さに形成させ、マスク用被膜とした。
That is, 0 produced by the method shown in Example 1,
0.2 silicon nitride (42) for a rudder with a thickness of 3-1 μm
It was formed to a thickness of ~0.5 μm and used as a mask coating.

この窒化珪素は選択的に酸化性気体に対しマスク作用を
′有する被膜である。
This silicon nitride is a film that selectively acts as a mask against oxidizing gases.

次にAsを酸化して埋置することにより、選択性酸化膜
(49)を形成させた。
Next, a selective oxide film (49) was formed by oxidizing and burying As.

さらにこの後このマスク用被膜を除去し、再度ASを高
圧またはプラズマ酸化法によりゲイト絶縁膜(42) 
、 (42°)を50〜100人の厚さに形成した。さ
らにゲイト電極(41)、 (41’)をASまたはS
ASとして形成した。特にSASとする場合N型とする
には導電性金属であるSb、 Asを、またP型ではI
nz Gaを0.1〜5モル%添加した。この後、この
半導体層をフォトエツチングをしてソース、ドレインの
電極リード(50) 、 (50°)、(50°′)を
作製した。この後Nチャネル型MIS−FRTの場合、
Asをイオン注入法によりソース(43L (43’)
、  ドレイン(44)、 (44’)の領域にドープ
して作製した。VDDリード(50)に対し出力(ドレ
イン)の電極リードはオーバーコート膜(層間絶縁膜)
上に(48)として形成し、さらにパルス電流を実施例
1に従って流し、チャネル形成領域(45) 、 (4
5°)をSASとし、同時にソース(43)、(43′
)、ドレイン(44) 、 (44’)もSAS化した
。しかし、電流の流れない絶縁膜(49)の下側のAs
 (46) 。
Furthermore, after this, this mask film is removed and the gate insulating film (42) is coated with AS again by high pressure or plasma oxidation method.
, (42°) was formed to a thickness of 50 to 100 people. Furthermore, the gate electrodes (41) and (41') are connected to AS or S.
Formed as AS. In particular, when making SAS, conductive metals such as Sb and As are used for N-type, and I for P-type.
nz Ga was added in an amount of 0.1 to 5 mol %. Thereafter, this semiconductor layer was photoetched to produce source and drain electrode leads (50), (50°), and (50°'). After this, in the case of N-channel MIS-FRT,
The source (43L (43')
, drain (44), and (44') regions were doped. The output (drain) electrode lead is an overcoat film (interlayer insulation film) for the VDD lead (50).
(48) is formed on the top, and a pulse current is applied according to Example 1 to form channel forming regions (45), (4
5°) as SAS, and at the same time sources (43) and (43'
), drains (44) and (44') were also made into SAS. However, the As under the insulating film (49) where no current flows
(46).

(46’) はAsとして残り、選択的にASとSAS
とを同一半導体層に作ることができ、SASは半導体と
しく14) て作用せしめASは実質的に絶縁体として作用せしめた
(46') remains as As, selectively AS and SAS
can be made in the same semiconductor layer, making SAS act as a semiconductor14) and AS substantially act as an insulator.

ロード(41)’ をディプレッション型にするため(
41°)のゲイトはN“型とし、ドライバ(41)のゲ
イトはソース、ドレインの導電型とは異なるP型とした
多数キャリアを利用するDIS−PETの実施例を示し
ている。
To make load (41)' a depression type (
The gate of the driver (41) is of N" type, and the gate of the driver (41) is of P type, which is different from the conductivity type of the source and drain. This shows an embodiment of DIS-PET using majority carriers.

少数キャリアを用いる場合はNチャネノ囲1s−PHT
においてはチャネル形成領域(45) 、 (45’ 
)はP型としておくとよい。
When using minority carriers, N channel number 1s-PHT
In the channel forming regions (45) and (45'
) should be P type.

この実施例はMIS−FETのインバータの例であるが
、これを集積化し、またバイポーラ型のIC,SIT 
、 IIL等への本発明の応用も可能であり、その場合
トランジスタ、ダイオード領域をSASとし、周辺のア
イソレイション領域の一部または全部を^Sとすればよ
い。゛ 本発明によれば光及び電流を加えるだけで容易にASか
らSASにすることができるため伝導率の異なる領域を
簡単に形成させることができる。
This embodiment is an example of an MIS-FET inverter, but this is integrated, and bipolar IC, SIT
It is also possible to apply the present invention to , IIL, etc. In that case, the transistor and diode regions may be SAS, and part or all of the surrounding isolation region may be ^S. According to the present invention, it is possible to easily change from AS to SAS by simply applying light and electric current, so regions with different conductivities can be easily formed.

よってアイソレーション領域を容易に形成させることが
できる。
Therefore, an isolation region can be easily formed.

以上の説明より明らかな如く本発明の^SとSASとを
同一半導体中に設けることは、その実施仕様であるMi
s型光電変換装置、旧5−PETを用いた集積回路、光
メモリ等への応用が可能であり、さらに同一技術思想に
基づく多くの応用が可能である。
As is clear from the above explanation, providing the ^S and SAS of the present invention in the same semiconductor is compatible with the implementation specifications of the Mi
Applications are possible to s-type photoelectric conversion devices, integrated circuits using old 5-PET, optical memories, etc., and many other applications based on the same technical idea are possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の詳細な説明する半導体装置の縦断面図
である。 第2図はその結果得られた電気伝導度を示している。 第3図はESRの結果である。 第4図は自由エネルギをAS、 SAS、 C5で示し
たものである。 第5図は本発明のMis−FISTをインバータ構造に
て同一基板上に設けたものである。
FIG. 1 is a longitudinal sectional view of a semiconductor device for explaining the present invention in detail. Figure 2 shows the resulting electrical conductivity. Figure 3 shows the ESR results. Figure 4 shows free energy in terms of AS, SAS, and C5. FIG. 5 shows the Mis-FIST of the present invention provided on the same substrate with an inverter structure.

Claims (1)

【特許請求の範囲】[Claims] ソース領域、ドレイン領域及びチャネル形成領域がセミ
アモルファス半導体より成り、アイソレイション領域が
アモルファス半導体より成ることを特徴としたMIS型
半導体装置。
A MIS type semiconductor device characterized in that a source region, a drain region, and a channel forming region are made of a semi-amorphous semiconductor, and an isolation region is made of an amorphous semiconductor.
JP29616686A 1986-12-12 1986-12-12 Mis type semiconductor device Granted JPS62216271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29616686A JPS62216271A (en) 1986-12-12 1986-12-12 Mis type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29616686A JPS62216271A (en) 1986-12-12 1986-12-12 Mis type semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8897480A Division JPS5713777A (en) 1980-03-03 1980-06-30 Semiconductor device and manufacture thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP6103285A Division JP2626704B2 (en) 1994-04-19 1994-04-19 MIS type semiconductor device manufacturing method
JP6103284A Division JP2785173B2 (en) 1994-04-19 1994-04-19 MIS type semiconductor device

Publications (2)

Publication Number Publication Date
JPS62216271A true JPS62216271A (en) 1987-09-22
JPH0525394B2 JPH0525394B2 (en) 1993-04-12

Family

ID=17830012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29616686A Granted JPS62216271A (en) 1986-12-12 1986-12-12 Mis type semiconductor device

Country Status (1)

Country Link
JP (1) JPS62216271A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326311A (en) * 1994-04-19 1994-11-25 Semiconductor Energy Lab Co Ltd Mis semiconductor device
JPH06326313A (en) * 1994-04-19 1994-11-25 Semiconductor Energy Lab Co Ltd Mis semiconductor device and its manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326311A (en) * 1994-04-19 1994-11-25 Semiconductor Energy Lab Co Ltd Mis semiconductor device
JPH06326313A (en) * 1994-04-19 1994-11-25 Semiconductor Energy Lab Co Ltd Mis semiconductor device and its manufacture
JP2785173B2 (en) * 1994-04-19 1998-08-13 株式会社半導体エネルギー研究所 MIS type semiconductor device

Also Published As

Publication number Publication date
JPH0525394B2 (en) 1993-04-12

Similar Documents

Publication Publication Date Title
US6455360B1 (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices
JPH0432554B2 (en)
JPS6245712B2 (en)
JPS588128B2 (en) Semiconductor device manufacturing method
JPS60245173A (en) Insulated gate type semiconductor device
JP2001028448A (en) Manufacture if thin-film transistor
JPH0357613B2 (en)
JPS63200572A (en) Manufacture of thin film semiconductor device
JPS622531A (en) Manufacture of semiconductor device
JP2917388B2 (en) Method for manufacturing semiconductor device
JPS62216271A (en) Mis type semiconductor device
JPH0845867A (en) Semiconductor device manufacture and displaying device
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP2626704B2 (en) MIS type semiconductor device manufacturing method
JP3535465B2 (en) Method for manufacturing semiconductor device
JP2785173B2 (en) MIS type semiconductor device
JP2000164885A (en) Manufacture of insulated-gate type semiconductor device
JPH03148836A (en) Manufacture of thin film transistor
JP3125982B2 (en) Insulated gate field effect semiconductor device
JPH0281421A (en) Forming method for polycrystalline silicon film
JP3127441B2 (en) Method for manufacturing insulated gate field effect semiconductor device
JPH04373171A (en) Forming method of semiconductor crystal article
JP3658254B2 (en) Insulated gate type semiconductor device and manufacturing method thereof
JP3401533B2 (en) LCD panel
JP2704569B2 (en) Semiconductor device manufacturing method