JPS62216217A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62216217A
JPS62216217A JP5803686A JP5803686A JPS62216217A JP S62216217 A JPS62216217 A JP S62216217A JP 5803686 A JP5803686 A JP 5803686A JP 5803686 A JP5803686 A JP 5803686A JP S62216217 A JPS62216217 A JP S62216217A
Authority
JP
Japan
Prior art keywords
film
silicon
single crystal
sic
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5803686A
Other languages
English (en)
Other versions
JPH0746685B2 (ja
Inventor
Masahiko Toki
雅彦 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61058036A priority Critical patent/JPH0746685B2/ja
Publication of JPS62216217A publication Critical patent/JPS62216217A/ja
Publication of JPH0746685B2 publication Critical patent/JPH0746685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン・オン・インシュレータ(Silicon 0
nInsulater+ 5(II)の形成において、
絶縁物の上に3C−SiCを成長しその上にシリコンを
エピタキシャル成長する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、従来のSol形成においてレーザアニー
ルを用いて再結晶化したのに代えて、シリコン基板上の
絶縁物(SiO+膜またはシリコン窒化膜(Si3N1
膜)上に単結晶3C−SiC(β−3iC)を成長し、
この3C−3iCの上にシリコンをエピタキシャル成長
する方法に関するものである。
〔従来の技術〕
従来の501形成方法は第4図の断面図に示される。先
ず同図(a)に示される如くシリコン基板31上に5i
02膜32を形成しその上に例えば化学気相成長(CV
D)法でポリシリコンyI33を成長し、ポリシリコン
膜33にレーザビームを照射しくレーザアニール)、ポ
リシリコンをメルト(溶融)シ、再結晶化してポリシリ
コン膜33内に単結晶シリコン領域35を作り、この単
結晶シリコン領域35に所望の素子を形成する。
〔発明が解決しようとする問題点〕
上記した方法では、ポリシリコン/単結晶シリコン/ポ
リシリコンと横に素子分離される構造が得られるが、第
4図(b)に示す構造を縦方向に形成することが、半導
体装置の集積度を高め、かつ、耐環境性の改良すなわち
放射線対策の見地から検討されている。そのためには、
第4図中)に示したポリシリコン膜33の上に再度Si
O2を堆積し、その上にポリシリコンを成長して前記し
たレーザアニールを実施し、2層、3層30.と多層構
造にすることによって、たて方向の集積度および耐環境
に優れたデバイスを作ることが可能になるからである。
従来の方法によると、■レーザアニールによると、スポ
ットの小なるレーザビームが照射されたところしか再結
晶化しないのでスループットが悪く、■形成される素子
の形状、寸法に制限が加えられ、■5iO2pの上のポ
リシリコンを再結晶化するとき作られる単結晶シリコン
の配向性ができ上がってみなければ判らず、■何層にも
ポリシリコンを積んでそれを再結晶化するとき、各層の
平坦度が次第に失われ、単結晶シリコン領域の大きさが
ピラミッド型に上に行くにつれて小になり、2層ないし
3層構造が限界である、などの問題がある。
本発明はこのような点に鑑みてなされたもので、上記の
問題点を解決したsoi形成の方法を提供することを目
的とする。
〔問題点を解決するための手段〕
第1図は本発明実施例の断面図である。
本発明においては、シリコン基板11上に絶縁膜12 
(5r02膜またはシリコン窒化膜)を形成し、その上
に単結晶3C−3iC膜13を成長し、この3C−3i
Cの上にシリコンをエピタキシャル成長して単結晶シリ
コン膜14を形成する。
〔作用〕
本出願人は減圧CVO法により 3C−SiCI!l!
を形成する技術を開発したもので、本発明においてはそ
の技術を利用し、絶縁物の上に1つの配向性だけをもっ
た単結晶にきわめて近い構造的に安定した3C−SiC
膜を形成するものであり、この3C−SiC膜上にそれ
と同じ配向性をもった単結晶シリコン膜がエピタキシャ
ル成長するのである。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
従来、Sr基板上へ単結晶3C−SiC(β−SiC)
を成長させる場合、大きな格子定数の差を緩和させるた
めに炭化層をあらかじめ基板上に作製するのが一般的で
あった。本出願人は、炭化層を用いないで単結晶3C−
SiCを成長させることを試みた。
St基板ウェハーには、P形、4インチ(100)正基
板と、(111)4°−offの2種類の基板を用いた
。成長には誘導加熱型リアクターを用い、基板はSiC
コートのグラファイトサセプター上に置いた。成長は、
5ilo! 3− C3Hy −H2系を選び、基板温
度; 1000℃、成長圧力i 200 Paで行った
両基板上に成長させたSiC膜の赤外吸収スペクトルに
は、波数800cm−1のところに急峻で大きなピーク
が観測された。このことからSt −C結合が形成され
ていることがわかった。X線回折の解析では、(111
)4°−off基板上では、3C−SiC(111)の
ピークのみ観測されたのに対し、(100)正基板上で
は、(100)ピークの他に、(111)のピークも観
測された。また、(111)4°−off基板上の成長
層(3C−3iC膜)の居射電子線回折像にストリーク
状のスポットが観測された。このことから成長させたS
iCIllが、表面にわずかに凹凸のある単結晶膜であ
ることが確認された。
また、成長させたSfCy4には、熱膨張係数等の違い
による剥離はみられなかった。これらの結果により、上
記の成長条件下では、単結晶3C−3iCは(111)
4°−off基板上には成長したことがわかった。
再び、第1図を参照すると、半導体基板例えばシリコン
基板11上に通常の技術で(5402膜+窒化シリコン
膜) 12 (5i02119!1000人、窒化シリ
コン(Si3N鴫)膜4000人)を形成する。
次イテ、前記した減圧CVD法で、1000℃、200
Pa(7)雰囲気’?l’ 5jHCe3+ O2+ 
C3Ht系のガスを用いて、3C−SiC膜13を作っ
たところ、反射電子線回折法(RHEED )によって
一つの配向性をもち、はとんど単結晶といいうる3C−
3iC膜13を作ることができた。
次いで、SiL+  (または5ix)b; ) + 
O2系のガスを用い800℃〜900℃の温度で減圧C
VD法でシリコンのエピタキシャル成長を行ったところ
、表面がほとんど鏡面の単結晶シリコン膜14が作られ
た。その結果、単結晶シリコン膜14の上に再度絶縁膜
12を形成し、3C−3iCを成長し、シリコンをエピ
タキシャル成長する工程を繰り返し行うことが可能にな
った。
3C−3iC膜13の成長には第2図に示す装置を用い
、同図において、21は石英二重管、22は8 KHz
の誘導加熱用のコイル、23は黒鉛サセプタ、24はマ
ス・フロー・コントローラ(NFC) 、25は気化コ
ントローラである。かかる装置を用い、(5i)lci
! 3+ O2+CyH++)系のガスを二重構造管2
1の内管に供給し、サセプタ23を加熱してシリコン基
板11の温度を上げ、3C−SiCを基板11上に成長
した。
p型シリコン基板上に上記の方法でn−SiCを形成し
、n−3iC/ p−3tヘテロジヤンクシツンの電流
電圧特性を調査した結果は第3図の線図に示され、この
結果から前記した3C−StCは150■までの高出力
トランジスタに利用可能であることが判明した。
〔発明の効果〕
以上述べてきたように本発明によれば、■大面積の単結
晶シリコンが得られ、 ■単結晶シリコンに形成される素子を形状、寸法を制限
することなく設計でき、 ■配向性が制御でき、 ■量産化が可能であり、 ■何層でも積層することができる、 効果がある。
【図面の簡単な説明】
第1図は本発明実施例断面図、 第2図は3C−SiC膜成長装置の断面図、第3図はn
−SiC/ p−S!ヘテロジャンクションの電流電圧
特性を示す線図、 第4図(alと(ト))は従来例断面図である。 第1図と第2図において、 11はシリコン基板、 12は(SiO2膜+5izNり膜)、13は3G−1
icl!jl。 14は単結晶シリコン膜、 21は石英二重管、 22はコイル、 23はサセプタ、 24はマス・フロー・コントローラ、 25は気化コントローラである。 代理人  弁理士  久木元   彰 復代理人 弁理士  大 菅 義 之 本発明実施例断面図 第1図

Claims (1)

  1. 【特許請求の範囲】 半導体基板(11)上に絶縁膜(12)を形成する工程
    、 絶縁膜(12)上にSiHCl_3+H_2+C_3H
    _5系のガスを用いる減圧化学気相成長法により3C−
    SiC膜(13)を成長する工程、および 3C−SiC膜(13)上にSiH_4(またはSi_
    2H_6もしくはSi_3H_8(トリシラン)+H_
    2)系のガスを用いる減圧化学気相成長法によりシリコ
    ンをエピタキシャル成長する工程を含むことを特徴とす
    る半導体装置の製造方法。
JP61058036A 1986-03-18 1986-03-18 半導体装置の製造方法 Expired - Fee Related JPH0746685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61058036A JPH0746685B2 (ja) 1986-03-18 1986-03-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61058036A JPH0746685B2 (ja) 1986-03-18 1986-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62216217A true JPS62216217A (ja) 1987-09-22
JPH0746685B2 JPH0746685B2 (ja) 1995-05-17

Family

ID=13072705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61058036A Expired - Fee Related JPH0746685B2 (ja) 1986-03-18 1986-03-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0746685B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009585A1 (fr) * 1997-08-13 1999-02-25 Matsushita Electric Industrial Co., Ltd. Substrat et dispositif semi-conducteurs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5041471A (ja) * 1971-11-04 1975-04-15
JPS533075A (en) * 1976-06-29 1978-01-12 Mitsubishi Electric Corp Production of mos structure field effect semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5041471A (ja) * 1971-11-04 1975-04-15
JPS533075A (en) * 1976-06-29 1978-01-12 Mitsubishi Electric Corp Production of mos structure field effect semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999009585A1 (fr) * 1997-08-13 1999-02-25 Matsushita Electric Industrial Co., Ltd. Substrat et dispositif semi-conducteurs

Also Published As

Publication number Publication date
JPH0746685B2 (ja) 1995-05-17

Similar Documents

Publication Publication Date Title
US20150206743A1 (en) Silicon carbide epitaxy
JP3322440B2 (ja) 薄膜多結晶シリコンの製造方法
TW511129B (en) Manufacturing method for semiconductor device
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
JP2003045802A (ja) 構造選択エピタキシヤル成長技術および選択シリコンエッチング技術を用いた単結晶シリコンパターン形成方法
EP0154373B1 (en) Methods for producing single crystals in insulators
JPH02191320A (ja) 結晶物品及びその形成方法
JPS62216217A (ja) 半導体装置の製造方法
JPH01315127A (ja) ガリウムヒ素層の形成方法
JPH04298020A (ja) シリコン薄膜結晶の製造方法
JP2007261900A (ja) 単結晶炭化シリコン基板の製造方法
JPS603148A (ja) 単結晶シリコン半導体装置用基板およびその製造方法
GB2514268A (en) Silicon carbide epitaxy
JP3157280B2 (ja) 半導体装置の製造方法
JPS6233422A (ja) シリコンカ−バイドのエピタキシヤル成長方法
JP2737152B2 (ja) Soi形成方法
JP2592984B2 (ja) シリコン薄膜の製造方法
JPS62174969A (ja) 半導体装置の製造方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPH0435019A (ja) 薄膜トランジスター
JPS6248014A (ja) 半導体層の固相成長方法
JPH0529214A (ja) 半導体基板の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JP3112796B2 (ja) 化学気相成長方法
JPS61290709A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees