JPS62214631A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62214631A
JPS62214631A JP61057438A JP5743886A JPS62214631A JP S62214631 A JPS62214631 A JP S62214631A JP 61057438 A JP61057438 A JP 61057438A JP 5743886 A JP5743886 A JP 5743886A JP S62214631 A JPS62214631 A JP S62214631A
Authority
JP
Japan
Prior art keywords
metal substrate
plate
semiconductor element
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61057438A
Other languages
English (en)
Other versions
JPH0450743B2 (ja
Inventor
Akira Kazami
風見 明
Yuusuke Igarashi
優助 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61057438A priority Critical patent/JPS62214631A/ja
Publication of JPS62214631A publication Critical patent/JPS62214631A/ja
Publication of JPH0450743B2 publication Critical patent/JPH0450743B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (り産業上の利用分野 本発明は混成集積回路に関し、特に金属基板上に半導体
素子がフェイスダウン接続される混成集積回路の基板構
造の改良に関する。
(ロ)従来の技術 従来の混成集積回路は第3図に示す如く、セラミック基
板(10)上に貴金属の粉末を含むペーストの印刷、焼
成により、厚膜(11)を形成し、半導体チップと基板
回路の接続の際のハンダ流出を防止するため絶縁材料か
らなるダム(13)を設け、厚膜の配線上をハンダメッ
キ(12〉で覆った後、あらかじめ配線端子にハンダバ
ンブを形成した半導体チップ(14)の表面を基板(1
0)の方向に向は基板(10)に接続していた。
上述した同様の技術は特開昭59−106140号公報
に記載されている。
しかし、上述した混成集積回路では基板にセラミック基
板を用いるために機械的な強度が弱く、高価で且つ放熱
作用がわるい欠点があった。そこで、第3図に示す如く
、熱伝導性良好なアルミニウム基板(20)を用い、そ
の基板(20)表面に酸化アルミニウム膜(21)を形
成して、更にその上面に絶縁樹脂(22)を介して導電
路(23)を形成した後、ハンダリフローにより基板(
20)を360@〜370℃に加熱して導電路(23)
上に半導体素子(24)をフェイスダウン接続して上述
した欠点を解決していた。、 (ハ)発明が解決しようとする問題点 上述した如く、アルミニウム基板を用いることにより、
上記した欠点は解決できる。しかしながら、アルミニウ
ム基板の熱膨張率α24X10−’/℃、半導体素子の
熱膨張率α2.4X10−’/°Cと両者の熱膨張率α
が著しく異なるので温度サイクルによって半導体素子と
アルミニウム基板とを接続するろう材にクラックが発生
する危惧を有していた。
(ニ)問題点を解決するための手段 本発明は上述した点に鑑みてなされたものであり、第1
図に示す如く、金属基板(1)の両面をアルミニウム板
(2)で構成し、そのアルミニウム板(2)間に熱膨張
係数αの低いインバー(3)を設けて金属基板(1)の
熱膨張率αと半導体素子(7)の熱膨張率αとの差を縮
少することで解決するものである。
(ホ)作用 この様に金属基板(1)をアルミニウム(2)、インバ
ー(3)、アルミニウム(2)の3層構造にすることに
より、金属基板(1)の熱膨張率αと半導体素子(7)
のαを緩和することができる。
(へ)実施例 以下に本発明を第1図に示した実施例に基づいて詳細に
説明する。金属基板(1)はアルミニウム板(2)、イ
ンバー(3)、アルミニウム板(2)の夫々の板を1対
3対1の割合で10 w 30 ton/cm”の圧力
のローラでクラッド処理を行ない、圧延工程で所定の厚
さになるまで伸した後、プレス加工で所定の大きさに打
抜き形成される。その基板(1)表面に陽極酸化処理を
行って酸化アルミニウム膜(4)が形成される。インバ
ー(3)はニッケル36%、鉄64%の合金であり、そ
の熱膨張率αは1.5X10−’/”Cである。
金属基板(1)上にアルマイト層(4)を形成した後、
その上面に絶縁樹脂層(5)を介して導電路(6)が形
成される。絶縁樹脂層(5)はエポキシ樹脂等が用いら
れ、その樹脂と導電路(6)となる銅箔とが一体化した
ものを基板(1)に貼看し、銅箔を所定のパターンにエ
ツチングして導電路(6)が形成される。その導電路(
6)上に半導体素子(7)のバンブ電極と対応する位置
にAuを蒸着してハンダをディップしバンブ電極を形成
しハンダリフロ一工程で基板(1)を360°〜37o
0に加熱し金属基板(1)上に半導体素子(7)をフェ
イスダウン接続する。
斯る本発明に依れば金属基板(1)をアルミニウム板(
2)、インバー(3)、アルミニウム板(2)の3層構
造、ここではその比を1:3:1にすることにより、金
属基板(1)の熱膨張率αが6.6X10−’/”Cと
なり、半導体素子(7)の熱膨張率α2.4X 10−
’/”Cとの差を縮めることができるので、従来発生し
てた温度サイクルによる接続部分のろう材にクラックが
発生しなくなる利点を有する。
更に他の実施例として金属基板(1)の積層比を1:1
:1および1:2:1にすれば前者の熱膨張率αは11
.9X10−’/”C1後者の熱膨張率αは8.3X1
0−’/”Cとなり、1:1:1.1=2:1または1
:3:1のいずれの積層比でもよいがもっとも好ましい
積層比は1:3:1である。
(ト)発明の効果 上述の如く、本発明によれば、金属基板をアルミニウム
、インバー、アルミニウムの3層構造とすることに依り
、半導体素子の熱膨張率αと近似した熱膨張率αが得ら
れるので、半導体素子と金属基板とを接読するろう材に
クラックが発生しなくなり、且つ、ろう材の劣化も防止
できるものである。
【図面の簡単な説明】
第1図は本発明による実施例を示す断面図、第2図およ
び第3図は従来例を示す断面図である。 (1)・・・金属基板、(2)・・・アルミニウム板、
(3〉・・・4’//< −1(4)・・・酸化アルミ
ニウム膜、(5)・・・絶縁樹脂層、 (6)・・・導
電路、  (7)・・・半導体素子。

Claims (2)

    【特許請求の範囲】
  1. (1)金属基板と、該金属基板上に絶縁樹脂層を介して
    設けられた所望形状の導電路と、該導電路上に複数の半
    導体素子が固着される混成集積回路において、前記金属
    基板の両面をアルミニウム板で構成し、該アルミニウム
    板間にアルミニウムより熱膨張係数の低い金属を設け、
    前記半導体素子との熱膨張率係数の差を縮少することを
    特徴とする混成集積回路。
  2. (2)特許請求の範囲第1項において、前記熱膨張係数
    の低い金属としてインバーを用いることを特徴とした混
    成集積回路。
JP61057438A 1986-03-14 1986-03-14 混成集積回路 Granted JPS62214631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61057438A JPS62214631A (ja) 1986-03-14 1986-03-14 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61057438A JPS62214631A (ja) 1986-03-14 1986-03-14 混成集積回路

Publications (2)

Publication Number Publication Date
JPS62214631A true JPS62214631A (ja) 1987-09-21
JPH0450743B2 JPH0450743B2 (ja) 1992-08-17

Family

ID=13055658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61057438A Granted JPS62214631A (ja) 1986-03-14 1986-03-14 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62214631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307236A (ja) * 1988-05-26 1989-12-12 Internatl Business Mach Corp <Ibm> 電子デバイス組立体及びその製造方法
JPH02277273A (ja) * 1989-04-18 1990-11-13 Fujitsu Ltd 光検知装置
JPH09148367A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体集積回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307236A (ja) * 1988-05-26 1989-12-12 Internatl Business Mach Corp <Ibm> 電子デバイス組立体及びその製造方法
JPH0546981B2 (ja) * 1988-05-26 1993-07-15 Ibm
JPH02277273A (ja) * 1989-04-18 1990-11-13 Fujitsu Ltd 光検知装置
JPH09148367A (ja) * 1995-11-24 1997-06-06 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0450743B2 (ja) 1992-08-17

Similar Documents

Publication Publication Date Title
JPS59500394A (ja) リ−ド線のない半導体回路用鋳込み半田リ−ド
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JPH0245357B2 (ja) Kibannosetsuzokukozo
JPS62214631A (ja) 混成集積回路
JPS62214632A (ja) 混成集積回路
JP3531133B2 (ja) パワーモジュール用基板及びその製造法
JPS63143A (ja) リ−ドレス部品
JPS622587A (ja) ハイパワ−用混成集積回路
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JP3562074B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPH0510365Y2 (ja)
JPH0572751B2 (ja)
JP3021896B2 (ja) 複合半導体装置の製造方法
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JP2564487B2 (ja) 回路基板及びその混成集積回路
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JPH0636601Y2 (ja) 回路基板
JPH03192793A (ja) 電気回路部品の実装方法
JPS6193654A (ja) 樹脂封止型半導体装置
JPS63250164A (ja) ハイパワ−用混成集積回路基板とその集積回路
JPS5821430B2 (ja) 半導体装置の製造方法
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPS6334932A (ja) パワ−ic装置の製造方法