JPS6334932A - パワ−ｉｃ装置の製造方法 - Google Patents
パワ−ｉｃ装置の製造方法Info
- Publication number
- JPS6334932A JPS6334932A JP61178458A JP17845886A JPS6334932A JP S6334932 A JPS6334932 A JP S6334932A JP 61178458 A JP61178458 A JP 61178458A JP 17845886 A JP17845886 A JP 17845886A JP S6334932 A JPS6334932 A JP S6334932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- plating
- power
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 40
- 238000007747 plating Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005253 cladding Methods 0.000 claims description 26
- 239000000919 ceramic Substances 0.000 abstract description 17
- 239000010949 copper Substances 0.000 description 40
- 238000002845 discoloration Methods 0.000 description 4
- 238000005097 cold rolling Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Laminated Bodies (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はアルミナ基板上に支持電極板を介して半導体素
子を装着するパワーＩＣ装置の製造方法に関し、特にア
ルミナ−支持電極板の接合の信頼性が高く、接合プロセ
スの簡素化効率化がはかれるパワーＩＣ装置の製造方法
およびその方法に使用するクラッド材に関する。
子を装着するパワーＩＣ装置の製造方法に関し、特にア
ルミナ−支持電極板の接合の信頼性が高く、接合プロセ
スの簡素化効率化がはかれるパワーＩＣ装置の製造方法
およびその方法に使用するクラッド材に関する。
〈従来の技術〉
パワーＩＣ、ハイブリッドＩＣでは、素子組込み川の基
板として耐熱性、熱放散性および機械的強度に優れてい
るセラミック基板が多用されている。
板として耐熱性、熱放散性および機械的強度に優れてい
るセラミック基板が多用されている。
アルミナ基板りに支持電極を介して半導体素子を装着し
パワーＩＣとする場合、従来は第３図に示すように、ア
ルミナ等のセラミック基板５上に罫１１＋材４を介して
支持′１゛に極板としてＭｏ層３あるいはＷ層を設け、
さらに：ｌ’−ＩＩＩ材４を介してＳｉチップ１等の半
導体素子を接合していた。これらの支持電極板上のＳｉ
チップ１は半田材４によりＣｕ放熱板９上に設けられ、
Ｃｕ放熱板９トに同じように設けられたＣｕ外部導体１
３等にＡｕ線１２で電気的に接続される。これはＭｏ、
Ｗが電気的導電材であり、しかもＳｉチップ１および
セラミック基板５との熱膨張係数の整合性に著しく優れ
ているからである。
パワーＩＣとする場合、従来は第３図に示すように、ア
ルミナ等のセラミック基板５上に罫１１＋材４を介して
支持′１゛に極板としてＭｏ層３あるいはＷ層を設け、
さらに：ｌ’−ＩＩＩ材４を介してＳｉチップ１等の半
導体素子を接合していた。これらの支持電極板上のＳｉ
チップ１は半田材４によりＣｕ放熱板９上に設けられ、
Ｃｕ放熱板９トに同じように設けられたＣｕ外部導体１
３等にＡｕ線１２で電気的に接続される。これはＭｏ、
Ｗが電気的導電材であり、しかもＳｉチップ１および
セラミック基板５との熱膨張係数の整合性に著しく優れ
ているからである。
しかし、ＭｏやＷは高価であり、Ｓｉチップ１が小さい
場合、必ずしも高価なＭｏ等を使う必要がなく、安価な
材料で代替できれば価格低減がはかれる。
場合、必ずしも高価なＭｏ等を使う必要がなく、安価な
材料で代替できれば価格低減がはかれる。
また、Ｍｏは抵抗が大きいので、配線回路上の電気抵抗
を減らしたい場合には適切ではない。
を減らしたい場合には適切ではない。
さらに、Ｓｉチップ１とＮｏ層３をセラミック基板５上
に接合するためには、シート状あるいはバット状の半田
材４を用いＳｉチップ１とＭｏ層３との間、Ｍｏ層３と
セラミック基板５との間に挟み、重ね合せて接合しなけ
ればならないため、工程が複雑となり、コスト高となっ
ている。
に接合するためには、シート状あるいはバット状の半田
材４を用いＳｉチップ１とＭｏ層３との間、Ｍｏ層３と
セラミック基板５との間に挟み、重ね合せて接合しなけ
ればならないため、工程が複雑となり、コスト高となっ
ている。
この゛白田材４との接合は熱融着によるため、接合面の
ぬれ性等が重要てあり、Ｓｉチップ１．Ｍｏ層３、セラ
ミック基板５等の表面の清浄状態の維持か必要となり、
表面処理工程が必要となったり取扱いに注意を要するた
め、接合の信頼性維持のファクターが多くなり工程管理
上問題がある。
ぬれ性等が重要てあり、Ｓｉチップ１．Ｍｏ層３、セラ
ミック基板５等の表面の清浄状態の維持か必要となり、
表面処理工程が必要となったり取扱いに注意を要するた
め、接合の信頼性維持のファクターが多くなり工程管理
上問題がある。
〈発明の目的〉
本発明の目的は、従来技術における問題点を解決し、パ
ワーＩＣ装置の製造プロセスを簡素化し、接合部の信頼
性の高いパワーＩＣ装置の製造方法およびその方法に使
用するクラッド材を提供せんとするものである。
ワーＩＣ装置の製造プロセスを簡素化し、接合部の信頼
性の高いパワーＩＣ装置の製造方法およびその方法に使
用するクラッド材を提供せんとするものである。
〈問題点を解決するための手段〉
本発明者等は、Ｓｉとセラミックとの間に介挿する支持
電極板としてＣｕを用いても熱膨張係数の整合性につい
ては、実験により十分もちこたえ得ることを確認し、ざ
らにＣｕとセラミックとの加熱接合時に、Ｃｕ而の変色
や半田付は性の低下を防止するには、工程的にめんどう
な表面洗浄等の処理を行わなくても、Ｃｕ而にＮｉメッ
キ層あるいはＳｎメッキ層を有するクラッド材を用いれ
ば有利なことを知見し、本発明に至った。
電極板としてＣｕを用いても熱膨張係数の整合性につい
ては、実験により十分もちこたえ得ることを確認し、ざ
らにＣｕとセラミックとの加熱接合時に、Ｃｕ而の変色
や半田付は性の低下を防止するには、工程的にめんどう
な表面洗浄等の処理を行わなくても、Ｃｕ而にＮｉメッ
キ層あるいはＳｎメッキ層を有するクラッド材を用いれ
ば有利なことを知見し、本発明に至った。
本発明の第１の態様は、アルミナ基板上に支持電極板を
介して半導体素子を装着するパワーＩＣ装置の製造方法
において、予め、半田／Ｃｕ／Ｎｉメッキ、または半田
／Ｃｕ／Ｓｎメッキのクラッド材を用意し、該クラッド
材のＮｉメッキ面あるいはＳｎメッキ而面アルミナ基板
側に加熱接合した後、半田面上に半導体素子を装着する
ことを特徴とするパワーＩＣ装置の製造方法を提供する
。
介して半導体素子を装着するパワーＩＣ装置の製造方法
において、予め、半田／Ｃｕ／Ｎｉメッキ、または半田
／Ｃｕ／Ｓｎメッキのクラッド材を用意し、該クラッド
材のＮｉメッキ面あるいはＳｎメッキ而面アルミナ基板
側に加熱接合した後、半田面上に半導体素子を装着する
ことを特徴とするパワーＩＣ装置の製造方法を提供する
。
本発明の第２の態様は、アルミナ基板上に半導体素子の
支持電極層を形成するために用いられるクラッド材であ
って、半ｆｆ１層上にＣｕ層さらにその上にＮｉメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
支持電極層を形成するために用いられるクラッド材であ
って、半ｆｆ１層上にＣｕ層さらにその上にＮｉメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
本発明の第３の態様は、アルミナ基板上に゛ト導体素子
の支持電極層を形成するために用いられるクラッド材で
あって、半Ｉｎ層上にＣｕ層さらにその上にＳｎメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
の支持電極層を形成するために用いられるクラッド材で
あって、半Ｉｎ層上にＣｕ層さらにその上にＳｎメッキ
層が設けられていることを特徴とするクラッド材を提供
する。
〈発明の構成〉
以Ｆに図面に示す好適実施例を用いて、本発明を詳述す
る。
る。
第１図は本発明の第２の態様の半田／Ｃｕ／Ｎ ｉメッ
キ クラッド材を組み込んだパワーＩＣ装置の断面図で
ある。
キ クラッド材を組み込んだパワーＩＣ装置の断面図で
ある。
Ｃｕ層６はいかなるＣｕを用いてもよいが、パワーＩＣ
装置の支持電極板として無酸素銅を用いることが好まし
い。従来この支持電極板としては、Ｍｏ、 Ｗ等が用い
られているが、Ｓｉチップの支持電極板に接する面積が
約１０ｍｍ２以下の小さなＳｉチップの場合は、ＭＯ，
Ｗ等のかわりにＣｕを用いると、安価であり、熱膨張係
数の整合性についても１分もちこたえ得る。またＣｕを
使用すれば電気抵抗がすくなく、高周波パワーＩＣ回路
にとって有利であり、発熱による問題も小さくなるなど
の利点かある。
装置の支持電極板として無酸素銅を用いることが好まし
い。従来この支持電極板としては、Ｍｏ、 Ｗ等が用い
られているが、Ｓｉチップの支持電極板に接する面積が
約１０ｍｍ２以下の小さなＳｉチップの場合は、ＭＯ，
Ｗ等のかわりにＣｕを用いると、安価であり、熱膨張係
数の整合性についても１分もちこたえ得る。またＣｕを
使用すれば電気抵抗がすくなく、高周波パワーＩＣ回路
にとって有利であり、発熱による問題も小さくなるなど
の利点かある。
【；０層６の一方の面には半田層２を設ける。半Ｉ１層
２はこの上にＳｉチップｌを接合するものでいがなるも
のでもよいか、１ｌｂ−５％Ｓｎ高融点半田か好ましい
。半田層２の厚さはＣｕ面６の１／１０〜１／２０とす
る。
２はこの上にＳｉチップｌを接合するものでいがなるも
のでもよいか、１ｌｂ−５％Ｓｎ高融点半田か好ましい
。半田層２の厚さはＣｕ面６の１／１０〜１／２０とす
る。
Ｃ１１層６の他方の面にはＮｉメッキ層７を設ける。
Ｎｉメッキ層７は半田材４を介してセラミック基板５上
に加熱接合するもので、本発明のクラッド材はＮｉメッ
キ層７を有することにより、接合時の熱によるＣｕ層６
表面の変色や半田付は性の低下を生じない。
に加熱接合するもので、本発明のクラッド材はＮｉメッ
キ層７を有することにより、接合時の熱によるＣｕ層６
表面の変色や半田付は性の低下を生じない。
上記のクラッド材の製造方法はいかなるものでもよい力
釈半田条とＣｕ条を冷間圧延圧接によりクラッド条とし
、次に半田面はＮｉメッキされないようにマスキングし
、Ｃｕ面上にＮｉメッキを行ってもよいし、Ｃｕ面条に
ＮｉメッキしたＮｉメッキＣｕ条のＣｕ面と半田層を重
ね合わせ、冷間圧延圧接によりクラッド材としてもよい
。このような方法により本発明のクラッド材を連続的に
得ることができる。
釈半田条とＣｕ条を冷間圧延圧接によりクラッド条とし
、次に半田面はＮｉメッキされないようにマスキングし
、Ｃｕ面上にＮｉメッキを行ってもよいし、Ｃｕ面条に
ＮｉメッキしたＮｉメッキＣｕ条のＣｕ面と半田層を重
ね合わせ、冷間圧延圧接によりクラッド材としてもよい
。このような方法により本発明のクラッド材を連続的に
得ることができる。
また半田層２が冷間圧延圧接によりＣｕ層６上に設けら
れるため、従来の溶融半田めっき加工によるクラッド材
に比して、半田層２の厚さが非常にノソいものか作成で
き、Ｓｉチップｌを一工程で炉中゛ト田付けすることが
てきる。
れるため、従来の溶融半田めっき加工によるクラッド材
に比して、半田層２の厚さが非常にノソいものか作成で
き、Ｓｉチップｌを一工程で炉中゛ト田付けすることが
てきる。
第２図は本発明の第３の態様の半田／Ｃｕ／Ｓｎメッキ
クラッド材とセラミック基板５およびＳｉチップｌと
の接合状態を示す断面図である。
クラッド材とセラミック基板５およびＳｉチップｌと
の接合状態を示す断面図である。
Ｃｕ面６、半田層２は萌述の本発明の第２の態様と同様
である。
である。
Ｃｕ面６の他方の面にはＳｎメッキ層８を設ける。
Ｓｎメッキ層８は半田材４を介してセラミック基板５ト
に接合するもので、本発明のクラッド材はＳｎメッキ層
８を有することにより、接合時の熱によるＣｕ層６表面
の変色や半田付は性の低下を生しない。
に接合するもので、本発明のクラッド材はＳｎメッキ層
８を有することにより、接合時の熱によるＣｕ層６表面
の変色や半田付は性の低下を生しない。
」二記のクラッド材の製造方法はいかなるものでもよい
か、面述の本発明の第２の態様のクラッド材のＮｉメッ
キをＳｎメッキとすればよい。
か、面述の本発明の第２の態様のクラッド材のＮｉメッ
キをＳｎメッキとすればよい。
本発明の製造方法は、以上の本発明の第２、第３の態様
のいずれかのクラッド材をあらかしめ用意し、このクラ
ッド材のＮｉメッキ面あるいはＳｎメッキ面をセラミッ
ク基板５等のアルミナ基板側に半田材を介して接着した
後、半田層２上にＳｉチップ１等の半導体素子を装着す
る。
のいずれかのクラッド材をあらかしめ用意し、このクラ
ッド材のＮｉメッキ面あるいはＳｎメッキ面をセラミッ
ク基板５等のアルミナ基板側に半田材を介して接着した
後、半田層２上にＳｉチップ１等の半導体素子を装着す
る。
Ｓｉチップ１が半田層２を挾みＣｕ面６と融着、更には
Ｓｎメッキ面が半田材４を挾みセラミック基板５と融着
するには、半田の融着接合温度３００〜３５０℃に加熱
するのか好ましい。
Ｓｎメッキ面が半田材４を挾みセラミック基板５と融着
するには、半田の融着接合温度３００〜３５０℃に加熱
するのか好ましい。
上記のセラミック基板５一本発明のクラッド材（支持電
極）２，６．７−５ｉチツプ１の接合体は、第１図に示
すように、Ｃｕ放熱板９上に接合され、同様にしてＣｕ
放熱板９上の他の箇所に設けられたｌ／４２アロイ１１
等の電極等に、 へ２線１０等で電気的に接続されパワ
ーＩＣ装置とする。
極）２，６．７−５ｉチツプ１の接合体は、第１図に示
すように、Ｃｕ放熱板９上に接合され、同様にしてＣｕ
放熱板９上の他の箇所に設けられたｌ／４２アロイ１１
等の電極等に、 へ２線１０等で電気的に接続されパワ
ーＩＣ装置とする。
〈発明の効果〉
従来Ｓｉチップとセラミックの接合において、接合に要
する金属 、すなわち半田材、ＭＯ材等は個々の−［程
において、パッド状に加工され、更に実装工程では、各
々、重ねあわせるという工程トの面倒、および管理上の
問題（保管時の取扱い、変色等）かあり、コスト高につ
ながっていたが本発明は以下の効果がある。
する金属 、すなわち半田材、ＭＯ材等は個々の−［程
において、パッド状に加工され、更に実装工程では、各
々、重ねあわせるという工程トの面倒、および管理上の
問題（保管時の取扱い、変色等）かあり、コスト高につ
ながっていたが本発明は以下の効果がある。
１）本発明はＭＯの代替としてＣｕを使うので大幅なコ
ストダウンがはかれる。
ストダウンがはかれる。
２）半田／Ｃｕ／Ｎｉメッキあるいは半田／Ｃｕ／Ｓｎ
メッキのクラッド材を−ｒめ用意するので、−Ｆ述のパ
ッド加工等の部品加工において半田材、Ｃｕ）ｒＡ等が
個々に加工される必要かなく、一体物として加工される
ので、工程省略、部品件数の減少かはかれ、パワーＩＣ
装置の原価が下がる。
メッキのクラッド材を−ｒめ用意するので、−Ｆ述のパ
ッド加工等の部品加工において半田材、Ｃｕ）ｒＡ等が
個々に加工される必要かなく、一体物として加工される
ので、工程省略、部品件数の減少かはかれ、パワーＩＣ
装置の原価が下がる。
３ ） Ｃｕ面上にあらかじめＳｎメッキ層あるいはＮ
ｉメッキ層を有するクラッド材としておくので、加熱接
合時にＣｕ面が変色したり、半田付は性か低下したすせ
ず、゛ト■１材との密着性、接合性が高まり、セラミッ
クへの接合強度か向−」二する。
ｉメッキ層を有するクラッド材としておくので、加熱接
合時にＣｕ面が変色したり、半田付は性か低下したすせ
ず、゛ト■１材との密着性、接合性が高まり、セラミッ
クへの接合強度か向−」二する。
第１図は、本発明の第２の態様の半［口／Ｃｕ／Ｎｉメ
ッキ クラッド材を組込んだパワーＩＣ装置の断面図で
ある。 第２図は、本発明の第３の態様の毛田／ ［’： ｕ
／ Ｓ ｎメッキ クラッド材の接合状態を示す断面［
：Ａである。 第３図は、従来のパワーＩＣ装置におけるＳｉチップ装
着法を説明する断面図である。 符号の説明 ｌ・・・・Ｓｉチップ、 ２・・・・半田層、３
・・・・Ｍｏ層、 ４・・・・半田材、５・
・・・セラミック基板、６・・・・Ｃｕ層、７・・・・
Ｎｉメッキ層、 ８・・・・Ｓｎメッキ層、９・・
・・Ｇｕ放熱板、 １０・・・・ｌ線、１１・・
・・ｌ／４２アロイ、
ッキ クラッド材を組込んだパワーＩＣ装置の断面図で
ある。 第２図は、本発明の第３の態様の毛田／ ［’： ｕ
／ Ｓ ｎメッキ クラッド材の接合状態を示す断面［
：Ａである。 第３図は、従来のパワーＩＣ装置におけるＳｉチップ装
着法を説明する断面図である。 符号の説明 ｌ・・・・Ｓｉチップ、 ２・・・・半田層、３
・・・・Ｍｏ層、 ４・・・・半田材、５・
・・・セラミック基板、６・・・・Ｃｕ層、７・・・・
Ｎｉメッキ層、 ８・・・・Ｓｎメッキ層、９・・
・・Ｇｕ放熱板、 １０・・・・ｌ線、１１・・
・・ｌ／４２アロイ、
Claims (3)
- （１）アルミナ基板上に支持電極板を介して半導体素子
を装着するパワーＩＣ装置の製造方法において、 予め、半田／Ｃｕ／Ｎｉメッキ、または半田／Ｃｕ／Ｓ
ｎメッキのクラッド材を用意し、 該クラッド材のＮｉメッキ面あるいはＳｎメッキ面をア
ルミナ基板側に加熱接合した後、半田面上に半導体素子
を装着することを特徴とするパワーＩＣ装置の製造方法
。 - （２）アルミナ基板上に半導体素子の支持電極層を形成
するために用いられるクラッド材であって、半田層上に
Ｃｕ層さらにその上にＮｉメッキ層が設けられているこ
とを特徴とするクラッド材。 - （３）アルミナ基板上に半導体素子の支持電極層を形成
するために用いられるクラッド材であって、半田層上に
Ｃｕ層さらにその上にＳｎメッキ層が設けられているこ
とを特徴とするクラッド材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334932A true JPS6334932A (ja) | 1988-02-15 |
| JPH0744190B2 JPH0744190B2 (ja) | 1995-05-15 |
Family
ID=16048868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178458A Expired - Lifetime JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744190B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2782124A1 (en) * | 2013-03-19 | 2014-09-24 | ABB Technology AG | Power semiconductor mounting |
| WO2020184371A1 (ja) * | 2019-03-08 | 2020-09-17 | 京セラ株式会社 | 接合体および光源装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120358A (en) * | 1981-01-19 | 1982-07-27 | Hitachi Ltd | Semiconductor device |
| JPS57130438U (ja) * | 1981-02-06 | 1982-08-14 | ||
| JPS57211763A (en) * | 1981-06-24 | 1982-12-25 | Hitachi Cable Ltd | Surface treatment for lead frame for semiconductor |
-
1986
- 1986-07-29 JP JP61178458A patent/JPH0744190B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120358A (en) * | 1981-01-19 | 1982-07-27 | Hitachi Ltd | Semiconductor device |
| JPS57130438U (ja) * | 1981-02-06 | 1982-08-14 | ||
| JPS57211763A (en) * | 1981-06-24 | 1982-12-25 | Hitachi Cable Ltd | Surface treatment for lead frame for semiconductor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2782124A1 (en) * | 2013-03-19 | 2014-09-24 | ABB Technology AG | Power semiconductor mounting |
| WO2020184371A1 (ja) * | 2019-03-08 | 2020-09-17 | 京セラ株式会社 | 接合体および光源装置 |
| JPWO2020184371A1 (ja) * | 2019-03-08 | 2021-12-23 | 京セラ株式会社 | 接合体および光源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0744190B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
| US5001546A (en) | Clad metal lead frame substrates | |
| JP2010109132A (ja) | 熱電モジュールを備えたパッケージおよびその製造方法 | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| JPH04162756A (ja) | 半導体モジュール | |
| JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
| JP5069485B2 (ja) | 金属ベース回路基板 | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JPS62209843A (ja) | 電子回路のハウジング | |
| JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
| JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
| JPS6334932A (ja) | パワ−ｉｃ装置の製造方法 | |
| JP6819385B2 (ja) | 半導体装置の製造方法 | |
| JP2503778B2 (ja) | 半導体装置用基板 | |
| JPS63173348A (ja) | 半導体装置 | |
| JP2503779B2 (ja) | 半導体装置用基板 | |
| JPH04230063A (ja) | 多層ヒートシンク | |
| JP2001135902A (ja) | セラミックス回路基板 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH04137552A (ja) | リードフレーム | |
| JPS61103672A (ja) | 接着構造 | |
| JPS6117355A (ja) | 異種部材のはんだ接合方法 | |
| JP2503776B2 (ja) | 半導体装置用基板 | |
| JPH01143227A (ja) | 混成集積回路装置 | |
| JP2503777B2 (ja) | 半導体装置用基板 |