JPH0744190B2 - パワ−ｉｃ装置の製造方法 - Google Patents
パワ−ｉｃ装置の製造方法Info
- Publication number
- JPH0744190B2 JPH0744190B2 JP61178458A JP17845886A JPH0744190B2 JP H0744190 B2 JPH0744190 B2 JP H0744190B2 JP 61178458 A JP61178458 A JP 61178458A JP 17845886 A JP17845886 A JP 17845886A JP H0744190 B2 JPH0744190 B2 JP H0744190B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- plated
- clad material
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Laminated Bodies (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はアルミナ基板上に支持電極板を介して半導体素
子を装着するパワーIC装置の製造方法に関し、特にアル
ミナ−支持電極板の接合の信頼性が高く、接合プロセス
の簡素化効率化がはかれるパワーIC装置の製造方法に関
する。
子を装着するパワーIC装置の製造方法に関し、特にアル
ミナ−支持電極板の接合の信頼性が高く、接合プロセス
の簡素化効率化がはかれるパワーIC装置の製造方法に関
する。
＜従来の技術＞ パワーIC、ハイブリッドICでは、素子組込み用の基板と
して耐熱性、熱放散性および機械的強度に優れているセ
ラミック基板が多用されている。
して耐熱性、熱放散性および機械的強度に優れているセ
ラミック基板が多用されている。
アルミナ基板上に支持電極を介して半導体素子を装着し
たパワーICとする場合、従来は第３図に示すように、ア
ルミナ等のセラミック基板５上に半田材４を介して支持
電極板としてMo層３あるいはＷ層を設け、さらに半田材
４を介してSiチップ１等の半導体素子を接合していた。
これらの支持電極板上のSiチップ１は半田材４によりCu
放熱板９上に設けられ、Cu放熱板９上に同じように設け
られたCu外部導体13等にAu線12で電気的に接続される。
これはMo、Ｗが電気的導電材であり、しかもSiチップ１
およびセラミック基板５との熱膨張係数の整合性に著し
く優れているからである。
たパワーICとする場合、従来は第３図に示すように、ア
ルミナ等のセラミック基板５上に半田材４を介して支持
電極板としてMo層３あるいはＷ層を設け、さらに半田材
４を介してSiチップ１等の半導体素子を接合していた。
これらの支持電極板上のSiチップ１は半田材４によりCu
放熱板９上に設けられ、Cu放熱板９上に同じように設け
られたCu外部導体13等にAu線12で電気的に接続される。
これはMo、Ｗが電気的導電材であり、しかもSiチップ１
およびセラミック基板５との熱膨張係数の整合性に著し
く優れているからである。
しかし、MoやＷは高価であり、Siチップ１が小さい場
合、必ずしも高価なMo等を使う必要がなく、安価な材料
で代替できれば価格低減がはかれる。
合、必ずしも高価なMo等を使う必要がなく、安価な材料
で代替できれば価格低減がはかれる。
また、Moは抵抗が大きいので、配線回路上の電気抵抗を
減らしたい場合には適切ではない。
減らしたい場合には適切ではない。
さらに、Siチップ１とMo層３をセラミック基板５上に接
合するためには、シート材あるいはパット状の半田材４
を用いSiチップ１とMo層３との間、Mo層３とセラミック
基板５との間に挟み、重ね合せて接合しなければならな
いため、工程が複雑となり、コスト高となっている。
合するためには、シート材あるいはパット状の半田材４
を用いSiチップ１とMo層３との間、Mo層３とセラミック
基板５との間に挟み、重ね合せて接合しなければならな
いため、工程が複雑となり、コスト高となっている。
この半田材４との接合は熱融着によるため、接合面のぬ
れ性等が重要であり、Siチップ１、Mo層３、セラミック
基板５等の表面の清浄状態の維持が必要となり、表面処
理工程が必要となったり取扱いに注意を要するため、接
合の信頼性維持のファクターが多くなり工程管理上問題
がある。
れ性等が重要であり、Siチップ１、Mo層３、セラミック
基板５等の表面の清浄状態の維持が必要となり、表面処
理工程が必要となったり取扱いに注意を要するため、接
合の信頼性維持のファクターが多くなり工程管理上問題
がある。
＜発明の目的＞ 本発明の目的は、従来技術における問題点を解決し、パ
ワーIC装置の製造プロセスを簡素化し、接合部の信頼性
の高いパワーIC装置の製造方法を提供せんとするもので
ある。
ワーIC装置の製造プロセスを簡素化し、接合部の信頼性
の高いパワーIC装置の製造方法を提供せんとするもので
ある。
＜問題点を解決するための手段＞ 本発明者等は、Siとセラミックとの間に介挿する支持電
極板としてCuを用いても熱膨張係数の整合性について
は、実験により十分もちこたえ得ることを確認し、さら
にCuとセラミックとの加熱接合時に、Cu面の変色や半田
付け性の低下を防止するには、工程的にめんどうな表面
洗浄等の処理を行わなくても、Cu面にNiメッキ層あるい
はSnメッキ層を有するクラッド材を用いれば有利なこと
を知見し、本発明に至った。
極板としてCuを用いても熱膨張係数の整合性について
は、実験により十分もちこたえ得ることを確認し、さら
にCuとセラミックとの加熱接合時に、Cu面の変色や半田
付け性の低下を防止するには、工程的にめんどうな表面
洗浄等の処理を行わなくても、Cu面にNiメッキ層あるい
はSnメッキ層を有するクラッド材を用いれば有利なこと
を知見し、本発明に至った。
本発明は、アルミナ基板上に支持電極板を介して半導体
素子を装着するパワーIC装置の製造方法において、予
め、半田/Cu/Niメッキ、または半田/Cu/Snメッキのクラ
ッド材を用意し、該クラッド材のNiメッキ面あるいはSn
メッキ面をアルミナ基板側に加熱接合した後、半田面上
に半導体素子を装着することを特徴とするパワーIC装置
の製造方法を提供する。
素子を装着するパワーIC装置の製造方法において、予
め、半田/Cu/Niメッキ、または半田/Cu/Snメッキのクラ
ッド材を用意し、該クラッド材のNiメッキ面あるいはSn
メッキ面をアルミナ基板側に加熱接合した後、半田面上
に半導体素子を装着することを特徴とするパワーIC装置
の製造方法を提供する。
＜発明の構成＞ 以下に図面に示す好適実施例を用いて、本発明を詳述す
る。
る。
第１図は本発明の製造方法によって製造された半田/Cu/
Niメッキクラッド材を組み込んだパワーIC装置の断面図
である。
Niメッキクラッド材を組み込んだパワーIC装置の断面図
である。
Cu層６はいかなるCuを用いてもよいが、パワーIC装置の
支持電極板として無酸素銅を用いることが好ましい。従
来この支持電極板としては、Mo、Ｗ等が用いられている
が、Siチップの支持電極板に接する面積が約10mm2以下
の小さなSiチップの場合は、Mo,W等のかわりにCuを用い
ると、安価であり、熱膨張係数の整合性についても十分
もちこたえ得る。またCuを使用すれば電気抵抗がすくな
く、高周波パワーIC回路にとって有利であり、発熱によ
る問題も小さくなるなどの利点がある。
支持電極板として無酸素銅を用いることが好ましい。従
来この支持電極板としては、Mo、Ｗ等が用いられている
が、Siチップの支持電極板に接する面積が約10mm2以下
の小さなSiチップの場合は、Mo,W等のかわりにCuを用い
ると、安価であり、熱膨張係数の整合性についても十分
もちこたえ得る。またCuを使用すれば電気抵抗がすくな
く、高周波パワーIC回路にとって有利であり、発熱によ
る問題も小さくなるなどの利点がある。
Cu層６の一方の面には半田層２を設ける。半田層２はこ
の上にSiチップ１を接合するものでいかなるものでもよ
いが、Pb−５％Sn高融点半田が好ましい。半田層２の厚
さはCu層６の1/10〜1/20とする。
の上にSiチップ１を接合するものでいかなるものでもよ
いが、Pb−５％Sn高融点半田が好ましい。半田層２の厚
さはCu層６の1/10〜1/20とする。
Cu層６の他方の面にはNiメッキ層７を設ける。Niメッキ
層７は半田材４を介してセラミック基板５上に加熱接合
するもので、本発明のクラッド材はNiメッキ層７を有す
ることにより、接合時の熱によるCu層６表面の変色や半
田付け性の低下を生じない。
層７は半田材４を介してセラミック基板５上に加熱接合
するもので、本発明のクラッド材はNiメッキ層７を有す
ることにより、接合時の熱によるCu層６表面の変色や半
田付け性の低下を生じない。
上記のクラッド材の製造方法はいかなるものでもよい
が、半田条とCu条を冷間圧延圧接によりクラッド条と
し、次に半田面はNiメッキされないようにマスキング
し、Cu面上にNiメッキを行ってもよいし、Cu面条にNiメ
ッキしたNiメッキCu条のCu面と半田条を重ね合わせ、冷
間圧延圧接によりクラッド材としてもよい。このような
方法により本発明のクラッド材を連続的に得ることがで
きる。
が、半田条とCu条を冷間圧延圧接によりクラッド条と
し、次に半田面はNiメッキされないようにマスキング
し、Cu面上にNiメッキを行ってもよいし、Cu面条にNiメ
ッキしたNiメッキCu条のCu面と半田条を重ね合わせ、冷
間圧延圧接によりクラッド材としてもよい。このような
方法により本発明のクラッド材を連続的に得ることがで
きる。
また半田層２が冷間圧延圧接によりCu層６上に設けられ
るため、従来の溶融半田めっき加工によるクラッド材に
比して、半田層２の厚さが非常に厚いものが作成でき、
Siチップ１を一工程で炉中半田付けすることができる。
るため、従来の溶融半田めっき加工によるクラッド材に
比して、半田層２の厚さが非常に厚いものが作成でき、
Siチップ１を一工程で炉中半田付けすることができる。
第２図は本発明の製造方法によって製造される半田/Cu/
Snメッキクラッド材を組込んだパワーIC装置における半
田/Cu/Snメッキクラッド材とセラミック基板５およびSi
チップ１との接合状態を示す断面図である。
Snメッキクラッド材を組込んだパワーIC装置における半
田/Cu/Snメッキクラッド材とセラミック基板５およびSi
チップ１との接合状態を示す断面図である。
Cu層６、半田層２は前述の第１図のものと同様である。
Cu層６の他方の面にはSnメッキ層８を設ける。Snメッキ
層８は半田材４を介してセラミック基板５上に接合する
もので、本発明のクラッド材はSnメッキ層８を有するこ
とにより、接合時の熱によるCu層６表面の変色や半田付
け性の低下を生じない。
層８は半田材４を介してセラミック基板５上に接合する
もので、本発明のクラッド材はSnメッキ層８を有するこ
とにより、接合時の熱によるCu層６表面の変色や半田付
け性の低下を生じない。
上記のクラッド材の製造方法はいかなるものでもよい
が、前述の第１図の半田/Cu/Niメッキクラッド材のNiメ
ッキをSnメッキとすればよい。
が、前述の第１図の半田/Cu/Niメッキクラッド材のNiメ
ッキをSnメッキとすればよい。
本発明の製造方法は、半田/Cu/Niメッキクラッド材又は
半田/Cu/Snメッキクラッド材のいずれかのクラッド材を
あらかじめ用意し、このクラッド材のNiメッキ面あるい
はSnメッキ面をセラミック基板５等のアルミナ基板側に
半田材を介して接着した後、半田層２上にSiチップ１等
の半導体素子を装着する。
半田/Cu/Snメッキクラッド材のいずれかのクラッド材を
あらかじめ用意し、このクラッド材のNiメッキ面あるい
はSnメッキ面をセラミック基板５等のアルミナ基板側に
半田材を介して接着した後、半田層２上にSiチップ１等
の半導体素子を装着する。
Siチップ１が半田層２を挾みCu層６と融着、更にはSnメ
ッキ面が半田材４を挾みセラミック基板５と融着するに
は、半田の融着接合温度300〜350℃に加熱するのが好ま
しい。
ッキ面が半田材４を挾みセラミック基板５と融着するに
は、半田の融着接合温度300〜350℃に加熱するのが好ま
しい。
上記のセラミック基板５−クラッド材（支持電極）２、
６、７又は２、６、８−Siチップ１の接合体は、第１図
に示すように、Cu放熱板９上に接合され、同様にしてCu
放熱板９上に他の箇所に設けられたAl/42アロイ11等の
電極等に、Al線10等で電気的に接続されパワーIC装置と
する。
６、７又は２、６、８−Siチップ１の接合体は、第１図
に示すように、Cu放熱板９上に接合され、同様にしてCu
放熱板９上に他の箇所に設けられたAl/42アロイ11等の
電極等に、Al線10等で電気的に接続されパワーIC装置と
する。
＜発明の効果＞ 従来Siチップとセラミックの接合において、接合に要す
る金属、すなわち半田材、Mo材等は個々の工程におい
て、パッド状に加工され、更に実装工程では、各々、重
ねあわせるという工程上の面倒、および管理上の問題
（保管時の取扱い、変色等）があり、コスト高につなが
っていたが本発明は以下の効果がある。
る金属、すなわち半田材、Mo材等は個々の工程におい
て、パッド状に加工され、更に実装工程では、各々、重
ねあわせるという工程上の面倒、および管理上の問題
（保管時の取扱い、変色等）があり、コスト高につなが
っていたが本発明は以下の効果がある。
１）本発明はMoの代替としてCuを使うので大幅なコスト
ダウンがはかれる。
ダウンがはかれる。
２）半田/Cu/Niメッキあるいは半田/Cu/Snメッキのクラ
ッド材を予め用意するので、上述のパッド加工等の部品
加工において半田材、Cu材等が個々に加工される必要が
なく、一体物として加工されるので、工程省略、部品件
数の減少がはかれ、パワーIC装置の原価が下がる。
ッド材を予め用意するので、上述のパッド加工等の部品
加工において半田材、Cu材等が個々に加工される必要が
なく、一体物として加工されるので、工程省略、部品件
数の減少がはかれ、パワーIC装置の原価が下がる。
３）Cu面上にあらかじめSnメッキ層あるいはNiメッキ層
を有するクラッド材としておくので、加熱接合時にCu面
が変色したり、半田付け性が低下したりせず、半田材と
の密着性、接合性が高まり、セラミックへの接合強度が
向上する。
を有するクラッド材としておくので、加熱接合時にCu面
が変色したり、半田付け性が低下したりせず、半田材と
の密着性、接合性が高まり、セラミックへの接合強度が
向上する。
第１図は、本発明の製造方法によって製造された半田/C
u/Niメッキクラッド材を組込んだパワーIC装置の断面図
である。 第２図は、本発明の製造方法によって製造されたパワー
IC装置の半田/Cu/Snメッキクラッド材の接合状態を示す
断面図である。 第３図は、従来のパワーIC装置におけるSiチップ装置法
を説明する断面図である。 符号の説明 １……Siチップ、２……半田層、 ３……Mo層、４……半田材、 ５……セラミック基板、６……Cu層、 ７……Niメッキ層、８……Snメッキ層、 ９……Cu放熱板、10……Al線、 11……Al/42アロイ、 12……Au線、13……Cu外部導体
u/Niメッキクラッド材を組込んだパワーIC装置の断面図
である。 第２図は、本発明の製造方法によって製造されたパワー
IC装置の半田/Cu/Snメッキクラッド材の接合状態を示す
断面図である。 第３図は、従来のパワーIC装置におけるSiチップ装置法
を説明する断面図である。 符号の説明 １……Siチップ、２……半田層、 ３……Mo層、４……半田材、 ５……セラミック基板、６……Cu層、 ７……Niメッキ層、８……Snメッキ層、 ９……Cu放熱板、10……Al線、 11……Al/42アロイ、 12……Au線、13……Cu外部導体
フロントページの続き (56)参考文献 特開 昭57−120358（ＪＰ，Ａ) 特開 昭57−211763（ＪＰ，Ａ) 実願昭56−15036号（実開昭57−130438 号）の願書に添付した明細書及び図面の内 容を撮影したマイクロフィルム（ＪＰ, Ｕ)
Claims (1)
- 【請求項１】アルミナ基板上に支持電極板を介して半導
体素子を装着するパワーIC装置の製造方法において、 予め、半田/Cu/Niメッキ、または半田/Cu/Snメッキのク
ラッド材を用意し、 該クラッドにNiメッキ面あるいはSnメッキ面をアルミナ
基板側に加熱接合した後、半田面上に半導体素子を装着
することを特徴とするパワーIC装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178458A JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334932A JPS6334932A (ja) | 1988-02-15 |
| JPH0744190B2 true JPH0744190B2 (ja) | 1995-05-15 |
Family
ID=16048868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178458A Expired - Lifetime JPH0744190B2 (ja) | 1986-07-29 | 1986-07-29 | パワ−ｉｃ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744190B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2782124A1 (en) * | 2013-03-19 | 2014-09-24 | ABB Technology AG | Power semiconductor mounting |
| WO2020184371A1 (ja) * | 2019-03-08 | 2020-09-17 | 京セラ株式会社 | 接合体および光源装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120358A (en) * | 1981-01-19 | 1982-07-27 | Hitachi Ltd | Semiconductor device |
| JPS57130438U (ja) * | 1981-02-06 | 1982-08-14 | ||
| JPS57211763A (en) * | 1981-06-24 | 1982-12-25 | Hitachi Cable Ltd | Surface treatment for lead frame for semiconductor |
-
1986
- 1986-07-29 JP JP61178458A patent/JPH0744190B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6334932A (ja) | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001546A (en) | Clad metal lead frame substrates | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| JPH08509844A (ja) | 緩衝層を有する電力半導体素子 | |
| CN1168536A (zh) | 带有焊料层的半导体片 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JPH11195854A (ja) | 基板とその製造法、基板に好適な金属接合体 | |
| KR100374379B1 (ko) | 기판 | |
| JP3758331B2 (ja) | 半導体装置用のシャント抵抗素子およびその実装方法並びに半導体装置 | |
| JPH05226527A (ja) | ヒートシンクおよびそれを用いた半導体モジュール | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
| JPS62209843A (ja) | 電子回路のハウジング | |
| JPH09234826A (ja) | 金属−セラミックス複合基板及びその製造法 | |
| JPH08102570A (ja) | セラミックス回路基板 | |
| JPH0744190B2 (ja) | パワ−ｉｃ装置の製造方法 | |
| JP2503778B2 (ja) | 半導体装置用基板 | |
| JP3446829B2 (ja) | 半導体装置 | |
| JP2602161B2 (ja) | 高放熱性集積回路パッケージ | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| JPH04137552A (ja) | リードフレーム | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPS61103672A (ja) | 接着構造 | |
| JPH0982858A (ja) | 半導体装置及びその金属支持板 | |
| JP2503776B2 (ja) | 半導体装置用基板 | |
| JP2503774B2 (ja) | 半導体装置用基板 |