JPS6221344A - パラメ−タ設定回路 - Google Patents
パラメ−タ設定回路Info
- Publication number
- JPS6221344A JPS6221344A JP60160691A JP16069185A JPS6221344A JP S6221344 A JPS6221344 A JP S6221344A JP 60160691 A JP60160691 A JP 60160691A JP 16069185 A JP16069185 A JP 16069185A JP S6221344 A JPS6221344 A JP S6221344A
- Authority
- JP
- Japan
- Prior art keywords
- value
- parameter
- package
- circuit
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信、情報処理、各種制御機器等に関
し、特にＣＰＵを搭載し、または類似のバス形式データ
を扱う装置に関する。
し、特にＣＰＵを搭載し、または類似のバス形式データ
を扱う装置に関する。
従来、バス形式データを扱う装置においては、各種の固
定した情報（以下、パラメータという）を設定すること
が多い。これは、その装置で扱い得るパラメータの範囲
で、特定する目的で設定される。例えば、装置機器番号
、動作モード、アト−レス付与１機種識別などがそれら
パラメータとなる。このパラメータ設定のためには従来
、スイッチを用いその開閉に応じて２進数を与えること
が多い。
定した情報（以下、パラメータという）を設定すること
が多い。これは、その装置で扱い得るパラメータの範囲
で、特定する目的で設定される。例えば、装置機器番号
、動作モード、アト−レス付与１機種識別などがそれら
パラメータとなる。このパラメータ設定のためには従来
、スイッチを用いその開閉に応じて２進数を与えること
が多い。
第２図は、パラメータ設定回路の従来例を示す回路図で
ある。
ある。
スイッチ１の一端は接地され、他端はプルアップ用抵抗
器２に接続されている。従って、このスイッチｌの開閉
によシ、＋５Ｖ４たはＯｖの電位Ａが、パスバッファ８
の入力端子に与えられる。
器２に接続されている。従って、このスイッチｌの開閉
によシ、＋５Ｖ４たはＯｖの電位Ａが、パスバッファ８
の入力端子に与えられる。
これを例えば２進数の論理１１”および＠０”にそれぞ
れ対応させることができ、さらに設定した ゛いパラ
メータに対応させることができる。バスバッファ制御信
号入力端子５からパスバッファ制御信号が入力されると
、パスバッファ８がアクティブとなり、パラメータＡが
データバス４上に現れる。通常、ＣＰＵはこのとき、こ
のパラメータＡを読み取り、スイッチｌの開閉により設
定されたパラメータの内容を識別する。なお、第２図で
は、パラメータＡが１ビットの場合について示したが、
パラメータが複数のｎピットの場合にはこれをｎ回路分
備えることにより実現できる。
れ対応させることができ、さらに設定した ゛いパラ
メータに対応させることができる。バスバッファ制御信
号入力端子５からパスバッファ制御信号が入力されると
、パスバッファ８がアクティブとなり、パラメータＡが
データバス４上に現れる。通常、ＣＰＵはこのとき、こ
のパラメータＡを読み取り、スイッチｌの開閉により設
定されたパラメータの内容を識別する。なお、第２図で
は、パラメータＡが１ビットの場合について示したが、
パラメータが複数のｎピットの場合にはこれをｎ回路分
備えることにより実現できる。
上述した従来のパラメータ設定回路ハ、１ビットのパラ
メータＡに関し、２進数の０”または＠１”にて対応さ
せる構成となっているため、本回路を搭載するパッケー
ジの挿脱状況によっては、いずれかの値に見えてしまう
ことがある。通常、パッケージは必要とされるもののみ
挿入し、その後、さらに使用したいパラメータに設定す
る応用も多い。このとき、従来のパラメータ設定回路は
、パッケージが挿入されていない状態でＣＰＵがパラメ
ータの読取りを行った場合、パラメータＡの値はデータ
バス構成に依存するが“０”または“１”に対応し、あ
たかもパッケージが挿入されてパラメータがその側に設
定されているかのように見えることがあるという欠点を
有していた。
メータＡに関し、２進数の０”または＠１”にて対応さ
せる構成となっているため、本回路を搭載するパッケー
ジの挿脱状況によっては、いずれかの値に見えてしまう
ことがある。通常、パッケージは必要とされるもののみ
挿入し、その後、さらに使用したいパラメータに設定す
る応用も多い。このとき、従来のパラメータ設定回路は
、パッケージが挿入されていない状態でＣＰＵがパラメ
ータの読取りを行った場合、パラメータＡの値はデータ
バス構成に依存するが“０”または“１”に対応し、あ
たかもパッケージが挿入されてパラメータがその側に設
定されているかのように見えることがあるという欠点を
有していた。
Ｃ問題点を解決するための手段〕
本発明のパラメータ設定回路は、パッケージに搭載され
、パッケージ外のデータバスに対しパッケージ挿入時に
有意となるパラメータを設定するパラメータ設定回路で
あって、１ビットの被設定パラメータに対し、この値を
設定する回路と、この値の論理補をとる回路とからなり
、前記データバスを介して識別回路に、冗長化された合
計２ビットの値により設定値を識別させ、パッケージ脱
時に無意と識別させるパラメータ設定回路である。
、パッケージ外のデータバスに対しパッケージ挿入時に
有意となるパラメータを設定するパラメータ設定回路で
あって、１ビットの被設定パラメータに対し、この値を
設定する回路と、この値の論理補をとる回路とからなり
、前記データバスを介して識別回路に、冗長化された合
計２ビットの値により設定値を識別させ、パッケージ脱
時に無意と識別させるパラメータ設定回路である。
Ａを被設定パラメータとすると、パッケージに挿入時に
は組（Ａ、Ａ）＝（１，０）または（０，１）で、Ａに
対して必ずその論理補が与えられ、一方、パッケージ脱
時には組（Ａ、Ａ）＝（１゜１）ｔたは（０，０）で、
ＡはＡの論理補とならない。したがって、パッケージが
挿入されていない状態で識別回路（ＣＰＵ）がデータバ
スの値を読取りに行った場合、人の値を設定されたパラ
メータの値と誤って判断することはない。
は組（Ａ、Ａ）＝（１，０）または（０，１）で、Ａに
対して必ずその論理補が与えられ、一方、パッケージ脱
時には組（Ａ、Ａ）＝（１゜１）ｔたは（０，０）で、
ＡはＡの論理補とならない。したがって、パッケージが
挿入されていない状態で識別回路（ＣＰＵ）がデータバ
スの値を読取りに行った場合、人の値を設定されたパラ
メータの値と誤って判断することはない。
本発明の実施例について図面を参照して説明する。
第１図は本発明のパラメータ設定回路の一実施例の回路
図である。
図である。
本実施例のパラメータ設定回路は１ビットのパラメータ
を設定する回路で、一端が接地されたパラメータ設定用
のスイッチ１と、一端がスイッチ１に、他端が＋５Ｖに
接続されたプルアップ用抵抗器２と、２本のビット線４
１．４□から々るデータバス４と、パラメータＡの論理
補Ａをとるインバータ６とバスバッファ制御信号入力端
子５に制御信号が印加されるとアクティブになりパラメ
ータＡをビット線４１に出力するパスバッファ８１およ
び論理補Ａをビット線４□に出力するバスバッファ８□
とから々るバスバッファ８で構成されている。
を設定する回路で、一端が接地されたパラメータ設定用
のスイッチ１と、一端がスイッチ１に、他端が＋５Ｖに
接続されたプルアップ用抵抗器２と、２本のビット線４
１．４□から々るデータバス４と、パラメータＡの論理
補Ａをとるインバータ６とバスバッファ制御信号入力端
子５に制御信号が印加されるとアクティブになりパラメ
ータＡをビット線４１に出力するパスバッファ８１およ
び論理補Ａをビット線４□に出力するバスバッファ８□
とから々るバスバッファ８で構成されている。
スイッチ１を開閉することにより、プルアップ用抵抗器
２によりパラメータＡがそれぞれ論理１１″または°０
”に設定され、この値はインバータ６に与えられるため
その出力はＡの論理補Ａとなる。これらパラメータＡお
よび論理補Ａは、バスバッファ制御信号がパスバッファ
制御信号入力端子５より入力された時刻にデータバス４
に現われ、ＣＰＵ（不図示）はこのときパラメータの組
（Ａ、Ａ）をデータバス４のビット（４４，４２）にて
受取することができる。
２によりパラメータＡがそれぞれ論理１１″または°０
”に設定され、この値はインバータ６に与えられるため
その出力はＡの論理補Ａとなる。これらパラメータＡお
よび論理補Ａは、バスバッファ制御信号がパスバッファ
制御信号入力端子５より入力された時刻にデータバス４
に現われ、ＣＰＵ（不図示）はこのときパラメータの組
（Ａ、Ａ）をデータバス４のビット（４４，４２）にて
受取することができる。
本回路がパッケージに挿入されている時、必スその論理
補Ａが与えられるので、Ａに対しパラメータの組（Ａ、
Ａ）は（１，０）または（０，１）であり、ＣＰＵは設
定されたパラメータの値をそれぞれ°１°、“０２と識
別する。また、零回路カハッケージに挿入されていない
時、パラメータｏ組（Ａ、Ａ）Ｈ（１，１）ｉたは（０
，０）であり、Ａはへの論理補とならないのでＣＰＵは
パラメータＡの値″１”または”０”を設定されたパラ
メータの値と誤って判別することはない。すなわち、組
（Ａ、Ａ）＝（０，０）および組（Ａ、Ａ）＝（１，１
）は禁止論理状態である。次表は以上の関係を示してい
る。
補Ａが与えられるので、Ａに対しパラメータの組（Ａ、
Ａ）は（１，０）または（０，１）であり、ＣＰＵは設
定されたパラメータの値をそれぞれ°１°、“０２と識
別する。また、零回路カハッケージに挿入されていない
時、パラメータｏ組（Ａ、Ａ）Ｈ（１，１）ｉたは（０
，０）であり、Ａはへの論理補とならないのでＣＰＵは
パラメータＡの値″１”または”０”を設定されたパラ
メータの値と誤って判別することはない。すなわち、組
（Ａ、Ａ）＝（０，０）および組（Ａ、Ａ）＝（１，１
）は禁止論理状態である。次表は以上の関係を示してい
る。
なお、本実施例は１ピツトのパラメータ４に対する回路
であるが、これを複数ｎ回路分備えることにより、複数
ｎビットのパラメータの設定回路が実現できることは言
うまでもない。
であるが、これを複数ｎ回路分備えることにより、複数
ｎビットのパラメータの設定回路が実現できることは言
うまでもない。
以上説明したように本発明は、１ビットの被設定パラメ
ータに対し、この値を設定する回路と、この値の論理補
をとる回路とを備えることにより、パラメータ設定回路
を含むパッケージの挿脱状況にかかわらず、パラメータ
の設定値の有効性を確認することができ、また、一般に
データバスの障害により、いずれかのまたはすべてのピ
ット線が固定化されたようなときもその障害を知ること
ができる効果がある。
ータに対し、この値を設定する回路と、この値の論理補
をとる回路とを備えることにより、パラメータ設定回路
を含むパッケージの挿脱状況にかかわらず、パラメータ
の設定値の有効性を確認することができ、また、一般に
データバスの障害により、いずれかのまたはすべてのピ
ット線が固定化されたようなときもその障害を知ること
ができる効果がある。
第１図は、本発明のパラメータ設定回路の一実施例を示
す回路図、第２図は、従来例の回路図である。 ■・・・パラメータ設定用のスイッチ、２・・・プルア
ップ用抵抗器ｔ ８（３，，８□）・・・バスバッファ、４・・・データ
バス、 ４１．４□・・・ビット線、 ５・・・パスバッファ制御信号入力端子、６・・・イン
バータ、 Ａ・・・パラメータ、 Ａ・・・パラメータＡの論理補。
す回路図、第２図は、従来例の回路図である。 ■・・・パラメータ設定用のスイッチ、２・・・プルア
ップ用抵抗器ｔ ８（３，，８□）・・・バスバッファ、４・・・データ
バス、 ４１．４□・・・ビット線、 ５・・・パスバッファ制御信号入力端子、６・・・イン
バータ、 Ａ・・・パラメータ、 Ａ・・・パラメータＡの論理補。
Claims (1)
- パッケージに搭載され、パッケージ外のデータバスに対
しパッケージ挿入時に有意となるパラメータを設定する
パラメータ設定回路であって、１ビットの被設定パラメ
ータに対し、この値を設定する回路と、この値の論理補
をとる回路とからなり、前記データバスを介して識別回
路に、冗長化された合計２ビットにより設定値を識別さ
せ、パッケージ脱時に無意と識別させるパラメータ設定
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160691A JPS6221344A (ja) | 1985-07-19 | 1985-07-19 | パラメ−タ設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60160691A JPS6221344A (ja) | 1985-07-19 | 1985-07-19 | パラメ−タ設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6221344A true JPS6221344A (ja) | 1987-01-29 |
Family
ID=15720380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60160691A Pending JPS6221344A (ja) | 1985-07-19 | 1985-07-19 | パラメ−タ設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6221344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10049460B4 (de) * | 2000-10-06 | 2009-11-12 | Daimler Ag | Kraftfahrzeugantriebsstrang mit einer Kupplungsglocke |
-
1985
- 1985-07-19 JP JP60160691A patent/JPS6221344A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10049460B4 (de) * | 2000-10-06 | 2009-11-12 | Daimler Ag | Kraftfahrzeugantriebsstrang mit einer Kupplungsglocke |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112320A (ja) | トライステ−トゲ−トの保護方式 | |
| JPH0481932A (ja) | 割込みコントローラ | |
| JPS6221344A (ja) | パラメ−タ設定回路 | |
| US3935476A (en) | Combination output/input logic for integrated circuit | |
| US5557233A (en) | Filter for computer bus signals | |
| JPH056310A (ja) | 電子装置 | |
| JPH0644031B2 (ja) | テスト回路 | |
| US6021460A (en) | Protect circuit of register | |
| KR100244885B1 (ko) | 다중인터럽트통신회로 | |
| JP4469106B2 (ja) | Ｃｐｕ異常監視装置 | |
| JPS60242724A (ja) | 集積論理回路 | |
| JPS5994917A (ja) | チヤタリング除去回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS61226866A (ja) | 基板の自動識別方式 | |
| JPS63229690A (ja) | メモリ周辺回路 | |
| JPS62184554A (ja) | メモリ保護回路 | |
| JPH0457116A (ja) | パッケージ挿抜方式 | |
| JPS6274132A (ja) | 論理回路 | |
| JPH0546105Y2 (ja) | ||
| JP2790174B2 (ja) | フォルトトレラントアンドゲート回路 | |
| JPH0523251U (ja) | デジタル信号出力装置 | |
| JPS635436A (ja) | 割込ベクタ発生方式 | |
| JPH0310513A (ja) | レジスタへの転送時のオーバーフロー検出方法 | |
| KR940004446A (ko) | 버스 인터페이스 장치 | |
| JPH04181411A (ja) | 電子部品挿抜方式 |