JPS62212965A - 二次記憶装置の不良セクタ検出方式 - Google Patents
二次記憶装置の不良セクタ検出方式Info
- Publication number
- JPS62212965A JPS62212965A JP5616686A JP5616686A JPS62212965A JP S62212965 A JPS62212965 A JP S62212965A JP 5616686 A JP5616686 A JP 5616686A JP 5616686 A JP5616686 A JP 5616686A JP S62212965 A JPS62212965 A JP S62212965A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- quality
- quality information
- storage device
- secondary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000002950 deficient Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二次記憶装置の不良セクタ検出方式に関し、特
に二次記憶装置に設けられたセクタ良否情報記憶領域に
記憶されているセクタ良否情報を使用し、アクセスする
セクタの良否を検出する二次記憶装置の不良セクタ検出
方式に関する。
に二次記憶装置に設けられたセクタ良否情報記憶領域に
記憶されているセクタ良否情報を使用し、アクセスする
セクタの良否を検出する二次記憶装置の不良セクタ検出
方式に関する。
従来の二次記憶装置の不良セクタ検出方式は、I/O制
御部からの制御信号により直接二次記憶装置を起動し、
この二次記憶装置に設けられたセクタ良否情報記憶領域
から指定されたセクタの良否を判定し、そのセクタが不
良であれば、I/O制御部に戻り次のステップに進むと
いう方式になっていた。
御部からの制御信号により直接二次記憶装置を起動し、
この二次記憶装置に設けられたセクタ良否情報記憶領域
から指定されたセクタの良否を判定し、そのセクタが不
良であれば、I/O制御部に戻り次のステップに進むと
いう方式になっていた。
上述した従来の二次記憶装置の不良セクタ検出方式は、
直接二次記憶装置を起動して指定されたセクタの良否を
判定する方式となっているので、動作の遅い二次記憶装
置を動作させるためにセクタの良否の判定結果を得るま
でに時間がかかり、且つ指定されたセクタが不良だった
場合には、同様の動作を繰返すことになり、時間が浪費
されるという問題点があった。
直接二次記憶装置を起動して指定されたセクタの良否を
判定する方式となっているので、動作の遅い二次記憶装
置を動作させるためにセクタの良否の判定結果を得るま
でに時間がかかり、且つ指定されたセクタが不良だった
場合には、同様の動作を繰返すことになり、時間が浪費
されるという問題点があった。
本発明の目的は、指定されたセクタの良否の判定結果が
短時間で得られ、且つ指定されたセクタが不良であって
も、時間が浪費されることなく次のステ・ツブへ進むこ
とができ、システム動作の高速化がてきる二次記憶装置
の不良セクタ検出方式を提供することにある。
短時間で得られ、且つ指定されたセクタが不良であって
も、時間が浪費されることなく次のステ・ツブへ進むこ
とができ、システム動作の高速化がてきる二次記憶装置
の不良セクタ検出方式を提供することにある。
〔問題点を解決するための手段)
本発明の二次記憶装置の不良セクタ検出方式は、二次記
憶装置に設けられたセクタ良否情報記憶領域から前記二
次記憶装置内の各セクタの良否情報を読取り前記各セク
タに対応してマツピングを行ないマツピング情報を出力
するマ・ソピング手段と、前記マツピング情報によりセ
クタ良否情報を記憶するセクタ良否情報領域を含む一次
記憶手段と、前記セクタ良否情報領域から前記セクタ良
否情報を読取り指定されたセクタの良否を判定する判定
手段と、この判定手段によるセクタの判定結果が良であ
るとき前記指定されたセクタへのアクセスを可能にする
I/O制御部とを有している。
憶装置に設けられたセクタ良否情報記憶領域から前記二
次記憶装置内の各セクタの良否情報を読取り前記各セク
タに対応してマツピングを行ないマツピング情報を出力
するマ・ソピング手段と、前記マツピング情報によりセ
クタ良否情報を記憶するセクタ良否情報領域を含む一次
記憶手段と、前記セクタ良否情報領域から前記セクタ良
否情報を読取り指定されたセクタの良否を判定する判定
手段と、この判定手段によるセクタの判定結果が良であ
るとき前記指定されたセクタへのアクセスを可能にする
I/O制御部とを有している。
し実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示すブロック図である。
マツピング手段3は、マツピングの指示信号VIMによ
り、二次記憶装置1に設けられたセクタ良否情報記憶領
域2から二次記憶装置コ内に存在する各セクタの良否情
報を読取り、この良否情報を各セクタに対応させてマ・
ソピングし、マツピング情報を一次記憶手段である一次
記憶装置4に出力する。−次記憶装置4は、マツピング
情報に従って、内部に確保されたセクタ良否情報領域5
にセクタ良否情報を記憶する。
り、二次記憶装置1に設けられたセクタ良否情報記憶領
域2から二次記憶装置コ内に存在する各セクタの良否情
報を読取り、この良否情報を各セクタに対応させてマ・
ソピングし、マツピング情報を一次記憶手段である一次
記憶装置4に出力する。−次記憶装置4は、マツピング
情報に従って、内部に確保されたセクタ良否情報領域5
にセクタ良否情報を記憶する。
セクタ良否情報領域5に記憶されるセクタ良否情報は、
二次記憶装置1の各1セクタに対して1ビットを対楕さ
せる1 1対応でも、また複数セクタに対して1ビツト
を対応させる複数:1対応の何れでもよく、不良のセク
タがあれば°1゛、良いセクタには゛0°′をセットす
る。
二次記憶装置1の各1セクタに対して1ビットを対楕さ
せる1 1対応でも、また複数セクタに対して1ビツト
を対応させる複数:1対応の何れでもよく、不良のセク
タがあれば°1゛、良いセクタには゛0°′をセットす
る。
ここまでの動作は、システム立上げ時には必ず行なわれ
る。
る。
次に、二次記憶装置1のセクタに対してアクセス信号V
IAが入力されると、■/O制御部7から指定されたセ
クタのセクタ番号の情報■Nが良否判定手段6に伝達さ
れ、良否判定手段6はセクタ良否情報領域5からセクタ
良否情報を読取り、指定されたセクタの良否を判定する
7この判定結果はT/’O制御部7に伝達され、I/’
O制御部7はこの判定結果が、良と出た場合は二次記憶
装置1にアクセス信号VOAを出力し次のステップへ進
み、不良と出た場合はエラー信号VOBを出力しエラー
処理が行なわれる。
IAが入力されると、■/O制御部7から指定されたセ
クタのセクタ番号の情報■Nが良否判定手段6に伝達さ
れ、良否判定手段6はセクタ良否情報領域5からセクタ
良否情報を読取り、指定されたセクタの良否を判定する
7この判定結果はT/’O制御部7に伝達され、I/’
O制御部7はこの判定結果が、良と出た場合は二次記憶
装置1にアクセス信号VOAを出力し次のステップへ進
み、不良と出た場合はエラー信号VOBを出力しエラー
処理が行なわれる。
従って、二次記憶装置1をアクセスしないでアクセスし
ようとするセクタの良否が高速で判定でき、特にアクセ
スしようとするセクタが不良であった場合には、従来の
ように時間を浪費することがないので、高速動作を行な
うことができる。
ようとするセクタの良否が高速で判定でき、特にアクセ
スしようとするセクタが不良であった場合には、従来の
ように時間を浪費することがないので、高速動作を行な
うことができる。
以上説明したように本発明は、二次記憶装置内のセクタ
の良否情報を一次記憶手段の中に取込み、この良否情報
により指定されたセクタの良否を判定する手段を有する
ことにより、動作速度の遅い二次記憶装置をアスセスし
ないで指定されたセクタの良否が高速で判定でき、特に
指定されたセクタが不良であった場合には時間を浪費し
ないで次のステップへ進むことができ、システムの動作
を高速化できる効果がある。
の良否情報を一次記憶手段の中に取込み、この良否情報
により指定されたセクタの良否を判定する手段を有する
ことにより、動作速度の遅い二次記憶装置をアスセスし
ないで指定されたセクタの良否が高速で判定でき、特に
指定されたセクタが不良であった場合には時間を浪費し
ないで次のステップへ進むことができ、システムの動作
を高速化できる効果がある。
第1図は本発明の一実施例を示すブロック図である。
1・・・二次記憶装置、2・・・セクタ良否情報記憶領
域、3・・・マツピング手段、4・・・−次記憶装置、
5・・・セクタ良否情報領域、6・・・良否判定手段、
7・・・−〇−
域、3・・・マツピング手段、4・・・−次記憶装置、
5・・・セクタ良否情報領域、6・・・良否判定手段、
7・・・−〇−
Claims (1)
- 二次記憶装置に設けられたセクタ良否情報記憶領域から
前記二次記憶装置内の各セクタの良否情報を読取り前記
各セクタに対応してマッピングを行ないマッピング情報
を出力するマッピング手段と、前記マッピング情報によ
りセクタ良否情報を記憶するセクタ良否情報領域を含む
一次記憶手段と、前記セクタ良否情報領域から前記セク
タ良否情報を読取り指定されたセクタの良否を判定する
判定手段と、この判定手段によるセクタの判定結果が良
であるとき前記指定されたセクタへのアクセスを可能に
するI/O制御部とを有することを特徴とする二次記憶
装置の不良セクタ検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5616686A JPS62212965A (ja) | 1986-03-13 | 1986-03-13 | 二次記憶装置の不良セクタ検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5616686A JPS62212965A (ja) | 1986-03-13 | 1986-03-13 | 二次記憶装置の不良セクタ検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62212965A true JPS62212965A (ja) | 1987-09-18 |
Family
ID=13019508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5616686A Pending JPS62212965A (ja) | 1986-03-13 | 1986-03-13 | 二次記憶装置の不良セクタ検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62212965A (ja) |
-
1986
- 1986-03-13 JP JP5616686A patent/JPS62212965A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62212965A (ja) | 二次記憶装置の不良セクタ検出方式 | |
US20050262403A1 (en) | Apparatus and method for single operation read-modify-write in a bit-accessible memory unit memory | |
KR950024105A (ko) | 화상처리장치 | |
JP2662415B2 (ja) | トレース方式 | |
JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
JPS63166100A (ja) | アドレス変換方式 | |
JPH02302855A (ja) | メモリ制御装置 | |
JPH06111561A (ja) | 半導体メモリ装置 | |
JPH02216565A (ja) | メモリテスト回路 | |
JPH04346153A (ja) | メモリアクセスバス制御方法とその情報処理装置 | |
JPS62293452A (ja) | メモリic診断回路 | |
JPH03139724A (ja) | データ処理装置 | |
JPS6342598A (ja) | 時分割多重方式通話路制御装置 | |
JPS6289158A (ja) | 複数プロセツサによるアドレスバス制御方式 | |
JPH0336644A (ja) | メモリ制御方式 | |
JPS6336346A (ja) | バンク切替回路 | |
JPS63126033A (ja) | マイクロプログラム制御方式 | |
JPS63123145A (ja) | バツフアメモリ装置 | |
JPS60181930A (ja) | マイクロプログラム制御方式 | |
JPH08195080A (ja) | Dram素子 | |
JPH0721083A (ja) | メモリ読み出し装置 | |
JPH02150937A (ja) | 情報処理装置 | |
JPS6217844A (ja) | 情報処理装置 | |
JPH07141254A (ja) | メモリ制御装置 | |
JPH07220466A (ja) | メモリアクセス制御装置 |