JPS62210740A - 回線等化回路 - Google Patents

回線等化回路

Info

Publication number
JPS62210740A
JPS62210740A JP61052352A JP5235286A JPS62210740A JP S62210740 A JPS62210740 A JP S62210740A JP 61052352 A JP61052352 A JP 61052352A JP 5235286 A JP5235286 A JP 5235286A JP S62210740 A JPS62210740 A JP S62210740A
Authority
JP
Japan
Prior art keywords
operational amplifier
circuit
characteristic
frequency
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61052352A
Other languages
English (en)
Other versions
JPH0683113B2 (ja
Inventor
Yosuke Sakaida
境田 洋輔
Harutomo Narita
成田 治朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61052352A priority Critical patent/JPH0683113B2/ja
Priority to US07/023,107 priority patent/US4755771A/en
Priority to IN186/CAL/87A priority patent/IN167265B/en
Publication of JPS62210740A publication Critical patent/JPS62210740A/ja
Publication of JPH0683113B2 publication Critical patent/JPH0683113B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • H03G5/165Equalizers; Volume or gain control in limited frequency bands

Landscapes

  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は信号の伝送における回線等化回路に関するもの
である。
(従来の技術) 第2図は、従来の回線等化回路の一構成例を示す回路図
であって、LSI2はパッケージされた集積回路の全体
を示し、■1〜T5はその各端子である。演算増幅器O
PIは、端子T1を介して+端子に被増幅用の入力信号
を受け、一端子は、抵抗R1と、そしてアナログスイッ
チ81〜3nによって択一的に接続されるようにしたコ
ンデンサC1〜cnを介して接地され、その出力が可変
抵抗R2を介して一端子に帰還されていて、高域通過回
路を構成している。演算増幅器OP1の出力は、低域通
過回路LPF2と、帯域外高域の雑音を除去するための
演算増幅器OP2と、回線の線路長による信号レベル損
失を補正するための演算増幅器OP3を経て所用の増幅
信号として出力される。信号ピーク検出回路PKDET
2は、演算増幅器OP3のピークレベルを検出して、可
変抵抗R2を調節して演算増幅IJOP1の利得を調第
するとともに、アナログスイッチ81〜Snを選択して
作動させ、そして演算増幅器OP3の帰還用の可変抵抗
R3を調節して、以下の如く、適正な周波数補正とレベ
ル補正が維持されるようにしている。
第3図は、端子T1に接続されている線路の特性を示ず
もので、第3図(^)は線路長に対する線路の周波数特
性であり、線路長が長くなると高周波領域においてレベ
ルが低下することを示している。第3図(B)は線路長
に対する線路損失を含めた周波数特性であり、線路損失
によって全領域においてレベル低下している。
回線を等化するためには、その等止器として、第3図(
^)の特性に対しては第4図(A)の特性による補正を
、そして第3図(B)の特性に対しては第4図(B)の
特性による補正を必要とする。
第5図は、第2図の回路における回線の制御特性を示す
ものであって、第5図(A)に示すように、アナログス
イッチ$1〜3nの選択制御によって、カットオフ周波
数が可変となり、そして、第5図(B)に示すように、
低域通過回路LPF2によって高域カットされて、これ
らの組合わせによって、第5図(C)の補正特性が得ら
れる。
(発明が解決しようとする問題点) しかしながら、上記の構成では、集積回路LS■2の外
部に付加する部品点数が多く、その結果、集積回路LS
 I2のパッケージの端子数の増加を招き、また、アナ
ログスイッチ81〜Snの導通抵抗の製造上のばらつき
などによって、演算増幅器OP1に係わる高域通過回路
の特性が安定しないなどの問題があった。
本発明は前記問題点を除去し、安定な伝送特性が得られ
、且つ集積回路化する際にパッケージを小形化できる回
線等化回路を提供することを目的とする。
(問題点を解決するための手段) 本発明は前記問題点を解決するために、高域通過回路と
、演算増幅器の出力端とマイナス側入力端との間に抵抗
を接続し、該マイナス側入力端子を可変抵抗を介して接
地することにより利得調節可能となしたサレンキー型低
域通過回路と、前記サレンキー型低域通過回路の演算増
幅器のプラス側入力端の信号を増幅する利得制御可能な
増幅回路と、前記増幅回路の出力信号のピークレベルを
検出し、該ピークレベルに応じて前記サレンキー型低域
通過回路の可変抵抗値を制御し、又は前記増幅回路の利
得を制御する手段とから構成した。
(作 用) 本発明によれば、回線を通過することにより高域の減衰
した入力信号が、高域通過回路により一定幅高域強調さ
れ、サレンキー型低域通過回路により、更に高域強調さ
れるとともに帯域外の高周波雑音が除去され、増幅回路
により増幅されて、平坦な周波数特性の信号に等化され
る。
(実施例) 第1図は本発明の実施例を示す回路図であって、LSl
lはパッケージされた集積回路の全体を示し、T6 、
T7はその端子である。コンデンサOA、抵抗RA 、
RBは高域通過回路を構成し、被増幅用の入力信号IN
を入力して、回線の周波数特性を補正する。LPFlは
、サレンキー型の低域通過回路であって、第1の演算増
幅器OP^は、互いに等しい抵抗値の抵抗RC、RDと
、互いに等しい容最のコンデンサCB 、CCよりなる
3端子網NWと、端子T1を介して、その中端子に入力
信号INの高域通過した信号を低域通過させて受信して
いる。そして、その出力信号は端子T6と、3端子網N
WのコンデンサCBを介して端子中に正帰還されている
。演算増幅器OPAの出力信号はまた、抵抗REを介し
て一端子に帰還されて、可変抵抗RFとの結合によって
、その利得を可変にしている。
第2の演算増幅器OPBは、第1の演算増幅器の中端子
(入力端)の信号を受け、その出力信号は、可変抵抗R
Gを介して帰還され、該出力信号は、この集積回路18
11の所用の増幅信号をなしている。
信号ピーク検出回路PKDET1は、演算増幅器OPB
のピークレベルを検出して、可変抵抗RFを調節して演
算増幅器OPAの利得を調節するとともに、演算増幅器
OPBの帰還用の可変抵抗RGを調節して、適正な周波
数補正とレベル補正が維持されるようにしている。
以上の構成において、以下にその動作を説明する。
被増幅用の入力信号INは、抵抗RA、コンデンサOA
よりなる高域通過回路によって高域通過され、その周波
数特性は第6図(A)に示すように、カットオフ周波数
fc以上の領域に対して漸増傾斜となる。
低域通過回路LPFIにおいて、演算増幅器OPAの利
得にと、該低域通過回路LPFIのQとの関係は、抵抗
RC−RD 、コンデンサCB−CCであるから、 Q=1/(3−に) K = 1+RE/RF となる。
よって可変抵抗RFによりQは可変となる。そして演算
増幅器OPBの入力としては、演算増幅器OPAの子端
子への入力信号を使用しているので利得にとは無関係に
Qの変化による周波数特性が表われる。この特性は第6
図(B)に示すように、Qが大になると、この場合カッ
トオフ周波数fcにピーク値を有する周波数特性が増加
補正され、その組合わせの周波数補正特性は第6図(C
)のようになる。信号ピーク検出回路PKDETIは、
演算増幅器OPBの出力信号のピークレベルを検出して
、該ピークレベルに応じて、第1と第2の演算増幅器O
PA 、OPBの各可変抵抗RF。
RGを調節して、第3図(A)、(B)にそれぞれ示す
線路長による周波数特性と、線路長による線路損失が補
正された等化特性が得られる。
(発明の効果) 以上説明したように本発明によれば、低域通過回路は抵
抗を可変とするのみで、スイッチ要素を含まないで周波
数特性が補償制御されるものであって、抵抗の精度は温
度特性も含めて充分に管理し得るので、補償精度が向上
する。また集積回路の入力側の外付は部品は、集積回路
への人力線と集積回路からの帰還線をそれぞれの端子に
よって接続されるものであるから、端子数は少なくてす
み、集積回路パッケージの小形化にも寄与し得る等の利
点がある。
【図面の簡単な説明】
第1図は本発明の実施例を示す回路図、第2図は従来例
を示す回路図、第3図(A)(B)は線路の周波数特性
図、第4図(A) (B)は補正に必要な特性図、第5
図(A)〜(C)は従来例の補正特性図、第6図(A)
〜(C)は本発明の実施例の補正特性図である。 RA、 RB・・・抵抗、OA・・・コンデンサ、LP
FI・・・低域通過回路、OPA・・・第1の演算増幅
器、NW・・・3端子網、OPB・・・第2の演算増幅
器、PKDETl・・・信号ピーク検出回路。

Claims (1)

  1. 【特許請求の範囲】 高域通過回路と、 演算増幅器の出力端とマイナス側入力端との間に抵抗を
    接続し、該マイナス側入力端子を可変抵抗を介して接地
    することにより利得調節可能となしたサレンキー型低域
    通過回路と、 前記サレンキー型低域通過回路の演算増幅器のプラス側
    入力端の信号を増幅する利得制御可能な増幅回路と、 前記増幅回路の出力信号のピークレベルを検出し、該ピ
    ークレベルに応じて前記サレンキー型低域通過回路の可
    変抵抗値を制御し、又は前記増幅回路の利得を制御する
    手段とからなる 回線等化回路。
JP61052352A 1986-03-12 1986-03-12 回線等化回路 Expired - Lifetime JPH0683113B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61052352A JPH0683113B2 (ja) 1986-03-12 1986-03-12 回線等化回路
US07/023,107 US4755771A (en) 1986-03-12 1987-03-06 Equalizing circuit
IN186/CAL/87A IN167265B (ja) 1986-03-12 1987-03-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61052352A JPH0683113B2 (ja) 1986-03-12 1986-03-12 回線等化回路

Publications (2)

Publication Number Publication Date
JPS62210740A true JPS62210740A (ja) 1987-09-16
JPH0683113B2 JPH0683113B2 (ja) 1994-10-19

Family

ID=12912416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61052352A Expired - Lifetime JPH0683113B2 (ja) 1986-03-12 1986-03-12 回線等化回路

Country Status (3)

Country Link
US (1) US4755771A (ja)
JP (1) JPH0683113B2 (ja)
IN (1) IN167265B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202949A (ja) * 1993-11-30 1995-08-04 At & T Corp 回線長検出機能を有する広帯域等化器
JP2007174637A (ja) * 2005-12-20 2007-07-05 Altera Corp 信号調節受信器回路網
WO2011118543A1 (ja) * 2010-03-24 2011-09-29 日本電気株式会社 波形等化回路および波形等化方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2209444B (en) * 1987-07-21 1992-03-18 Plessey Co Plc Improvements in or relating to amplifiers
US5194827A (en) * 1991-04-10 1993-03-16 Ampex Systems Corporation Voltage controlled high frequency equalization
FR2683695B1 (fr) * 1991-11-12 1995-10-13 Carpentier Claude Procede et dispositif d'egalisation dynamique.
US5280346A (en) * 1992-10-23 1994-01-18 Ross John D Equalizing amplifier
FR2728426B1 (fr) * 1994-12-20 1997-04-11 Carpentier Claude Procede et dispositif d'egalisation dynamique perfectionne
US5581213A (en) * 1995-06-07 1996-12-03 Hughes Aircraft Company Variable gain amplifier circuit
JP3050203U (ja) * 1997-12-26 1998-06-30 船井電機株式会社 コントロール信号増幅回路
US7184099B1 (en) * 2000-10-27 2007-02-27 National Semiconductor Corporation Controllable signal baseline and frequency emphasis circuit
GB2502136A (en) * 2012-05-18 2013-11-20 Tellurium Q Ltd An output filter for a DAC in an audio playback system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024737A (ja) * 1983-07-20 1985-02-07 Nippon Telegr & Teleph Corp <Ntt> 可変等化器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041332A (ja) * 1983-08-16 1985-03-05 Nec Corp 伝送路等化回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6024737A (ja) * 1983-07-20 1985-02-07 Nippon Telegr & Teleph Corp <Ntt> 可変等化器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202949A (ja) * 1993-11-30 1995-08-04 At & T Corp 回線長検出機能を有する広帯域等化器
JP2007174637A (ja) * 2005-12-20 2007-07-05 Altera Corp 信号調節受信器回路網
WO2011118543A1 (ja) * 2010-03-24 2011-09-29 日本電気株式会社 波形等化回路および波形等化方法

Also Published As

Publication number Publication date
IN167265B (ja) 1990-09-29
JPH0683113B2 (ja) 1994-10-19
US4755771A (en) 1988-07-05

Similar Documents

Publication Publication Date Title
JP3181588B2 (ja) ユニバーサルフィルタ
GB1430618A (en) Circuit arrangement having a variable frequency response
JPS62210740A (ja) 回線等化回路
JPH05110379A (ja) フイルタ回路及びフイルタ集積回路
JPS5840367B2 (ja) オ−ディオ制御回路
US3753140A (en) Equalizing network
US4291276A (en) Equalizer amplifier
US3955150A (en) Active-R filter
US4437070A (en) Amplifier arrangement whose overall gain is controllable by means of a control voltage
JPS5830212A (ja) イコライザ回路
JPH04148388A (ja) 時定数可変形の微分器
US3602833A (en) Active twin t filter with a positive feedback q control
US5608349A (en) Circuit arrangement with adjustable amplitude-frequency response
JP3308352B2 (ja) 可変遅延回路
JPS59167109A (ja) 二端子インピ−ダンス回路
JP2869980B2 (ja) ノッチフィルタ
JP2671278B2 (ja) 遅延等化された低域通過フィルタ
JP3189751B2 (ja) 周波数調整装置
JPS61281613A (ja) アクテイブフイルタの自動調整装置
JPH06164314A (ja) アクティブフィルタ回路
JP3113147B2 (ja) フィルタ装置
JP3041871B2 (ja) 信号補正回路
KR0164564B1 (ko) 신호 지연 회로
JPH0139005Y2 (ja)
JPH04334110A (ja) 遅延回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term