JPH04334110A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPH04334110A JPH04334110A JP10297291A JP10297291A JPH04334110A JP H04334110 A JPH04334110 A JP H04334110A JP 10297291 A JP10297291 A JP 10297291A JP 10297291 A JP10297291 A JP 10297291A JP H04334110 A JPH04334110 A JP H04334110A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input terminal
- mutual conductance
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は遅延回路に関し、特に、
電子回路における遅延時間の調整用、またはフィルタの
群遅延量の補正用として用いられる遅延回路に関する。
電子回路における遅延時間の調整用、またはフィルタの
群遅延量の補正用として用いられる遅延回路に関する。
【０００２】
【従来の技術】一般に、フィルタの群遅延特性は、遮断
周波数付近において遅延量が増大するため、フィルタの
使用周波数帯域内における群遅延量が一定となるように
、遅延回路を用いて遅延量に対する補正が行われている
。また、色信号低域変換記録方式を用いているＶＴＲに
おいては、輝度信号とカラー信号は、各々の帯域特性を
有する低域フイルタまたは帯域フィルタにより帯域制限
が行われている。フィルタの帯域によっては、遅延時間
が異なるために、遅延回路において輝度信号とカラー信
号との時間的なタイミングを合わるように考慮されてい
る。
周波数付近において遅延量が増大するため、フィルタの
使用周波数帯域内における群遅延量が一定となるように
、遅延回路を用いて遅延量に対する補正が行われている
。また、色信号低域変換記録方式を用いているＶＴＲに
おいては、輝度信号とカラー信号は、各々の帯域特性を
有する低域フイルタまたは帯域フィルタにより帯域制限
が行われている。フィルタの帯域によっては、遅延時間
が異なるために、遅延回路において輝度信号とカラー信
号との時間的なタイミングを合わるように考慮されてい
る。
【０００３】図２に示されるのは、従来の遅延回路の一
例を示す回路図である。本従来例は、入力端子５３より
入力される入力信号を同相入力端子に入力し、出力端子
５４の出力信号を逆相入力端子に入力して、高インピー
ダンスにて電流出力を出力する相互コンダンクタンス回
路９と、入力端子５３の入力信号を逆相入力端子に入力
し、同相入力端子が接地される反転増幅回路１０と、相
互コンダンクタンス回路９の電流出力を、バッファ回路
１１を介して同相入力端子に入力し、出力端子５４の出
力信号を逆相入力端子に入力する相互コンダンクタンス
回路１２と、相互コンダンクタンス回路１２の出力側と
出力端子５４との間に接続されるバッファ回路１３と、
相互コンダンクタンス回路９の出力側と反転増幅回路１
０の出力側との間に接続されるコンデンサ１４と、相互
コンダクタンス回路１２の出力側と入力端子との間に接
続されるコンデンサ１５とを備えて構成される。
例を示す回路図である。本従来例は、入力端子５３より
入力される入力信号を同相入力端子に入力し、出力端子
５４の出力信号を逆相入力端子に入力して、高インピー
ダンスにて電流出力を出力する相互コンダンクタンス回
路９と、入力端子５３の入力信号を逆相入力端子に入力
し、同相入力端子が接地される反転増幅回路１０と、相
互コンダンクタンス回路９の電流出力を、バッファ回路
１１を介して同相入力端子に入力し、出力端子５４の出
力信号を逆相入力端子に入力する相互コンダンクタンス
回路１２と、相互コンダンクタンス回路１２の出力側と
出力端子５４との間に接続されるバッファ回路１３と、
相互コンダンクタンス回路９の出力側と反転増幅回路１
０の出力側との間に接続されるコンデンサ１４と、相互
コンダクタンス回路１２の出力側と入力端子との間に接
続されるコンデンサ１５とを備えて構成される。
【０００４】図２において、反転増幅回路１０の利得を
Ａｖ とし、相互コンダクタンス回路９および１２の相
互コンダンクタンスをｇｍ１（＝１／ｒ１ ）およびｇ
ｍ２（＝１／ｒ２ ）、コンデンサ１４および１５の容
量値をＣ１ およびＣ２ とすると、図２における入力
端子５３〜出力端子５４間の伝達関数Ｔ（Ｓ）と、群遅
延量特性Ｔｇｄは、次式にて与えられる。
Ａｖ とし、相互コンダクタンス回路９および１２の相
互コンダンクタンスをｇｍ１（＝１／ｒ１ ）およびｇ
ｍ２（＝１／ｒ２ ）、コンデンサ１４および１５の容
量値をＣ１ およびＣ２ とすると、図２における入力
端子５３〜出力端子５４間の伝達関数Ｔ（Ｓ）と、群遅
延量特性Ｔｇｄは、次式にて与えられる。
【０００５】
【０００６】
【０００７】上式においてＡｖ ＝１とすると、利得┃
Ｔ（Ｓ）┃は１となり、周波数に関係なく振幅は一定と
なって、相互コンダンクタンスｇｍ１およびｇｍ２と、
コンデンサ１４および１５の容量値Ｃ１ およびＣ２
により、希望する周波数ω０ における群遅延量Ｔｇｄ
が設定される。
Ｔ（Ｓ）┃は１となり、周波数に関係なく振幅は一定と
なって、相互コンダンクタンスｇｍ１およびｇｍ２と、
コンデンサ１４および１５の容量値Ｃ１ およびＣ２
により、希望する周波数ω０ における群遅延量Ｔｇｄ
が設定される。
【０００８】
【発明が解決しようとする課題】上述した従来の遅延回
路においては、反転増幅回路１０を設けることを必要と
しており、反転増幅回路１０の利得Ａｖ を１倍とする
ことにより、前周波数帯域における振幅を一定としてい
るため、反転増幅回路１０の利得にバラツキが存在する
と、上記（１）式における分母と分子の絶対値がずれて
リップルが生じてしまうという欠点がある。
路においては、反転増幅回路１０を設けることを必要と
しており、反転増幅回路１０の利得Ａｖ を１倍とする
ことにより、前周波数帯域における振幅を一定としてい
るため、反転増幅回路１０の利得にバラツキが存在する
と、上記（１）式における分母と分子の絶対値がずれて
リップルが生じてしまうという欠点がある。
【０００９】
【課題を解決するための手段】本発明の遅延回路は、同
相入力端子に対しては所定の入力信号を入力し、逆相入
力端子に対しては所定の帰還信号を入力して出力される
信号を、第１のバッファ回路を介して出力する第１の相
互コンダンクタンス回路と、前記第１の相互コンダクタ
ンス回路の同相入力端子と逆相入力端子との間に接続さ
れる第１の抵抗と、前記第１の相互コンダクタンス回路
の出力端と接地点との間に接続される第１のコンデンサ
と、同相入力端子に対しては前記第１のバッファ回路の
出力信号を入力し、逆相入力端子に対しては前記所定の
帰還信号を入力して出力される信号を、第２のバッファ
回路を介して所定の出力信号として出力する第２の相互
コンダクタンス回路と、前記第２の相互コンダクタンス
回路の出力端と、前記第１の相互コンダンクタンス回路
の同相入力端子との間に接続される第２のコンデンサと
を備え、前記第２のバッファ回路より出力される出力信
号を、第２の抵抗を介して前記所定の帰還信号として生
成することを特徴としている。
相入力端子に対しては所定の入力信号を入力し、逆相入
力端子に対しては所定の帰還信号を入力して出力される
信号を、第１のバッファ回路を介して出力する第１の相
互コンダンクタンス回路と、前記第１の相互コンダクタ
ンス回路の同相入力端子と逆相入力端子との間に接続さ
れる第１の抵抗と、前記第１の相互コンダクタンス回路
の出力端と接地点との間に接続される第１のコンデンサ
と、同相入力端子に対しては前記第１のバッファ回路の
出力信号を入力し、逆相入力端子に対しては前記所定の
帰還信号を入力して出力される信号を、第２のバッファ
回路を介して所定の出力信号として出力する第２の相互
コンダクタンス回路と、前記第２の相互コンダクタンス
回路の出力端と、前記第１の相互コンダンクタンス回路
の同相入力端子との間に接続される第２のコンデンサと
を備え、前記第２のバッファ回路より出力される出力信
号を、第２の抵抗を介して前記所定の帰還信号として生
成することを特徴としている。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、入力端子
５１および出力端子５２に対応して、入力端子５１より
入力される入力信号を同相入力端子に入力し、出力端子
５２の出力信号を抵抗８を介して逆相入力端子に入力し
て、高インピーダンスにて電流出力を出力する相互コン
ダンクタンス回路１と、相互コンダンクタンス回路１の
電流出力を、バッファ回路２を介して同相入力端子に入
力し、出力端子５２の出力信号を抵抗８を介して逆相入
力端子に入力する相互コンダンクタンス回路３と、相互
コンダンクタンス回路３の出力側と出力端子５１との間
に接続されるバッファ回路４と、相互コンダンクタンス
回路１の出力側と接地点との間に接続されるコンデンサ
５と、相互コンダンクタンス回路３の出力側と入力端子
５１との間に接続されるコンデンサ６と、入力端子５１
と相互コンダクタンス回路１の逆相入力端子との間に接
続されるコンデンサ７とを備えて構成される。
である。図１に示されるように、本実施例は、入力端子
５１および出力端子５２に対応して、入力端子５１より
入力される入力信号を同相入力端子に入力し、出力端子
５２の出力信号を抵抗８を介して逆相入力端子に入力し
て、高インピーダンスにて電流出力を出力する相互コン
ダンクタンス回路１と、相互コンダンクタンス回路１の
電流出力を、バッファ回路２を介して同相入力端子に入
力し、出力端子５２の出力信号を抵抗８を介して逆相入
力端子に入力する相互コンダンクタンス回路３と、相互
コンダンクタンス回路３の出力側と出力端子５１との間
に接続されるバッファ回路４と、相互コンダンクタンス
回路１の出力側と接地点との間に接続されるコンデンサ
５と、相互コンダンクタンス回路３の出力側と入力端子
５１との間に接続されるコンデンサ６と、入力端子５１
と相互コンダクタンス回路１の逆相入力端子との間に接
続されるコンデンサ７とを備えて構成される。
【００１２】図１において、相互コンダクタンス回路１
および３の相互コンダンクタンスをｇｍ１（＝１／ｒ１
）およびｇｍ２（＝１／ｒ２ ）、コンデンサ６およ
び７の容量値をＣ１ およびＣ２ 、抵抗７および８の
抵抗値をＲ１ およびＲ２ とすると、図１における入
力端子５１〜出力端子５２間の伝達関数Ｔ（Ｓ）と、群
遅延量特性Ｔｇｄは、次式にて与えられる。
および３の相互コンダンクタンスをｇｍ１（＝１／ｒ１
）およびｇｍ２（＝１／ｒ２ ）、コンデンサ６およ
び７の容量値をＣ１ およびＣ２ 、抵抗７および８の
抵抗値をＲ１ およびＲ２ とすると、図１における入
力端子５１〜出力端子５２間の伝達関数Ｔ（Ｓ）と、群
遅延量特性Ｔｇｄは、次式にて与えられる。
【００１３】
【００１４】
【００１５】上式においてＲ１ ＝Ｒ２ とすると、利
得┃Ｔ（Ｓ）┃は１となり、周波数に関係なく振幅は一
定となって、相互コンダンクタンスｇｍ１およびｇｍ２
と、コンデンサ５および６の容量値Ｃ１ およびＣ２
により、希望する周波数ω０ における群遅延量Ｔｇｄ
が設定される。
得┃Ｔ（Ｓ）┃は１となり、周波数に関係なく振幅は一
定となって、相互コンダンクタンスｇｍ１およびｇｍ２
と、コンデンサ５および６の容量値Ｃ１ およびＣ２
により、希望する周波数ω０ における群遅延量Ｔｇｄ
が設定される。
【００１６】
【発明の効果】以上説明したように、本発明は、出力信
号を、所定の抵抗を介して前段ならびに後段の相互コン
ダクタンス回路の逆相入力端子に帰還する構成を用いる
ことにより、回路構成が簡易化され、出力振幅における
リップル分散値の少ない遅延回路を提供することができ
るという効果がある。
号を、所定の抵抗を介して前段ならびに後段の相互コン
ダクタンス回路の逆相入力端子に帰還する構成を用いる
ことにより、回路構成が簡易化され、出力振幅における
リップル分散値の少ない遅延回路を提供することができ
るという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１、３、９、１２ 相互コンダクタンス回路２、
４、１１、１３ バッファ回路５、６、１４、１
５ コンデンサ７、８ 抵抗 １０ 反転増幅回路
４、１１、１３ バッファ回路５、６、１４、１
５ コンデンサ７、８ 抵抗 １０ 反転増幅回路
Claims (1)
- 【請求項１】 同相入力端子に対しては所定の入力信
号を入力し、逆相入力端子に対しては所定の帰還信号を
入力して出力される信号を、第１のバッファ回路を介し
て出力する第１の相互コンダンクタンス回路と、前記第
１の相互コンダクタンス回路の同相入力端子と逆相入力
端子との間に接続される第１の抵抗と、前記第１の相互
コンダクタンス回路の出力端と接地点との間に接続され
る第１のコンデンサと、同相入力端子に対しては前記第
１のバッファ回路の出力信号を入力し、逆相入力端子に
対しては前記所定の帰還信号を入力して出力される信号
を、第２のバッファ回路を介して所定の出力信号として
出力する第２の相互コンダクタンス回路と、前記第２の
相互コンダクタンス回路の出力端と、前記第１の相互コ
ンダンクタンス回路の同相入力端子との間に接続される
第２のコンデンサと、を備え、前記第２のバッファ回路
より出力される出力信号を、第２の抵抗を介して前記所
定の帰還信号として生成することを特徴とする遅延回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297291A JPH04334110A (ja) | 1991-05-09 | 1991-05-09 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297291A JPH04334110A (ja) | 1991-05-09 | 1991-05-09 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334110A true JPH04334110A (ja) | 1992-11-20 |
Family
ID=14341670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10297291A Pending JPH04334110A (ja) | 1991-05-09 | 1991-05-09 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334110A (ja) |
-
1991
- 1991-05-09 JP JP10297291A patent/JPH04334110A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0393717B1 (en) | Active filter circuit | |
| JPH08501674A (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JPH0683113B2 (ja) | 回線等化回路 | |
| JP2542634B2 (ja) | アクティブフィルタ型信号調整回路 | |
| US4229716A (en) | Amplitude equalizer circuit | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPH04334110A (ja) | 遅延回路 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JPH03175714A (ja) | フィルタ回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPH0220170B2 (ja) | ||
| US4568980A (en) | Video clamping correction circuit | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP3349550B2 (ja) | フィルタ回路 | |
| JP2658102B2 (ja) | 周波数特性調整回路 | |
| JP2546279B2 (ja) | 可変振幅等化器 | |
| JP2937653B2 (ja) | 周波数特性調整回路 | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JP3016942B2 (ja) | 利得切換回路 | |
| SU932624A1 (ru) | Корректор искажений амплитудно-частотной характеристики канала св зи | |
| Shah et al. | CFA-based three input and two outputs voltage-mode universal filter | |
| JP2750776B2 (ja) | グラフィックイコライザ回路 | |
| SU1171980A1 (ru) | Операционный усилитель |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |