JP2750776B2 - グラフィックイコライザ回路 - Google Patents
グラフィックイコライザ回路Info
- Publication number
- JP2750776B2 JP2750776B2 JP16085490A JP16085490A JP2750776B2 JP 2750776 B2 JP2750776 B2 JP 2750776B2 JP 16085490 A JP16085490 A JP 16085490A JP 16085490 A JP16085490 A JP 16085490A JP 2750776 B2 JP2750776 B2 JP 2750776B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- voltage
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、グラフィックイコライザ回路に関し、詳
しくは、入力信号のバイアス設定等についての自由度が
大きく、S/N比を向上させることができ、IC化に適する
ようなグラフィックイコライザ回路に関する。
しくは、入力信号のバイアス設定等についての自由度が
大きく、S/N比を向上させることができ、IC化に適する
ようなグラフィックイコライザ回路に関する。
［従来の技術］ 第３図（ａ），（ｂ）は、従来のグラフィックイコラ
イザ回路の説明図である。
イザ回路の説明図である。
同図（ａ）に示すように、この回路は、オペアンプ
（OP）１の非反転入力端子（＋位相入力）及び反転入力
端子（−位相入力）の間に可変抵抗器（ボリューム,V
R）２の両端子が接続され、その可変端子側がLCrの直列
共振回路３を介して接地されている。オペアンプ１の出
力信号（電圧）V0は、反転入力端子に抵抗R0を介して帰
還され、入力信号（電圧）Viが抵抗Riを介して供給され
る。
（OP）１の非反転入力端子（＋位相入力）及び反転入力
端子（−位相入力）の間に可変抵抗器（ボリューム,V
R）２の両端子が接続され、その可変端子側がLCrの直列
共振回路３を介して接地されている。オペアンプ１の出
力信号（電圧）V0は、反転入力端子に抵抗R0を介して帰
還され、入力信号（電圧）Viが抵抗Riを介して供給され
る。
ここで、オペアンプ１の開ループゲインをＡとする
と、Ａ＞＞１で、Ri,R0をRi＝R0＝Ｒとすると、次のよ
うな関係が成立する。ボリューム２の可変端子がＡ点
にあるときの直列共振回路３の共振周波数f0における入
出力関係は次の式で表される。なお、このときには、ボ
リューム２には電流が流れない。そのためオペアンプ１
はバッファアンプとなる。
と、Ａ＞＞１で、Ri,R0をRi＝R0＝Ｒとすると、次のよ
うな関係が成立する。ボリューム２の可変端子がＡ点
にあるときの直列共振回路３の共振周波数f0における入
出力関係は次の式で表される。なお、このときには、ボ
リューム２には電流が流れない。そのためオペアンプ１
はバッファアンプとなる。
ボリューム２の可変端子がＢ点にあるときの直列共振
回路３の共振周波数f0における入出力関係は次の式にな
る。なお、このときには、ボリューム２には電流が流れ
ない。そのためオペアンプ１は通常の増幅器として動作
する。
回路３の共振周波数f0における入出力関係は次の式にな
る。なお、このときには、ボリューム２には電流が流れ
ない。そのためオペアンプ１は通常の増幅器として動作
する。
ボリューム２の可変端子が中点にあるときの直列共振
回路３の共振周波数f0における入出力関係は、V0＝Viで
ある。
回路３の共振周波数f0における入出力関係は、V0＝Viで
ある。
以上の関係式から理解できるように、この回路は、グ
ラフィックイコライザ機能を有する。なお、ｒは、共振
回路３の抵抗ｒの抵抗値である。
ラフィックイコライザ機能を有する。なお、ｒは、共振
回路３の抵抗ｒの抵抗値である。
以上は、直列共振回路３が１個の場合である。通常、
グラフィックイコライザ回路は、オーディオ帯域を５〜
７分割程度に分割し、特定の中心周波数を中心にそこか
らある帯域に亙って減衰または強調する動作をさせる。
そのために中心周波数f0が相違する５〜７個の直列共振
回路３とそれに対応する５〜７個のボリューム２とがそ
れぞれオペアンプ１の非反転入力端子及び反転入力端子
に並列接続されることになる。
グラフィックイコライザ回路は、オーディオ帯域を５〜
７分割程度に分割し、特定の中心周波数を中心にそこか
らある帯域に亙って減衰または強調する動作をさせる。
そのために中心周波数f0が相違する５〜７個の直列共振
回路３とそれに対応する５〜７個のボリューム２とがそ
れぞれオペアンプ１の非反転入力端子及び反転入力端子
に並列接続されることになる。
このような回路では、ボリューム２がオペアンプ１の
入力側に接続されている関係でIC化し難い欠点がある。
そこで、これをよりIC化し易くした回路として特開昭63
−276312号を挙げることができる。この回路は、同図
（ｂ）に示すように、ボリューム２を外部へ引出してこ
れにより電圧−電流変換回路（以下V/I変換回路）3,4の
電流値を制御する構成を採る。これらV/I変換回路3,4
は、アクティブフィルタ５を介して入力信号を受け、そ
の周波数に応じた電圧を電流値に変換する。ここで変換
された電流値は、それぞれオペアンプ１の非反転入力端
子及び反転入力端子にそれぞれ加えられる。このことで
アクティブフィルタ５で設定された帯域の信号を得る。
なお、V/I変換回路3,4は、ボリュームの動作に応じて相
互に差動動作するようになっている。
入力側に接続されている関係でIC化し難い欠点がある。
そこで、これをよりIC化し易くした回路として特開昭63
−276312号を挙げることができる。この回路は、同図
（ｂ）に示すように、ボリューム２を外部へ引出してこ
れにより電圧−電流変換回路（以下V/I変換回路）3,4の
電流値を制御する構成を採る。これらV/I変換回路3,4
は、アクティブフィルタ５を介して入力信号を受け、そ
の周波数に応じた電圧を電流値に変換する。ここで変換
された電流値は、それぞれオペアンプ１の非反転入力端
子及び反転入力端子にそれぞれ加えられる。このことで
アクティブフィルタ５で設定された帯域の信号を得る。
なお、V/I変換回路3,4は、ボリュームの動作に応じて相
互に差動動作するようになっている。
［解決しようとする課題］ 第３図（ａ）の回路にあっては、共振回路をコイルシ
ミュレーションしたとしても外付けコンデンサが必要に
なり、かつ、オペアンプに接続されたボリュームが複数
個設けられるためにこれらの引き回しによるノイズが発
生し易く、また、回路から外部に配線接続するためのピ
ン数が多くなる欠点がある。
ミュレーションしたとしても外付けコンデンサが必要に
なり、かつ、オペアンプに接続されたボリュームが複数
個設けられるためにこれらの引き回しによるノイズが発
生し易く、また、回路から外部に配線接続するためのピ
ン数が多くなる欠点がある。
一方、同図（ｂ）の回路にあっては、同図（ａ）の回
路よりはIC化し易いが、入力側に直列に抵抗Riが必要と
され、かつ、その値をオペアンプ１の帰還抵抗とほぼ同
じ値に設定しなければならない関係で回路設計上制限を
受けたり、入力電圧Viのレベルに制限を受ける問題があ
る。また、入力バイアスレベルによってはS/N比が低下
してダイナミックレンジが十分に採れない欠点がある。
路よりはIC化し易いが、入力側に直列に抵抗Riが必要と
され、かつ、その値をオペアンプ１の帰還抵抗とほぼ同
じ値に設定しなければならない関係で回路設計上制限を
受けたり、入力電圧Viのレベルに制限を受ける問題があ
る。また、入力バイアスレベルによってはS/N比が低下
してダイナミックレンジが十分に採れない欠点がある。
この発明は、このような従来技術の問題点を解決する
ものであって、IC化し易く、バイアスレベル等に制限さ
れ難く、かつ、ダイナミックレンジが大きく採れるグラ
フィックイコライザ回路を提供することを目的とする。
ものであって、IC化し易く、バイアスレベル等に制限さ
れ難く、かつ、ダイナミックレンジが大きく採れるグラ
フィックイコライザ回路を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するためのこの発明のグラフィ
ックイコライザ回路の特徴は、入力信号を受ける第１の
電圧−電流変換回路と、この出力を受けるアクティブフ
ィルタと、第１の電圧−電流変換回路の出力と基準バイ
アス電圧ラインとの間に挿入された負荷抵抗と、この負
荷抵抗に発生する前記出力による電圧をその第１の入力
に受け、出力側が帰還抵抗を介して第１の入力の位相と
逆の位相のその第２の入力に帰還された演算増幅器と、
出力側が前記の出力による電圧を発生する負荷抵抗の端
子側に接続され、第１の可変電流源を有しアクティブフ
ィルタの出力を受けて第１の可変電流源の電流値に応じ
て利得が制御される第２の電圧−電流変換回路と、第２
の可変電流源を有し出力側が演算増幅器の第２の入力側
に接続され、アクティブフィルタの出力を受けて第２の
可変電流源の電流値に応じて利得が制御される第３の電
圧−電流変換回路とを備えていて、第１および第２の可
変電流源の電流値が外部から制御されるものである。
ックイコライザ回路の特徴は、入力信号を受ける第１の
電圧−電流変換回路と、この出力を受けるアクティブフ
ィルタと、第１の電圧−電流変換回路の出力と基準バイ
アス電圧ラインとの間に挿入された負荷抵抗と、この負
荷抵抗に発生する前記出力による電圧をその第１の入力
に受け、出力側が帰還抵抗を介して第１の入力の位相と
逆の位相のその第２の入力に帰還された演算増幅器と、
出力側が前記の出力による電圧を発生する負荷抵抗の端
子側に接続され、第１の可変電流源を有しアクティブフ
ィルタの出力を受けて第１の可変電流源の電流値に応じ
て利得が制御される第２の電圧−電流変換回路と、第２
の可変電流源を有し出力側が演算増幅器の第２の入力側
に接続され、アクティブフィルタの出力を受けて第２の
可変電流源の電流値に応じて利得が制御される第３の電
圧−電流変換回路とを備えていて、第１および第２の可
変電流源の電流値が外部から制御されるものである。
［作用］ このように、入力側にV/I変換回路を設けて、入力信
号を受け、入力信号の電圧レベルに対応する電流を負荷
抵抗に流して電圧を発生させ、その電圧をオペアンプ等
の増幅器に加えるようにし、かつ、周波数に応じて信号
の減衰，強調を行うために前記のV/I変換回路の電流を
アクティブフィルタで受けて周波数に対応する電圧を発
生させて、それを減衰側と強調側に対応してそれぞれ設
けられているV/I変換回路で電流に変換するようにし、
さらに、これら電流変換出力を前記の負荷抵抗で加算
（あるいは減算）するように構成しているので、入力側
に直列に抵抗を挿入しなくても済む。
号を受け、入力信号の電圧レベルに対応する電流を負荷
抵抗に流して電圧を発生させ、その電圧をオペアンプ等
の増幅器に加えるようにし、かつ、周波数に応じて信号
の減衰，強調を行うために前記のV/I変換回路の電流を
アクティブフィルタで受けて周波数に対応する電圧を発
生させて、それを減衰側と強調側に対応してそれぞれ設
けられているV/I変換回路で電流に変換するようにし、
さらに、これら電流変換出力を前記の負荷抵抗で加算
（あるいは減算）するように構成しているので、入力側
に直列に抵抗を挿入しなくても済む。
このように入力側がV/I変換回路となっていて、増幅
器の入力に対して直列に抵抗が挿入されていない構成と
なることから入力バイアス等の設定に自由度が生じ、か
つ、ダイナミックレンジを十分に確保できる。しかも、
ボリュームで直接制御する方式ではなく、直流制御とな
ることからIC化に適し、かつ、S/N比が大きく採れる回
路にすることができる。
器の入力に対して直列に抵抗が挿入されていない構成と
なることから入力バイアス等の設定に自由度が生じ、か
つ、ダイナミックレンジを十分に確保できる。しかも、
ボリュームで直接制御する方式ではなく、直流制御とな
ることからIC化に適し、かつ、S/N比が大きく採れる回
路にすることができる。
しかも、グラフィックイコライザ回路の出力として挿
入されている演算増幅器は、その第１の入力，これに対
する逆の位相のその第２の入力、すなわち、（＋）位相
入力と（−）位相入力とがバーチャルショートの関係に
なるので、（−）位相入力に加えられたイコライズされ
た信号は、等価的に（＋）位相入力側を介して負荷抵抗
の端子で加算（位相が異なるので実際は減算）されるこ
とになる。これによって、すべてのイコライズされた入
力信号が負荷抵抗の端子に発生することになる。その負
荷抵抗の他の端子は、基準バイアスラインに接続されて
いるので、基準バイアス点ですべてのイコライズ信号が
重畳されることになる。その結果として、基準レベルの
変動が少なく、S/N比が向上し、ダイナミックレンジを
大きくすることが可能になる。
入されている演算増幅器は、その第１の入力，これに対
する逆の位相のその第２の入力、すなわち、（＋）位相
入力と（−）位相入力とがバーチャルショートの関係に
なるので、（−）位相入力に加えられたイコライズされ
た信号は、等価的に（＋）位相入力側を介して負荷抵抗
の端子で加算（位相が異なるので実際は減算）されるこ
とになる。これによって、すべてのイコライズされた入
力信号が負荷抵抗の端子に発生することになる。その負
荷抵抗の他の端子は、基準バイアスラインに接続されて
いるので、基準バイアス点ですべてのイコライズ信号が
重畳されることになる。その結果として、基準レベルの
変動が少なく、S/N比が向上し、ダイナミックレンジを
大きくすることが可能になる。
［実施例］ 以下、この発明の一実施例について図面を参照して詳
細に説明する。
細に説明する。
第１図は、この発明を適用したグラフィックイコライ
ザ回路の基本的なブロック図であり、第２図は、その具
体的な回路図である。なお、第３図と同等の構成要素は
同一の符号で示す。
ザ回路の基本的なブロック図であり、第２図は、その具
体的な回路図である。なお、第３図と同等の構成要素は
同一の符号で示す。
10は、グラフィックイコライザ回路であって、入力信
号ViをV/I変換回路11で受け、その電流出力を負荷抵抗
ＲLに流出する。負荷抵抗ＲLの端子11aは、前記の電流
により電圧が発生する端子であり、これがオペアンプ１
の非反転入力端子に接続されている。また、その反対側
の端子は、基準バイアスラインVrに接続されている。
号ViをV/I変換回路11で受け、その電流出力を負荷抵抗
ＲLに流出する。負荷抵抗ＲLの端子11aは、前記の電流
により電圧が発生する端子であり、これがオペアンプ１
の非反転入力端子に接続されている。また、その反対側
の端子は、基準バイアスラインVrに接続されている。
V/I変換回路11の出力電流は、さらに、複数のアクテ
ィブフィルタ12a,12b,・・・に加えられる。アクティブ
フィルタには、電圧コントロールの電圧ソース型アクテ
ィブフィルタ（VCVS）が一般的であるが、ここでは、電
流入力の電圧ソース型を使用する。そこで、アクティブ
フィルタ12aの出力は、通常、電圧になる。このアクテ
ィブフィルタ12aの出力電圧がV/I変換回路13a,14aにそ
れぞれ加えられている。そして、V/I変換回路13aの出力
電流は、負荷抵抗ＲLの非反転入力端子に接続された端
子11aに加えられ、V/I変換回路14aの出力電流は、オペ
アンプ１の反転入力端子に加えられている。なお、V/I
変換回路13a,14aは通常逆位相で作用する。
ィブフィルタ12a,12b,・・・に加えられる。アクティブ
フィルタには、電圧コントロールの電圧ソース型アクテ
ィブフィルタ（VCVS）が一般的であるが、ここでは、電
流入力の電圧ソース型を使用する。そこで、アクティブ
フィルタ12aの出力は、通常、電圧になる。このアクテ
ィブフィルタ12aの出力電圧がV/I変換回路13a,14aにそ
れぞれ加えられている。そして、V/I変換回路13aの出力
電流は、負荷抵抗ＲLの非反転入力端子に接続された端
子11aに加えられ、V/I変換回路14aの出力電流は、オペ
アンプ１の反転入力端子に加えられている。なお、V/I
変換回路13a,14aは通常逆位相で作用する。
他のアクティブフィルタ12b,・・・についても前記V/
I変換回路13a,14aと同様な２つのV/I変換回路にその出
力側がそれぞれ接続され、それらV/I変換回路が前記V/I
変換回路13a,14aと同様な関係でオペアンプ１の非反転
入力端子及び反転入力端子にそれぞれ接続されている
が、これらについては図では省略している。
I変換回路13a,14aと同様な２つのV/I変換回路にその出
力側がそれぞれ接続され、それらV/I変換回路が前記V/I
変換回路13a,14aと同様な関係でオペアンプ１の非反転
入力端子及び反転入力端子にそれぞれ接続されている
が、これらについては図では省略している。
なお、オペアンプ１の反転入力端子側への帰還抵抗R0
は、ここでは、R0＝ＲLであり、その抵抗値が負荷抵抗
ＲLと同じ値となっている。また、各V/I変換回路の電圧
−電流変換率を1/RL（あるいは、Ｋ×1/RL）とする。Ｋ
は、V/I変換回路13a,14aのゲインであって、外部からこ
れらのエミッタ結合差動対の電流源13b,14bの電流値を
制御することでそのｇmを制御し、ここでは、これを、
例えば、外部からボリューム16を介して制御回路15によ
り選択的に制御する。
は、ここでは、R0＝ＲLであり、その抵抗値が負荷抵抗
ＲLと同じ値となっている。また、各V/I変換回路の電圧
−電流変換率を1/RL（あるいは、Ｋ×1/RL）とする。Ｋ
は、V/I変換回路13a,14aのゲインであって、外部からこ
れらのエミッタ結合差動対の電流源13b,14bの電流値を
制御することでそのｇmを制御し、ここでは、これを、
例えば、外部からボリューム16を介して制御回路15によ
り選択的に制御する。
制御回路15は、ボリューム16の設定が中点のときに
は、V/I変換回路13a,14aの電流源の電流がゼロになるよ
うに制御して両者とも動作しないようにする。また、ボ
リューム16の設定が中点より下の信号減衰状態では、V/
I変換回路13aのみ動作させてV/I変換回路14aの動作を停
止状態にする。さらに、その設定が中点より上の信号強
調状態では、V/I変換回路14aのみ動作させてV/I変換回
路13aの動作を停止させる。
は、V/I変換回路13a,14aの電流源の電流がゼロになるよ
うに制御して両者とも動作しないようにする。また、ボ
リューム16の設定が中点より下の信号減衰状態では、V/
I変換回路13aのみ動作させてV/I変換回路14aの動作を停
止状態にする。さらに、その設定が中点より上の信号強
調状態では、V/I変換回路14aのみ動作させてV/I変換回
路13aの動作を停止させる。
次にこのような制御動作について説明する。なお、オ
ペアンプ１の非反転入力端子の電圧（端子11aの電圧）
をＶLとし、説明の都合上、バイアス電圧Vrを接地レベ
ルとする。また、V/I変換回路13a,14aを中心に説明し、
他のアクティブフィルタ12b,・・・の回路については同
様であるのでその説明を割愛する。
ペアンプ１の非反転入力端子の電圧（端子11aの電圧）
をＶLとし、説明の都合上、バイアス電圧Vrを接地レベ
ルとする。また、V/I変換回路13a,14aを中心に説明し、
他のアクティブフィルタ12b,・・・の回路については同
様であるのでその説明を割愛する。
信号減衰状態 この場合には、V/I変換回路13aのみが中点より下側の
ボリューム16の設定値に応じた動作をし、V/I変換回路1
4aが動作しない状態に制御される。したがって、オペア
ンプ１はバッファアンプとなる。その入出力関係は、 となる（ただし、周波数f0はアクティブフィルタ12aの
中心周波数）。
ボリューム16の設定値に応じた動作をし、V/I変換回路1
4aが動作しない状態に制御される。したがって、オペア
ンプ１はバッファアンプとなる。その入出力関係は、 となる（ただし、周波数f0はアクティブフィルタ12aの
中心周波数）。
その結果、入力信号Viに対する減衰量がＫの値を選択
することにより制御できる。そして、信号最大減衰時
（ボリューム16の設定が第３図（ａ）のボリューム２を
Ａ点にしたときに対応するとき）にはV/I変換回路13aの
ゲインＫが最も大きな値を採る。
することにより制御できる。そして、信号最大減衰時
（ボリューム16の設定が第３図（ａ）のボリューム２を
Ａ点にしたときに対応するとき）にはV/I変換回路13aの
ゲインＫが最も大きな値を採る。
信号強調状態 この場合には、V/I変換回路14aのみが中点より上側の
ボリューム16の設定値に応じた動作をし、V/I変換回路1
3aが動作しない状態に制御される。その結果、入力信号
Viとオペアンプ１の非反転入力ＶLとの関係はVi＝ＶLと
なる。そこで、その入出力関係は、 となる（ただし、周波数f0はアクティブフィルタ12aの
中心周波数）。
ボリューム16の設定値に応じた動作をし、V/I変換回路1
3aが動作しない状態に制御される。その結果、入力信号
Viとオペアンプ１の非反転入力ＶLとの関係はVi＝ＶLと
なる。そこで、その入出力関係は、 となる（ただし、周波数f0はアクティブフィルタ12aの
中心周波数）。
その結果、入力信号Viに対する強調量がＫの値を選択
することにより制御できる。そして、信号最大強調時
（ボリューム16の設定が第３図（ａ）のボリューム２を
Ｂ点にしたときに対応するとき）にはV/I変換回路14aの
ゲインＫが最も大きな値を採る。
することにより制御できる。そして、信号最大強調時
（ボリューム16の設定が第３図（ａ）のボリューム２を
Ｂ点にしたときに対応するとき）にはV/I変換回路14aの
ゲインＫが最も大きな値を採る。
フラット状態 この時には、V/I変換回路13a,V/I変換回路14aがとも
動作しないように制御される。オペアンプ１は、単にバ
ッファとなるためVi＝V0である。これは、ボリューム16
の設定が第３図（ａ）のボリューム２を中点に設定した
ときに対応している。
動作しないように制御される。オペアンプ１は、単にバ
ッファとなるためVi＝V0である。これは、ボリューム16
の設定が第３図（ａ）のボリューム２を中点に設定した
ときに対応している。
このようなことから、この回路にグラフィックイコラ
イザの機能を持たせることができ、オペアンプ１に対し
てパラレルに挿入された負荷抵抗ＲLにより信号（電
圧）が入力される回路構成となるために、入力側に抵抗
値を直列に挿入する必要はなくなる。しかも、入力信号
をV/I変換回路11で受けているので、入力側のバイアス
レベルを自由に設定でき、入力バイアスレベルによって
S/N比が低下したり、ダイナミックレンジが十分に採れ
ないようなことがなくなる。
イザの機能を持たせることができ、オペアンプ１に対し
てパラレルに挿入された負荷抵抗ＲLにより信号（電
圧）が入力される回路構成となるために、入力側に抵抗
値を直列に挿入する必要はなくなる。しかも、入力信号
をV/I変換回路11で受けているので、入力側のバイアス
レベルを自由に設定でき、入力バイアスレベルによって
S/N比が低下したり、ダイナミックレンジが十分に採れ
ないようなことがなくなる。
第２図は、第１図に示す回路の具体例であって、21が
第１図のV/I変換回路11に相当する。22が帯域フィルタ
を構成するアクティブフィルタ回路である。この回路22
は、可変ｇm回路23とコンデンサC1からなる微分回路24
と、可変ｇm回路25とコンデンサC2からなる積分回路25
とを従属接続した回路である。
第１図のV/I変換回路11に相当する。22が帯域フィルタ
を構成するアクティブフィルタ回路である。この回路22
は、可変ｇm回路23とコンデンサC1からなる微分回路24
と、可変ｇm回路25とコンデンサC2からなる積分回路25
とを従属接続した回路である。
26は、V/I変換回路13aに対応する回路であり、27は、
V/I変換回路14aに対応する回路である。そして、28がオ
ペアンプ１に対応している。
V/I変換回路14aに対応する回路である。そして、28がオ
ペアンプ１に対応している。
ここで、V/I変換回路26の電流源26aの電流値ＩAの値
を選択的に設定することで入力信号の減衰制御が行え、
V/I変換回路27の電流源27aの電流値ＩBの値を選択的に
設定することで入力信号の強調制御が行える。また、電
流値ＩA,IBをゼロにするとフラット特性の出力が得られ
る。したがって、直流制御が入力信号の減衰や強調が可
能である。
を選択的に設定することで入力信号の減衰制御が行え、
V/I変換回路27の電流源27aの電流値ＩBの値を選択的に
設定することで入力信号の強調制御が行える。また、電
流値ＩA,IBをゼロにするとフラット特性の出力が得られ
る。したがって、直流制御が入力信号の減衰や強調が可
能である。
以上説明してきたが、実施例では、V/I変換回路13a,1
4aの一方のみを選択的に動作させるようにしているが、
これらV/I変換回路を制御回路15により差動制御しても
よく、例えば、V/I変換回路13aの変換コンダクタンスを
（１−ａ）・ｇmとし、V/I変換回路14aは、（１＋ａ）
・ｇmとすれば、このａをボリューム16により、１≧ａ
≧−１として制御すればよい。なお、この場合にもａ＝
０の中点に設定されたときには、V/I変換回路13a,14aの
動作を停止させることができる。
4aの一方のみを選択的に動作させるようにしているが、
これらV/I変換回路を制御回路15により差動制御しても
よく、例えば、V/I変換回路13aの変換コンダクタンスを
（１−ａ）・ｇmとし、V/I変換回路14aは、（１＋ａ）
・ｇmとすれば、このａをボリューム16により、１≧ａ
≧−１として制御すればよい。なお、この場合にもａ＝
０の中点に設定されたときには、V/I変換回路13a,14aの
動作を停止させることができる。
実施例では、V/I変換回路11,13a,14aの電圧−電流変
換率を同じかそれ×Ｋにしているが、これらは必ずしも
同じである必要はない。また、負荷抵抗ＲLとオペアン
プ１の帰還抵抗R0も同じ値となっているが、これらも同
じ値を採る必要はない。例えば、V/I変換回路13a,14aの
Ｋの値を2Kにして２倍にすれば、負荷抵抗ＲLを帰還抵
抗R0の値に対して1/2、すなわち、ＲL/2にすることもで
きるし、V/I変換回路13a,14aのＫの値を相互に異なる値
に設定することもできる。それに応じてV/I変換回路11
や負荷抵抗ＲLの値を種々の値にすることが可能であ
る。
換率を同じかそれ×Ｋにしているが、これらは必ずしも
同じである必要はない。また、負荷抵抗ＲLとオペアン
プ１の帰還抵抗R0も同じ値となっているが、これらも同
じ値を採る必要はない。例えば、V/I変換回路13a,14aの
Ｋの値を2Kにして２倍にすれば、負荷抵抗ＲLを帰還抵
抗R0の値に対して1/2、すなわち、ＲL/2にすることもで
きるし、V/I変換回路13a,14aのＫの値を相互に異なる値
に設定することもできる。それに応じてV/I変換回路11
や負荷抵抗ＲLの値を種々の値にすることが可能であ
る。
［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、入力側がV/I変換回路となっていて、増幅器の入力
に対して直列に抵抗が挿入されていない構成となること
から入力バイアス等の設定に自由度が生じ、かつ、ダイ
ナミックレンジを十分に確保できる。しかも、ボリュー
ムで直接制御する方式ではなく、直流制御となることか
らIC化に適し、かつ、S/N比が大きく採れる回路にする
ことができる。その結果、ピン数が少なく、小型化し易
いグラフィックイコライザ回路を実現できる。
は、入力側がV/I変換回路となっていて、増幅器の入力
に対して直列に抵抗が挿入されていない構成となること
から入力バイアス等の設定に自由度が生じ、かつ、ダイ
ナミックレンジを十分に確保できる。しかも、ボリュー
ムで直接制御する方式ではなく、直流制御となることか
らIC化に適し、かつ、S/N比が大きく採れる回路にする
ことができる。その結果、ピン数が少なく、小型化し易
いグラフィックイコライザ回路を実現できる。
また、グラフィックイコライザ回路の出力として挿入
されている演算増幅器は、その第１の入力，これに対す
る逆の位相のその第２の入力、すなわち、（＋）位相入
力と（−）位相入力とがバーチャルショートの関係にな
るので、（−）位相入力に加えられたイコライズされた
信号は、等価的に（＋）位相入力側を介して負荷抵抗の
端子で加算（位相が異なるので実際は減算）されること
になる。これによって、すべてのイコライズされた入力
信号が負荷抵抗の端子に発生することになる。その負荷
抵抗の他の端子は、基準バイアスラインに接続されてい
るので、基準バイアス点ですべてのイコライズ信号が重
畳されることになる。その結果として、基準レベルの変
動が少なく、S/N比が向上し、ダイナミックレンジを大
きくすることが可能になる。
されている演算増幅器は、その第１の入力，これに対す
る逆の位相のその第２の入力、すなわち、（＋）位相入
力と（−）位相入力とがバーチャルショートの関係にな
るので、（−）位相入力に加えられたイコライズされた
信号は、等価的に（＋）位相入力側を介して負荷抵抗の
端子で加算（位相が異なるので実際は減算）されること
になる。これによって、すべてのイコライズされた入力
信号が負荷抵抗の端子に発生することになる。その負荷
抵抗の他の端子は、基準バイアスラインに接続されてい
るので、基準バイアス点ですべてのイコライズ信号が重
畳されることになる。その結果として、基準レベルの変
動が少なく、S/N比が向上し、ダイナミックレンジを大
きくすることが可能になる。
第１図は、この発明を適用したグラフィックイコライザ
回路の基本的なブロック図、第２図は、その具体的な回
路図、第３図（ａ），（ｂ）は、従来のグラフィックイ
コライザ回路の説明図である。 1,28……オペアンプ、2,16……ボリューム、３……直列
共振回路、 4,5,11,13a,14a……V/I変換回路、15……制御回路、 22……帯域フィルタ。
回路の基本的なブロック図、第２図は、その具体的な回
路図、第３図（ａ），（ｂ）は、従来のグラフィックイ
コライザ回路の説明図である。 1,28……オペアンプ、2,16……ボリューム、３……直列
共振回路、 4,5,11,13a,14a……V/I変換回路、15……制御回路、 22……帯域フィルタ。
Claims (1)
- 【請求項１】入力信号を受ける第１の電圧−電流変換回
路と、この出力を受けるアクティブフィルタと、第１の
電圧−電流変換回路の出力と基準バイアス電圧ラインと
の間に挿入された負荷抵抗と、この負荷抵抗に発生する
前記出力による電圧をその第１の入力に受け、出力側が
帰還抵抗を介して第１の入力の位相と逆の位相のその第
２の入力に帰還された演算増幅器と、出力側が前記出力
による電圧を発生する前記負荷抵抗の端子側に接続さ
れ、第１の可変電流源を有し前記アクティブフィルタの
出力を受けて前記第１の可変電流源の電流値に応じて利
得が制御される第２の電圧−電流変換回路と、第２の可
変電流源を有し出力側が前記演算増幅器の第２の入力側
に接続され、前記アクティブフィルタの出力を受けて前
記第２の可変電流源の電流値に応じて利得が制御される
第３の電圧−電流変換回路とを備え、前記第１および第
２の可変電流源の電流値が外部から制御されることを特
徴とするグラフィックイコライザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16085490A JP2750776B2 (ja) | 1990-06-19 | 1990-06-19 | グラフィックイコライザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16085490A JP2750776B2 (ja) | 1990-06-19 | 1990-06-19 | グラフィックイコライザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0451606A JPH0451606A (ja) | 1992-02-20 |
| JP2750776B2 true JP2750776B2 (ja) | 1998-05-13 |
Family
ID=15723828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16085490A Expired - Fee Related JP2750776B2 (ja) | 1990-06-19 | 1990-06-19 | グラフィックイコライザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530769A (en) * | 1993-10-13 | 1996-06-25 | Rohm Co., Ltd. | Equalizer and audio device using the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2590877B2 (ja) * | 1987-05-08 | 1997-03-12 | ソニー株式会社 | グラフィックイコライザ回路 |
| JPH077891B2 (ja) * | 1988-01-09 | 1995-01-30 | ローム株式会社 | 電子ボリューム回路 |
-
1990
- 1990-06-19 JP JP16085490A patent/JP2750776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0451606A (ja) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147933B2 (ja) | ||
| JPS5840367B2 (ja) | オ−ディオ制御回路 | |
| KR0151397B1 (ko) | 집적 회로화된 필터 및 필터셀 | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2750776B2 (ja) | グラフィックイコライザ回路 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPS60172811A (ja) | 複素数キヤパシチブインピ−ダンス | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2590877B2 (ja) | グラフィックイコライザ回路 | |
| JP2932534B2 (ja) | 状態変数回路 | |
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JP3427647B2 (ja) | 音質調整回路 | |
| KR940009396B1 (ko) | 저역 통과 필터 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JP3148458B2 (ja) | アクティブフィルタ | |
| KR940002109B1 (ko) | 저용량 캐패시터를 가지는 저역통과필터 | |
| JPS62160808A (ja) | 積分回路 | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JPH0563505A (ja) | フイルタ回路 | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| KR830000245B1 (ko) | 주파수 특성 조정장치 | |
| JPS6161286B2 (ja) | ||
| JPH07263988A (ja) | トーンコントロール回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |