JPS62206844A - 高周波トランジスタ - Google Patents

高周波トランジスタ

Info

Publication number
JPS62206844A
JPS62206844A JP61049702A JP4970286A JPS62206844A JP S62206844 A JPS62206844 A JP S62206844A JP 61049702 A JP61049702 A JP 61049702A JP 4970286 A JP4970286 A JP 4970286A JP S62206844 A JPS62206844 A JP S62206844A
Authority
JP
Japan
Prior art keywords
transistor
bonding wire
transistor element
bonding wires
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61049702A
Other languages
English (en)
Inventor
Hideo Suzuki
英雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61049702A priority Critical patent/JPS62206844A/ja
Publication of JPS62206844A publication Critical patent/JPS62206844A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高周波トランジスタに関する。
〔従来の技術〕
高周波トランジス（以下単にトランジスタという）の高
出力化をはかる為に、トランジスタ素子が形成されたＩ
・ランジスタチツブの数を増やし、エミッタ周囲長を長
くすることが一般に行なわれている。しかし、トランジ
スタチップの数が増えるにつれ、トランジスタの入出力
インピーダンスは小さくなり、外部回路とのインピーダ
ンス整合がとりにくくなる。この為、従来この種のトラ
ンジスタは、トランジスタ内部にコンデンサチップによ
るキャパシタンスと、ボンディングワイヤによるインダ
クタンスとで、ＬＣ回路を形成してやることによりイン
ピーダンスを変換し、外部回路とのインピーダンス整合
を取りやすくし、インピーダンス不整合による入出力電
極の損失を防いでいた。　高周波用のトランジスタでは
ベース接地型Ｉ・ランジスタが用いられるが、この入力
インピーダンスは他の接地をのトランジスタの入力イン
ピーダンスより小さく、トランジスタ内部のＬＣ回路は
特に必要であり、インダクタンスはエミッタボンディン
グワイヤにより形成されていた。
〔発明が解決しようとする問題点〕
上述したＬＣインピーダンス変換回路を内部に備えてい
る従来のトランジスタにおいて、そのインダクタンスを
形成するところのエミッタボンディングワイヤ３は第３
図に示す様に、等間隔でかつそのワイヤ３の径は同じ太
さになっていた。尚、第３図において１はトランジスタ
チップ、２はエミッタ電極、５はチップコンデンサの電
極、６はリード電極である。
ところ°で一般に空気中に存在する１本のワイヤがもつ
自己インダクタンスしは、電流がワイヤの表面に一様に
流れているものと仮定すると次式で表わされる。
Ｌｃｏｅｘｅｏｇ□ ここでｌはワイヤの長さ、ｄはワイヤの直径である。又
、ワイヤが２本平行に並んだ状態では、相互インダクタ
ンスＭが存在し、これは次式で表わされる。
Ｍ（１）ｆＸｊ？ｏｇ− ここでＤは、ワイヤ間の距離である。
第３図に示した様に、エミッタボンディングワイヤが等
しい間隔りで多数張られている場合、各々のボンディン
グワイヤ３の自己インダクタンスしは一定であるが、相
互インダクタンスＭの総和は中央のワイヤと端のワイヤ
では異なってくる。
即ち中央付近のワイヤが受ける相互インダクタンスは、
間隔り離れた２本のワイヤによる相互インダクタンス、
間隔２ＸＤ離れた２本のワイヤによる相互インダクタン
ス、間隔３ＸＤ離れた相互インダクタンス、間隔４ＸＤ
・・・相互インダクタンスの総和であるのに対し、端の
ワイヤが受ける相互インダクタンスは半分近くまで少な
くなる。
トランジスタの高出力化をはがる為に、トランジスタチ
ップの数又はトランジスタチップ中に形成するトランジ
スタ、り素子の数を増やすことが行ななれるが、こ二”
ご各トランジスタ素子をいかにして均一に動作させるか
が問題となってくる。その為には、各トランジスタ素子
に対してトランジスタ内部のインピーダンス変換回路も
同量のキャパシタンス、同量のインダクタンスで構成し
てやることが必要となってくる。
しかし、上述した様に従来のトランジスタの構造では両
端部のトランジスタ素子に対するインダクタンスが中央
部のものに比べ、相互インダクタンスが減る分、値が小
さくなっており、トランジスタ全体の均一動作の妨げと
なっているという問題点があった。
本発明の目的はトランジスタ素子の動作を均一にした高
周波トランジスタを提供することにある。
〔問題点を解決するための手段〕
本発明の高周波トランジスタは、整列された複数個のト
ランジスタ素子と、チップコンデンサと、このチップコ
ンデンサと前記トランジスタ素子の入力側ボンディング
パッドとを接続するボンディングワイヤとから前記トラ
ンジスタ素子のインピーダンス変換回路が形成されてな
る高周波トランジスタであって、前記トランジスタ素子
列の両端部近傍の前記ボンディングワイヤの径が中央部
のボンディングワイヤの径より細く形成されているもの
である。
〔実施例〕
次に、本発明の実施例について図面を用いて説明する。
第１図は、本発明の第１の実施例の平面図である。
並列に並べられた複数個のトランジスタチップ１内に形
成されたトランジスタ素子７，７Ａのエミッタ電極２よ
り、ボンディングワイヤ３．４がコンデンサチップの電
極５を介してステムのリード電極６まで張られている。
ここで、両端部のトランジスタ素子７Ａに接続するボン
ディングワイヤ４の径は、中央部のトランジスタ素子７
に接続するボンディングワイヤ３の径より細く形成され
ている。
このように構成された第１の実施例においては、？−ラ
ンジスタ素子列の両端部近傍のボンディングワイヤ４の
径が中央部のものより細く形成されている為、各１−ラ
ンジスタ素子に対する総合インダクタンスがほぼ等しく
なり、トランジスタ素子の動作は均一なものとなる。
第２図は本発明の第２の実施例の平面図であり、複数の
トランジスタ素子７，７Ａが１個の１−ランジスタチッ
プ】内に形成された場合を示している。
この場合も両端部のトランジスタ素子７Ａのエミッタ電
極２に接続するポンディグワイヤ４の径は中央部のポン
ディグワイヤ３の径より細く形成されており、第１の実
施例の場合と同様に各トランジスタ素子の動作は均一な
ものとなる。
上記実施例では、コンデンサが１段の場合について述べ
たが、多数段のＬＣ回路となっている場合も同様である
。又、ベース接地型トランジスタの場合について述べた
が、他の接地型１ヘランジスタ、例えばエミッタ接地型
）・ランジスタであってもよいことは勿論である。
〔発明の効果〕
以上説明したように本発明は、１〜・ランジスタ素子列
の中央部のボン・ディングワイヤの径より、両端部のポ
ンディグワイヤの径を細くすることにより、各トランジ
スタ素子に対する内部インピーダンス変換回路のはたら
きを同程度のものとし、各トランジスタ素子の動作を均
一にした高周波１−ランジスタが得られるので、その高
出力化、並びに高効率化に大きな効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の平面図、第２図は本発
明の第２の実施例の平面図、第３図は従来の高周波トラ
ンジスタの平面図である。 １・・・トランジスタチップ、２・・・エミッタ電極、
３．４・・・ボンディングワイヤ、５・・・コンデンサ
チップの電極、６・・・リード電極、７，７Ａ・・暑−
ランジスタ素子。 茅　ｊ　図 ＄　２　酊

Claims (1)

    【特許請求の範囲】
  1. 　整列された複数個のトランジスタ素子と、チップコン
    デンサと、該チップコンデンサと前記トランジスタ素子
    の入力側ボンディングパッドとを接続するボンディング
    ワイヤとから前記トランジスタ素子のインピーダンス変
    換回路が形成されてなる高周波トランジスタにおいて、
    前記トランジスタ素子列の両端部近傍の前記ボンディン
    グワイヤの径は中央部のボンディングワイヤの径より細
    く形成されていることを特徴とする高周波トランジスタ
    。
JP61049702A 1986-03-06 1986-03-06 高周波トランジスタ Pending JPS62206844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61049702A JPS62206844A (ja) 1986-03-06 1986-03-06 高周波トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61049702A JPS62206844A (ja) 1986-03-06 1986-03-06 高周波トランジスタ

Publications (1)

Publication Number Publication Date
JPS62206844A true JPS62206844A (ja) 1987-09-11

Family

ID=12838516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61049702A Pending JPS62206844A (ja) 1986-03-06 1986-03-06 高周波トランジスタ

Country Status (1)

Country Link
JP (1) JPS62206844A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017531914A (ja) * 2014-09-23 2017-10-26 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 無線周波数電力コンポーネントおよび無線周波数信号送受信デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017531914A (ja) * 2014-09-23 2017-10-26 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 無線周波数電力コンポーネントおよび無線周波数信号送受信デバイス
US10347596B2 (en) 2014-09-23 2019-07-09 Huawei Technologies Co., Ltd. Radio frequency power component and radio frequency signal transceiving device

Similar Documents

Publication Publication Date Title
JPH05267956A (ja) 高周波高出力トランジスタ
US5757082A (en) Semiconductor chips, devices incorporating same and method of making same
US3893159A (en) Multiple cell high frequency power semiconductor device having bond wires of differing inductance from cell to cell
JPS62206844A (ja) 高周波トランジスタ
JPS62194640A (ja) バンプ実装を用いる半導体集積回路
JPS61220357A (ja) 高周波高出力トランジスタ
US5856687A (en) Semiconductor device with connected source electrode pads at diagonal corners
JPH0563047B2 (ja)
JPS6222447A (ja) バイポ−ラトランジスタ
JPH03209733A (ja) 半導体装置
JP3102006B2 (ja) 高周波高出力トランジスタ
JPS6185832A (ja) ワイヤボンデイング方法
JPH06232328A (ja) Ｌｏｃ型半導体装置
JPS63141328A (ja) 高周波高出力トランジスタ
JPS63160238A (ja) 半導体装置
JPH0126561B2 (ja)
JPS5828369Y2 (ja) 可変容量ダイオ−ド装置
JPS62185331A (ja) 半導体装置
JPS63224335A (ja) 半導体集積回路装置
JPH05291309A (ja) マイクロ波半導体装置
JP2870503B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0379038A (ja) 高周波高出力トランジスタ
JPH0250623B2 (ja)
JPS61184862A (ja) 集積回路
JPH02106063A (ja) 高周波高出力トランジスタ