JPS62205661A - 逆導通ｇｔｏの製造方法 - Google Patents
逆導通ｇｔｏの製造方法Info
- Publication number
- JPS62205661A JPS62205661A JP4995786A JP4995786A JPS62205661A JP S62205661 A JPS62205661 A JP S62205661A JP 4995786 A JP4995786 A JP 4995786A JP 4995786 A JP4995786 A JP 4995786A JP S62205661 A JPS62205661 A JP S62205661A
- Authority
- JP
- Japan
- Prior art keywords
- gto
- type
- layer
- diode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000003486 chemical etching Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
- H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電力用の逆導通形ゲートターンオフサイリ
スクいわゆる逆導通ＧＴＯの製造方法に関し、特にｐｎ
ｐｎ４層構造からなるＧＴＯとそれに逆並列に接αされ
る２層構造のダイオード全同一基板に形成する逆導通形
ＧＴＯにおいて、そのＧＴＯとダイオードの間を分離す
る分離方法に関するものである。
スクいわゆる逆導通ＧＴＯの製造方法に関し、特にｐｎ
ｐｎ４層構造からなるＧＴＯとそれに逆並列に接αされ
る２層構造のダイオード全同一基板に形成する逆導通形
ＧＴＯにおいて、そのＧＴＯとダイオードの間を分離す
る分離方法に関するものである。
最近、ＧＴＯは例えばインバータ装置の主素子として用
いられるようになって米た。このインバータ装置は通常
ＧＴＯと逆並列にダイオードがつながれるため、応用分
野からはこの２素子全一体化することが強く望１れ、逆
導通ＧＴＯが注目されている。
いられるようになって米た。このインバータ装置は通常
ＧＴＯと逆並列にダイオードがつながれるため、応用分
野からはこの２素子全一体化することが強く望１れ、逆
導通ＧＴＯが注目されている。
第４図は逆導通ＧＴＯの在米構造の断面図であり、Ａは
ＧＴＯ部、Ｂはダイオード部、Ｃは分離領域をそれぞれ
示す。第４図りこおいて、１はｎ形ベースｆｄ、２はｐ
形ベース層、３はｎ形エミッタ層、４はｐ形エミッタｊ
Δであり、これらｐｎｐｎ４層構造からＧＴＯ部Ａが形
成され、ｐｍ２層構造からダイオード部Ｂが形成されて
いる。また、５はＧＴＯ部Ａの陽鳳、６は同じ（ＧＴＯ
部の陰極、ＴはＧＴＯ部のゲート電極、８および９は各
々ダイオード部Ｂの陽極、陰極であり、ＧＴＯｇＡの陽
極５とダイオード部Ｂの陰極９とは電極で連結され、ま
た、ＧＴＯ部Ａの陰、匝６はダイオード部Ｂの陽極８と
電極で連結されている。
ＧＴＯ部、Ｂはダイオード部、Ｃは分離領域をそれぞれ
示す。第４図りこおいて、１はｎ形ベースｆｄ、２はｐ
形ベース層、３はｎ形エミッタ層、４はｐ形エミッタｊ
Δであり、これらｐｎｐｎ４層構造からＧＴＯ部Ａが形
成され、ｐｍ２層構造からダイオード部Ｂが形成されて
いる。また、５はＧＴＯ部Ａの陽鳳、６は同じ（ＧＴＯ
部の陰極、ＴはＧＴＯ部のゲート電極、８および９は各
々ダイオード部Ｂの陽極、陰極であり、ＧＴＯｇＡの陽
極５とダイオード部Ｂの陰極９とは電極で連結され、ま
た、ＧＴＯ部Ａの陰、匝６はダイオード部Ｂの陽極８と
電極で連結されている。
ところで、かかる荷造の逆導通ＧＴＯにおいて、ＧＴＯ
部人とダイオード部Ｂ間の分離領域Ｃを形成するには、
従来、ｐ形ペース層２の一部っまジｐ−；−ス領域２ａ
ｉ堀９込み、高抵抗の分離抵抗ケ設ける方法が用いられ
ている。
部人とダイオード部Ｂ間の分離領域Ｃを形成するには、
従来、ｐ形ペース層２の一部っまジｐ−；−ス領域２ａ
ｉ堀９込み、高抵抗の分離抵抗ケ設ける方法が用いられ
ている。
このように、従来のＧＴＯとダイオードの分離はｐベー
ス領域２ａ ｆ堀り込み、高抵抗全役ける方法であり、
その堀り込み方法としては化学エッチ等の方法が用いら
れる。−例としては硝酸と弗酸と酢酸の混合液が用いら
れている。しかし、化学エッチ等で堀り込み全行う場合
、堀ジ込み深さの制御が非常に難しく、例えば５０μｍ
程度掘り込むと５μｍ程度のバラツキが出る。したがっ
て、このエツチングのバラツキは分離抵抗のバラツキ金
もたらすという問題点があった。
ス領域２ａ ｆ堀り込み、高抵抗全役ける方法であり、
その堀り込み方法としては化学エッチ等の方法が用いら
れる。−例としては硝酸と弗酸と酢酸の混合液が用いら
れている。しかし、化学エッチ等で堀り込み全行う場合
、堀ジ込み深さの制御が非常に難しく、例えば５０μｍ
程度掘り込むと５μｍ程度のバラツキが出る。したがっ
て、このエツチングのバラツキは分離抵抗のバラツキ金
もたらすという問題点があった。
この発明は、かかる問題点を解決するためになされたも
のであり、抵抗で分離するのではなく、ＧＴＯとダイオ
ードの主接合全完全に分離することにより、逆★１通Ｇ
ＴＯの安定化を図ることを目的としている。
のであり、抵抗で分離するのではなく、ＧＴＯとダイオ
ードの主接合全完全に分離することにより、逆★１通Ｇ
ＴＯの安定化を図ることを目的としている。
し問題点を解決するだめの手段〕
この発明に係る逆導通ＧＴＯの製造方法は、Ｐｎｐｎ４
層描造からなるＧＴＯとそれに逆並列に接続される２層
捕造のダイオード全同一基板に形成する逆導通形ＧＴＯ
の製造方法において、シリコン基板の主表面にＳｉＯ雪
ｔ Ｓ １３ Ｎ４の２層？３Ｍ膜を形成する工程と、
このＳｉ、Ｎ４膜をＧＴＯとダイオードの間に設けられ
る分離領域のある一部金除いて除去する工程と、Ｇａ不
純物？前記５ｉ３Ｎ４ｉｉマスクにして前記シリコン基
板に拡散する工程と、前記５ｉｌＮ、膜゛をつき抜けて
拡散される該Ｓｉ３Ｎ、膜直下のＧａ層を除去する工程
を含むことを特徴とするものである。
層描造からなるＧＴＯとそれに逆並列に接続される２層
捕造のダイオード全同一基板に形成する逆導通形ＧＴＯ
の製造方法において、シリコン基板の主表面にＳｉＯ雪
ｔ Ｓ １３ Ｎ４の２層？３Ｍ膜を形成する工程と、
このＳｉ、Ｎ４膜をＧＴＯとダイオードの間に設けられ
る分離領域のある一部金除いて除去する工程と、Ｇａ不
純物？前記５ｉ３Ｎ４ｉｉマスクにして前記シリコン基
板に拡散する工程と、前記５ｉｌＮ、膜゛をつき抜けて
拡散される該Ｓｉ３Ｎ、膜直下のＧａ層を除去する工程
を含むことを特徴とするものである。
この発明においては、ＧＴＯとダイオードを分離するの
に、Ｓｉ３Ｎ４膜をマスクにしてＧａ不純物全選択的に
拡散した後、そのマスク部でつき抜けるＧａ領域をエツ
チングで除去することにより、拡散と化学エッチの併用
でＧＴＯＱ主接合とダイオードの主接合を分離すること
ができる。
に、Ｓｉ３Ｎ４膜をマスクにしてＧａ不純物全選択的に
拡散した後、そのマスク部でつき抜けるＧａ領域をエツ
チングで除去することにより、拡散と化学エッチの併用
でＧＴＯＱ主接合とダイオードの主接合を分離すること
ができる。
以下、この発明を図面に示す実施例に基づいて詳細に説
明する。
明する。
第１図はこの発明の逆導通ＧＴＯの一実施例を示す素子
の断面図であり、ＡＩ 、 Ｂ１ 、ＣＩ は各々ＧＴ
Ｏ部、ダイオード部１分離領域を示している。
の断面図であり、ＡＩ 、 Ｂ１ 、ＣＩ は各々ＧＴ
Ｏ部、ダイオード部１分離領域を示している。
同図に２いて、１１はｎ形ペース層、１２はｐ形ペース
ｊ≦、１３：はｎ形エミッタ層、１４はｐ形エミッタ層
であり、とれらｐｎｐｎ４層構造がらＧＴｏ部Ａ１がＪ
ｕｇされ、９Ｍ１２ａ とｎ ｆｄｉ ｉ １ ａとの
２層構造からダイオード部Ｂ１が形成されている。複た
、１５は０１０部Ａ１の陽、賑、１６は同Ｌ＜ ＧＴＯ
ｇＡｌ（７）陰極、１７はＧＴＯ５５Ａ １ Ｏゲート
電極、１８．１９は各々ダイオード部Ｂ１の陽極、陰極
であり、０１０部Ａ１の陽極１５はダイオード部Ｂ１の
陰極１９と、また０１０部Ａ１の陰極１６はダイオード
部Ｂ１の１１８と各々電気的に接続されている。３さら
に、０１０部Ａ１のｎ形ベース層１１とｐ形ベース督１
２が形成する主接合２１および、ダイオード部Ｂ１の２
層１２ａと１層１１ａが形成する主接合２２け各々分離
領域Ｃ１内で主表面に終端を結ぶようになっている。
ｊ≦、１３：はｎ形エミッタ層、１４はｐ形エミッタ層
であり、とれらｐｎｐｎ４層構造がらＧＴｏ部Ａ１がＪ
ｕｇされ、９Ｍ１２ａ とｎ ｆｄｉ ｉ １ ａとの
２層構造からダイオード部Ｂ１が形成されている。複た
、１５は０１０部Ａ１の陽、賑、１６は同Ｌ＜ ＧＴＯ
ｇＡｌ（７）陰極、１７はＧＴＯ５５Ａ １ Ｏゲート
電極、１８．１９は各々ダイオード部Ｂ１の陽極、陰極
であり、０１０部Ａ１の陽極１５はダイオード部Ｂ１の
陰極１９と、また０１０部Ａ１の陰極１６はダイオード
部Ｂ１の１１８と各々電気的に接続されている。３さら
に、０１０部Ａ１のｎ形ベース層１１とｐ形ベース督１
２が形成する主接合２１および、ダイオード部Ｂ１の２
層１２ａと１層１１ａが形成する主接合２２け各々分離
領域Ｃ１内で主表面に終端を結ぶようになっている。
次に、上記実施例構造の素子の〜遣方法を第２１Ｊ’ｒ
？照して説明する。１ず、ｎ形ベース層となるｎ形シリ
コン基版１１の一生表面に５ｉ０２（酸化シリコン）５
３１とＳ ｊ３ Ｎ４ （？化シリコン）膜３２０２重
りを設づる（第２鷲１（ａ） ） 、−次いで、分離領
域Ｃ１内の主表面にＧＴＯ音３Ａ１ およびダイオード
部Ｂ１ の主接合を績ぶ予定の領域全除いて５ｉ０２膜
３１ 、 Ｓｉ：＋ Ｎ＜’１４３２に写″ＩＣ製版ニ
よって取り除く（第２図（ｂ）〕。次いで、前記シリコ
ン基板１１の全体にＧａ（ガリウム〕のアクセプタ不純
物金拡散してその両面に各々ｐ形ペース層１２、ｐ、Ｉ
］１２−□を形成する。こつ場合、Ｇａ不純物を３０〜
４０μ以上拡散すると、Ｓｉ３Ｎ４膜３２のマスク効果
がなくなり、当該Ｓｉ３Ｎ４膜３２の存在する領域でも
つき抜けてしまう。逆導通ＧＴｏでは一般に６０〜７０
μ程度のｐ形ベース層の拡散がなされるため、Ｓｉ３Ｎ
４膜３２直下のＧａ層つま！ＩＩＰ領域３３は約２０μ
程度になってしまう（第２図（Ｃ））。つぎに、このつ
き抜げｐ領域おは化学エッチ等によって取り除き、０７
０部Ａ１のｐ形ベース層１２とダイオード部Ｂ１ の２
層１２ａと分離する（第２図（ｄ））。その後、ｐ形ベ
ース層１２と反対側に形成された２層１２−１’にラッ
ピング等で除去し、所定の領域にｐ形エミッタ層１４を
形成する（第２図（ｅ））。しかる後、ｐ形ベース層１
２の所定領域に従来と同様の方法にてｎ形エミッタ層１
３？！７形成し、さらに０７０部Ａ１ の陽イク１５
．陰極１６．ゲート電極１７およびダイオード部Ｂ１の
陽極１８．陰極１９を形成することによジ、第１図に示
す構造の逆４通ＧＴＯを製造することができる。なお、
つき抜をプル領域３３會取９除く工程は、ｎ形エミッタ
層１３の形成後、あるいはｐ形エミッタ層１４の形成後
であっても良い。
？照して説明する。１ず、ｎ形ベース層となるｎ形シリ
コン基版１１の一生表面に５ｉ０２（酸化シリコン）５
３１とＳ ｊ３ Ｎ４ （？化シリコン）膜３２０２重
りを設づる（第２鷲１（ａ） ） 、−次いで、分離領
域Ｃ１内の主表面にＧＴＯ音３Ａ１ およびダイオード
部Ｂ１ の主接合を績ぶ予定の領域全除いて５ｉ０２膜
３１ 、 Ｓｉ：＋ Ｎ＜’１４３２に写″ＩＣ製版ニ
よって取り除く（第２図（ｂ）〕。次いで、前記シリコ
ン基板１１の全体にＧａ（ガリウム〕のアクセプタ不純
物金拡散してその両面に各々ｐ形ペース層１２、ｐ、Ｉ
］１２−□を形成する。こつ場合、Ｇａ不純物を３０〜
４０μ以上拡散すると、Ｓｉ３Ｎ４膜３２のマスク効果
がなくなり、当該Ｓｉ３Ｎ４膜３２の存在する領域でも
つき抜けてしまう。逆導通ＧＴｏでは一般に６０〜７０
μ程度のｐ形ベース層の拡散がなされるため、Ｓｉ３Ｎ
４膜３２直下のＧａ層つま！ＩＩＰ領域３３は約２０μ
程度になってしまう（第２図（Ｃ））。つぎに、このつ
き抜げｐ領域おは化学エッチ等によって取り除き、０７
０部Ａ１のｐ形ベース層１２とダイオード部Ｂ１ の２
層１２ａと分離する（第２図（ｄ））。その後、ｐ形ベ
ース層１２と反対側に形成された２層１２−１’にラッ
ピング等で除去し、所定の領域にｐ形エミッタ層１４を
形成する（第２図（ｅ））。しかる後、ｐ形ベース層１
２の所定領域に従来と同様の方法にてｎ形エミッタ層１
３？！７形成し、さらに０７０部Ａ１ の陽イク１５
．陰極１６．ゲート電極１７およびダイオード部Ｂ１の
陽極１８．陰極１９を形成することによジ、第１図に示
す構造の逆４通ＧＴＯを製造することができる。なお、
つき抜をプル領域３３會取９除く工程は、ｎ形エミッタ
層１３の形成後、あるいはｐ形エミッタ層１４の形成後
であっても良い。
このように本発明の逆導通ＧＴＯは、５ｉｎ２膜３１お
よび５ｉ３Ｎａ膜３２全マスクにしてＧａ不純物ｔｎ形
ペース層となるシリコン基板１１の主表面に選択的に拡
散し、そのＳｉ３Ｎ４膜３２直下のマスク部でつき抜け
るＰ領域３３を除去することにより、この分離領域Ｃ１
において０７０部Ａ１のｐ形ペース層１２とダイオード
部Ｂ１の２層１２ａが完全に切断されるため、従来の堀
９込み抵抗型のものに比べて分４雛効果が上がる。これ
によって、０７０部Ａ１のゲート電流のダイオード３１
１Ｌ１１への分θｉＬおよびダイオード電流のＧＴＯ側
への流入によるＧＴＯｉＡｌ の誤点弧（転流失敗とも
いう）全抑制することができる。
よび５ｉ３Ｎａ膜３２全マスクにしてＧａ不純物ｔｎ形
ペース層となるシリコン基板１１の主表面に選択的に拡
散し、そのＳｉ３Ｎ４膜３２直下のマスク部でつき抜け
るＰ領域３３を除去することにより、この分離領域Ｃ１
において０７０部Ａ１のｐ形ペース層１２とダイオード
部Ｂ１の２層１２ａが完全に切断されるため、従来の堀
９込み抵抗型のものに比べて分４雛効果が上がる。これ
によって、０７０部Ａ１のゲート電流のダイオード３１
１Ｌ１１への分θｉＬおよびダイオード電流のＧＴＯ側
への流入によるＧＴＯｉＡｌ の誤点弧（転流失敗とも
いう）全抑制することができる。
第３図はこの発明の他の実施例を示す。この実施例が第
１図のものと異なる点は、ｐ形エミッタ層１４に陽極短
絡部２１−設け、ｎ形ペース層１１の一部分’ｉ ＧＴ
Ｏ部Ａ２の陽極１５およびダイオード部Ｂ２の陰極１９
に短絡した陽極エミッタ短絡構造の逆導通ＧＴＯにおい
て、ＧＴＯ部Ａ２のｎ形ベース層１１とｐ形ペース層１
２が形成する主接合２１およびダイオード部Ｂ２の２層
１２ａとｎ層１１ａが形成する主接合２２全各々分離領
域Ｃ２で分離するように１−たものであり、か′きる実
施例においても上述の実施例と同様の効果を奏する。な
お、第１図ないし第３図中、同一符号は同一またけ相当
部分を示している。
１図のものと異なる点は、ｐ形エミッタ層１４に陽極短
絡部２１−設け、ｎ形ペース層１１の一部分’ｉ ＧＴ
Ｏ部Ａ２の陽極１５およびダイオード部Ｂ２の陰極１９
に短絡した陽極エミッタ短絡構造の逆導通ＧＴＯにおい
て、ＧＴＯ部Ａ２のｎ形ベース層１１とｐ形ペース層１
２が形成する主接合２１およびダイオード部Ｂ２の２層
１２ａとｎ層１１ａが形成する主接合２２全各々分離領
域Ｃ２で分離するように１−たものであり、か′きる実
施例においても上述の実施例と同様の効果を奏する。な
お、第１図ないし第３図中、同一符号は同一またけ相当
部分を示している。
以上説明したように、この発明は、同一のシリコン基板
上に形成されるＧＴＯとダイオードを分離する分離領域
において、ＧＴＯＩＪｔ域のｐ形ペース層とダイオード
領域のｐ層が完全に切断されるため、従来の堀９込み抵
抗型のものに比して分離効果を高めることができる。こ
れによって、ＧＴＯのゲート電流のダイオード側への分
流やダイオード電流のＧＴＯ側への流入によるＧＴＯの
誤点弧の抑制が十分に達成でき、逆導通ＧＴＯの安定化
を図ることができる。また、高耐圧素子に適していなが
ら選択拡散方式が困難であったＧａ不純物をｐ形ベース
層形成に適用することができるため、逆導通ＧＴＯｉつ
くるうえで有利となる等の効果がある。
上に形成されるＧＴＯとダイオードを分離する分離領域
において、ＧＴＯＩＪｔ域のｐ形ペース層とダイオード
領域のｐ層が完全に切断されるため、従来の堀９込み抵
抗型のものに比して分離効果を高めることができる。こ
れによって、ＧＴＯのゲート電流のダイオード側への分
流やダイオード電流のＧＴＯ側への流入によるＧＴＯの
誤点弧の抑制が十分に達成でき、逆導通ＧＴＯの安定化
を図ることができる。また、高耐圧素子に適していなが
ら選択拡散方式が困難であったＧａ不純物をｐ形ベース
層形成に適用することができるため、逆導通ＧＴＯｉつ
くるうえで有利となる等の効果がある。
第１図はこの発明による逆導通ＧＴＯの一実施例を示す
素子の断面図、第２図（ａ）ないしくｃ）は上記実施例
の逆導通ＧＴＯの製造プロセス全示す主要工程断面図、
第３図はこの発明の他の実施例を示す第１図相当の断面
図、第４図は従来の逆導通ＧＴＯの一例を示す素子の断
面図である。 １１・・・−ｎ形ベース層、１２・・・拳ｐ形ペース層
、１３・・・・ｎ形エミッタ層、１４ＩＩｅφ・ｐ形エ
ミッタ層、１５−−−・ＧＴＯ部の陽極、１６・・・−
ＧＴＯ部の陰極、１Ｔ ・・・・ＧＴＯ部のゲート電極
、１８・・・・ダイオード部のＭＱ、１９・・・・ダイ
オード部の陰極、２０・・・・陽極短絡部、２１・・・
・ＧＴＯ部の主接合、２２−・・・ダイオード部の主接
合、３１””Ｓｉｏ２膜、３ ｌ ＠＊ ＊ ｍ ３ｉ
３Ｎ４膜、３３−−−−ｐ領域、ＡＩ、Ａ２−−−−Ｇ
ＴＯ部、Ｂｌ、Ｂ２ −〇・・ ダイオード部、ＣＩ、
Ｃ２・・・・分碓領峨。
素子の断面図、第２図（ａ）ないしくｃ）は上記実施例
の逆導通ＧＴＯの製造プロセス全示す主要工程断面図、
第３図はこの発明の他の実施例を示す第１図相当の断面
図、第４図は従来の逆導通ＧＴＯの一例を示す素子の断
面図である。 １１・・・−ｎ形ベース層、１２・・・拳ｐ形ペース層
、１３・・・・ｎ形エミッタ層、１４ＩＩｅφ・ｐ形エ
ミッタ層、１５−−−・ＧＴＯ部の陽極、１６・・・−
ＧＴＯ部の陰極、１Ｔ ・・・・ＧＴＯ部のゲート電極
、１８・・・・ダイオード部のＭＱ、１９・・・・ダイ
オード部の陰極、２０・・・・陽極短絡部、２１・・・
・ＧＴＯ部の主接合、２２−・・・ダイオード部の主接
合、３１””Ｓｉｏ２膜、３ ｌ ＠＊ ＊ ｍ ３ｉ
３Ｎ４膜、３３−−−−ｐ領域、ＡＩ、Ａ２−−−−Ｇ
ＴＯ部、Ｂｌ、Ｂ２ −〇・・ ダイオード部、ＣＩ、
Ｃ２・・・・分碓領峨。
Claims (1)
- ｐｎｐｎ４層構造からなるＧＴＯとそれに逆並列に接続
される２層構造のダイオードを同一基板に形成する逆導
通形ＧＴＯの製造方法において、シリコン基板の主表面
にＳｉＯ＿２、Ｓｉ＿３Ｎ＿４の２層絶縁膜を形成する
工程と、このＳｉ＿３Ｎ＿４膜をＧＴＯとダイオードの
間に設けられる分離領域のある一部を除いて除去する工
程と、Ｇａ不純物を前記Ｓｉ＿３Ｎ＿４膜をマスクにし
て前記シリコン基板に拡散する工程と、前記Ｓｉ＿３Ｎ
＿４膜をつき抜けて拡散される該Ｓｉ＿３Ｎ＿４膜直下
のＧａ層を除去する工程を含むことを特徴とする逆導通
ＧＴＯの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4995786A JPS62205661A (ja) | 1986-03-05 | 1986-03-05 | 逆導通ｇｔｏの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4995786A JPS62205661A (ja) | 1986-03-05 | 1986-03-05 | 逆導通ｇｔｏの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62205661A true JPS62205661A (ja) | 1987-09-10 |
Family
ID=12845513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4995786A Pending JPS62205661A (ja) | 1986-03-05 | 1986-03-05 | 逆導通ｇｔｏの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62205661A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483781A (en) * | 1977-12-16 | 1979-07-04 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
| JPS58128766A (ja) * | 1982-01-27 | 1983-08-01 | Mitsubishi Electric Corp | サイリスタ |
| JPS6074677A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 複合型サイリスタ |
| JPS60194563A (ja) * | 1984-03-16 | 1985-10-03 | Toshiba Corp | 逆導通ゲ−トタ−ンオフサイリスタ装置 |
| JPS62133761A (ja) * | 1985-12-06 | 1987-06-16 | Internatl Rectifier Corp Japan Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-03-05 JP JP4995786A patent/JPS62205661A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483781A (en) * | 1977-12-16 | 1979-07-04 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
| JPS58128766A (ja) * | 1982-01-27 | 1983-08-01 | Mitsubishi Electric Corp | サイリスタ |
| JPS6074677A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 複合型サイリスタ |
| JPS60194563A (ja) * | 1984-03-16 | 1985-10-03 | Toshiba Corp | 逆導通ゲ−トタ−ンオフサイリスタ装置 |
| JPS62133761A (ja) * | 1985-12-06 | 1987-06-16 | Internatl Rectifier Corp Japan Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JP2002246556A (ja) | 半導体装置及びその製造方法 | |
| JPS62205661A (ja) | 逆導通ｇｔｏの製造方法 | |
| JPH01293562A (ja) | 半導体装置 | |
| JPH10200104A (ja) | 電圧駆動型半導体装置及びその製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| JPH0786298A (ja) | 半導体装置 | |
| JPS6257250A (ja) | 半導体装置 | |
| JP2547468B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6245710B2 (ja) | ||
| JP2904545B2 (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| JPH03196570A (ja) | 絶縁ゲート型サイリスタ | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPH09172189A (ja) | 半導体基板およびそれを用いた高耐圧半導体素子 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPS5812360A (ja) | 半導体装置の製造方法 | |
| JPS6221277B2 (ja) | ||
| JPS61269373A (ja) | 半導体装置 | |
| JPS60194563A (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH0380544A (ja) | 半導体装置 | |
| JPH0312782B2 (ja) | ||
| JPH06291077A (ja) | 半導体装置及びその製造方法 |