JPS62200933A

JPS62200933A - Ｐｃｍ多重化ブロツク

Info

Publication number: JPS62200933A
Application number: JP4372786A
Authority: JP
Inventors: Eiji Yoshida; 英二吉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-02-28
Filing date: 1986-02-28
Publication date: 1987-09-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕例えば２ＭＨｚの信号と８Ｍ）（ｚの信号との間の第１
の多重化・復号化と＋　　８　Ｍ　Ｈｚの信号と３４Ｍ
Ｈｚの信号との間の第２の多重化・復号化とを行うＰＣ
Ｍ多重化システムにおいて、第１の多重化・復号化を行
うＭ１２ＭＵＸブロックについて、上記第２の多重化・
復号化を行うＭ２３ＭＵＸブロックに対する結合側で、
８ＭＨ！　　（ＡＭＩ）；：８ＭＨｚ　（ＮＲＺ）変換
を省略し、かつ上記Ｍ２３ＭＵＸブロック側から受信ク
ロックをもらうよう構成し、構成を簡略化したＰＣＭ多
重化ブロックが開示されている。

〔産業上の利用分野〕

本発明は、ＰＣＭ多重化ブロック、特に９例えば２　Ｍ
　ＨＺ　；！９　Ｍ　Ｈｚ多重化・復号化と８　Ｍ　Ｈ
ｚ；２３４　Ｍ　Ｈｚ多重化・復号化とを行うＰＣＭ多
重化システムに用いるＭｌ　２　（２ＭＨ２；＝！８Ｍ
Ｈ２）ＭＵＸブロックについて、　Ｍ　２３　（８Ｍ　
Ｈｚ　ｚ３４ＭＨｚ）ＭＵＸブロックと結合されること
を前提として、構成を簡略化したＰＣＭ多重化ブロック
に関する。

〔従来の技術〕

従来から、第７図図示の如＜、（ｉ）２ＭＨｚの信号を
Ｍｌ　２　（２ＭＨｚ　・８ＭＨｚ間変換）ＭＵｘユニ
ット１−０ないし１−３によって８ＭＨｚの信号に多重
化し、（ｉｉ）得られた８ＭＨｚの信号をＭ２３　（８
ＭＨｚ　・３４ＭＨｚ間変換）ＭＵＸユニット２によっ
て３４ＭＨｚの信号に多重化し＋　　（ｉｉｉ）回線３
を介して伝送し、（ｉｖ）Ｍ２３ＭＵＸユニット４によ
って８ＭＨｚの信号に復号し、　　（ｖ）Ｍｌ　２ＭＵ
Ｘユニット５−０ないし５−３によって２ＭＨｚの信号
に復号するシステムが知られている。

このようなシステムを構成する場合、従来、第８図（Ａ
）に示す如きＭ１２ＭＵＸユニットと。

第８図（Ｂ）に示す如きＭ２３ＭＵＸユニットとを組合
わせ使用するようにされていた。なお、第８図において
、符号６はＭ１２ＭＵＸユニット用架であって、当該架
６上に、２組のブロックを１つのユニットにしたＭ１２
ＭＵＸユニット１が４ユニツト載置されている。また符
号７はＭ２３ＭＵＸユニット用架であって、当該架７上
に、１組のブロックを１つのユニットにしたＭ２３ＭＵ
Ｘユニット２（又は３）が４ユニツト載置されている。

各Ｍ１２ＭＵＸブロックやＭ２３ＭＵＸブロックはブロ
ックからみた外側の回路に対してＡＭＩ信号のインタフ
ェースをもち、ブロック内ではＮＲＺ信号で処理が行わ
れるように構成されている。

したがって、第７図の例で言えば、Ｍｌ　２ＭＵＸユニ
ット１−０において、２ＭＨｚ　（ＡＭＩ）が２ＭＨｚ
　（ＮＲＺ）に変換されて、２Ｍ・８Ｍ変換が行われ、
８ＭＨｚ　　（ＮＲＺ）が８ＭＨｚ　　（ＡＭＩ）に変
換されて、Ｍ２３ＭＵＸユニット２に導かれる。またＭ
２３ＭＵＸユニット２において。

８ＭＨｚ　　（ＡＭＩ）が８ＭＨｚ　（ＮＲＺ）に変換
されて、８Ｍ−３４Ｍ変換が行われ、３４ＭＨｚ（ＮＲ
Ｚ）が３４ＭＨｚ　（ＡＭＩ）に変換されて。

回線３に出力される形となる。

〔発明が解決しようとする問題点〕

上記従来の場合には、Ｍ１２ＭＵＸユニットとＭ２３Ｍ
ＵＸユニットとで別々の架に載置されており、システム
規模に合わせて、架を効果的に使用したい場合に好まし
くない。

また、第７図図示の例で言えば、Ｍ１２ＭＵＸユニット
１−０における対Ｍ２３ＭＵＸユニット側の８ＭＨｚ　
（ＮＲＺ）−＝８ＭＨｚ　（ＡＭＩ）変換と、Ｍ２３Ｍ
ＵＸユニット２における封Ｍ１２Ｍ　Ｕ　Ｘ　：Ｌ　−
１−ｙト例の８　ＭＨｚ　　（ＡＭ　Ｉ　）　−＝８　
ＭＨｚ　　（ＮＲＺ）変換とは本来省略可能であるのに
。

夫々ユニット内に組込まれていて省略することができな
い。

〔問題点を解決するための手段〕

本発明は、上記の点を解決すべく構成されたＭｌ　２Ｍ
ＵＸブロックを提供しており、第１図はＭｌ　２ＭＵＸ
ブロックが用いられる態様を表す本発明の原理構成図を
示す。

第１図において、８は架を示し、９は２ＭＨｚ・３４Ｍ
Ｈｚ変換ユニット、ｉｏは２ＭＨｚ・８ＭＨｚ変換ユニ
ット、１１は第１の８ＭＨｚ・３４ＭＨｚ’変換ユニッ
ト、１２は第２の８ＭＨｚ・３４ＭＨｚ変換ユニット、
１３は２ＭＨｚ８ＭＨｚ・３４ＭＨｚ変換ユニット、１
４はＤ／Ｉユニットを表している。また図中のＭｌ２は１本発明にいうｐ’ｑ変換ＭＵＸブロックであ
って、ｐｗ２ＭＨｚ、ｑｍ８ＭＨｚに対応しており。

Ｍ２３Ａは、第１のｒ”ｑ変換ＭＵＸブロックであって
、ｒ＝３４ＭＨｚ、ｑ＝８ＭＨｚに対応しており。

Ｍ２３Ｂは、第２のｒ”ｑ変換ＭＵＸブロックであって
、ｒ＝３４ＭＨｚ、ｑ＝８ＭＨｚに対応しており。

８ＭＩＮＦは、ｑインタフェース・ブロックであって、
Ｑ＝８ＭＨｚに対応しており。

３４ＭＩＮＦは、ｒインタフェース・ブロックであって
、ｒ−３４ＭＨｚに対応しており。

Ｄ／ＩＭＵＸは、Ｄ／Ｉ　ＭＵＸブロックであって。

第１図（Ｈ）に示す鎖線内の構成をもっている。

また、Ｃ０ＮＴは制御部を表している。

〔作用〕

第１図図示の場合には、ユニット９ないし１４で示す６
種のユニットが示されているが、これに限られるもので
はない、しかし、いずれのユニットも実質上同一寸法形
状をもっており、必要に応じて、第１図（Ａ）図示の架
８上のｒＭ１３Ｊとして示している位置に選択的に載置
される。

そして１例えばユニット９が載置されている場合には、
当該ユニット９によって第７図図示左側−に示す送信側
構成、あるいは図示右側に示す受信側構成が得られる。

なお１図示ユニット９ないし１４においては。

夫々のブロックが単一のユニットにまとめられている。

このために、第７図に関連してＡＭＩ信号とＮＲＺ信号
との間の変換について述べた所の変換手段が省略されて
いる。換言すると、　（ｉ）ユニット９におけるブロッ
クｒＭ１２Ｊの対ブロックｒＭ１３ＡＪ側への接続に当
たって、ＮＲＺ信号−ＡＭＩ信号変換が省略され、（ｉ
ｉ）ユニット９におけるブロックｒＭ１３ＡＪの対ブロ
ック「Ｍ１２」側への接続に当たって、ＡＭＩ信号→Ｎ
ＲＺ信号変換が省略され、ユニット９内においてはすべ
てＮＲＺ信号で処理が行われる（ユニット９と外部回路
との間のインタフェースはＡＭＩ（；ｉ号である）、各
ユニット１０ないし１４に関しても同様である。

なお図示を省略したが（第３図に後述する）。

Ｍ１２ＭＵＸブロックにおいては、Ｍ２３ＭＵＸブロッ
クと組にして用いられることが前提となっていることか
ら、受信クロックに関して１Ｍ２３ＭＵＸブロックから
受け取ってこれを利用するようにしている。

〔実施例〕

第２図（Ａ）　、　（Ｂ）　、　（Ｃ）　、　（Ｄ）　
、　（Ｅ−１）ないしくＥ−１４）は第１図ＣＢ）　、
　（Ｃ）　、　（Ｄ）　、　（Ｅ）　、　（Ｆ）に示す
ユニットに対応するシステム構成図を示している。第２
図（Ａ）図示のものにおいては、２ＭＨｚと３４ＭＨｚ
との変換が行われる。第２図（Ｂ）図示のものにおいて
は、２ＭＨｚと８ＭＨｚとの変換が行われる。

第２図（Ｃ）図示のものにおいてはｒ　　８　Ｍ　Ｈｚ
と３４　Ｍ　Ｈｚとの変換が行われる。第２図（Ｄ）図
示のものにおいても、８ＭＨｚと３４ＭＨｚとの変換が
行われる。第２図（ｔ！−１）ないしＣＢ−１４）のも
のは。

２ＭＨ２と８ＭＨｚとが混在するものが３４ＭＨｚとの
間で変換される場合に対応している。

第３図は第２図（Ｅ−１１）に対応するユニットの一実
施例構成を示している。図示のブロックｒＭ１２Ｊ、ｒ
８ＭＩＮＦＪ、ｒＭ２３Ｊ、ｒｃＯＮＴ」は第１図に対
応している。

図中の要部の機能は次の如きものである。即ち。

■　Ｂ／Ｕ　　　バイポーラ、ユニポーラ変換。

■　Ｒ，Ｌ、［１，対向局からのループバック信号によ
り自局の低次群側の各チャンネルにて折り返す。すなわち、対向局からチャンネルＣＨＩに入って来た信号をそのままチャンネルＣＨ１にて対向局へ送り返す。

■　ＩＩＤＢ−３１１ＤＢ−３符号則により信号変換を
行う。

■　ＰＬＬ　　　ＤＭＵＸ部より送られて来た歯抜けの
信号を１通常の信号に変換する。

■　ＭＵＸ　　　４ＣＨの信号を１本に多重化する。

■　ＤＭＵＸ、　　　１本の信号を４ＣＨに分離する。

■　ＳＣＲある多項式を選択し、変換を行う。

■　ＤＳＣＲある多項式を選択し、逆変換を行う。

■　Ｌ、Ｌ、Ｂ、　　自局側スイッチ操作により、高次
群側で折り返す。すなわち、自局のチャンネルＣＨＩに入った信号は、自局の高次群で折り返され、チャンネルＣＨＩに帰ってくる。

第３図図示から判る如＜、Ｍ１２ＭＵＸブロックにおけ
る対Ｍ２３ＡＭＵＸブロック側においては、８ＭＨｚ　
　（ＮＲＺ）信号をもってＭ２３ＡＭＵＸブロックと交
信している。このことから、当該対Ｍ２３ＡＭＵＸブロ
ック側において、　Ｂ／Ｕ変換、　Ｕ／Ｂ変換をもたな
い構成とされている。またＭ１２ＭＵＸブロックにおい
ては、受信クロックに関して、Ｍ２３ＡＭＵＸブロック
からクロック信号ＲＣＬＫとして受取り、これを利用す
るようにしている。

第４図は第１のｒ−ｑ変換ＭＵＸブロック「Ｍ２３ＡＭ
ＵＸブロック」のより詳細な一実施例構成を示す。

図中の要部の機能は次の如きものである。即ち。

■　Ｒ，Ｌ、Ｂ、　　　第３図に同じ。

■　ＳＴＦ　Ｃ０ＮＴ　　Ｐ　Ｏからの信号により、ク
ロックＣＬＫの歯を抜いて、受信クロックＲＣＬＫとして送出する。

■　ＰＬ　Ｃ０ＮＴ　　この信号により、外部からのＰ
Ｃか、内部ＤＵＭＹ　ＰＣかを１選択する。

■　ＤＵＭＹ　ＰＣクロックＣＬＫから歯を抜く割合を
一定とする信号をＳＴＦ　Ｃ０ＮＴへ入力する。

■　ＰＧＳ　　　　クロック・ジェネレータ。３４．３
６８Ｍ　Ｈｚ　ＣＬＯＣＫより必要なりロックを作る。

■　ＶＩＮ　　　　ＰＣＭフレーム・フォーマットにお
けるバリアプル・スロットにデータ挿入する場合に使用する。

■　ＰＭＴＳ　　　　ＰＣＭ　ＬＩＮＥ上のアラームＡ
ＬＭを検出すると、対向局へリモート・アラームを、ＰＣＭフレームに乗せて送る。

■　Ｒ？ｌＴＲ対向局からのリモート・アラームを受け
取る。

■　Ｖｏｕｔ　　　Ｖｉｎと逆に、バリアプル・スロッ
トのデータを抜き出す。

＠ｌ　　５ＹＮＣ同期信号検出。

（１）　　５ＹＮＣＥＲＲ同期はずれを検出する。

＠　　ＤＩＧ　ＥＲＲＰＣＭ　テ（７）ビット誤りを１
０−’　〜１０−”にて行う。

＠　　ＡＩＳ　　　　対向局からの信号ａｌｌ　　“１
“を検出する。

＠　　ＳＣＲ，ＤＳＣＲ第３図に同じ。

［相］　ＩＩＤＢ−３第３図に同じ。

第５図はｐ’ｑ変換ＭＵＸブロックｒＭ１２Ｊのより詳
細な一実施例構成を示し、第６図はｑインタフェース・
ブロックｒ８ＭＩＮＦＪのより詳細な一実施例構成を示
す。図示左側に外部回路が存在する状態で示されている
。またＭＥＭはメモリを表している。

〔発明の効果〕

以上説明した如く１本発明によれば、Ｍ１２ＭＵＸブロ
ックとして１例えばＭ２３ＭＵＸブロックと組に用いら
れることから、　Ｂ／Ｕ変換やυ／Ｂ変換を一部省略で
き、また受信クロックを他ブロックから受取るようにす
ることができ、構成を簡略化できる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図はシステム構成図
、第３図は第２図（Ｅ−１１）に対応するユニットの一
実施例構成、第４図は第１のｒ・ｑ変換ＭＵＸブロック
のより詳細な一実施例構成。第５図はｐ’ｑ変換ＭＵＸブロックのより詳細な一実施
例構成、第６図はｑインタフェース・ブロックのより詳
細な一実施例構成、第７図はシステム構成図、第８図は
従来の場合を説明する説明図を示す。図中の符号８は架、９ないし１４は夫々ユニッｔ−，ｒ
Ｍ１２Ｊはｐ−ｑ変換ＭＵＸブロック、「Ｍ２３ＡＪは
第１のｒ’ｑ変換ＭＵＸブロック。ｒＭ２３ＢＪは第２のｒ−ｑ変換ＭＵＸブロック。ｒ８ＭＩＮＦＪはｑインタフェース・ブロック。ｒ３４１ＮＦＪはｒインタフェース・ブロック。ｒＤ／Ｉ　ＭＵＸＪはＤ／ＩＭＵＸブロックを表す。

Claims

【特許請求の範囲】ｐＭＨｚの信号とｑ（但しｑ＞ｐ）ＭＨｚの信号とｒ（
但しｒ＞ｑ）ＭＨｚの信号とが取り扱われるＰＣＭ多重
化システムにおいて、外部回路に対してｐＭＨｚのＡＭＩ信号をもって接続さ
れかつ内部回路に対してｑＭＨｚのＮＲＺ信号をもって
接続されるｐ・ｑ変換ＭＵＸブロックと、外部回路に対してｒＭＨｚのＡＭＩ信号をもって接続さ
れかつ内部回路に対してｑＭＨｚのＮＲＺ信号をもって
接続されるｒ・ｑ変換ＭＵＸブロックとを少なくとも用
意され、上記ｐ・ｑ変換ＭＵＸブロックが上記ｒ・ｑ変換ＭＵＸ
ブロックと組合わされて用いられ、かつ当該ｒ・ｑ変換
ＭＵＸブロックから受信クロックを受け取るよう構成さ
れて、ＰＣＭ多重化ブロックを構成していることを特徴とするＰＣＭ多重化ブロック。