JPS62200932A - Ｐｃｍ多重化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば２ＭＨｚの信号と８ＭＨｚの信号との間の多重化
・復号化と、８ＭＨｚの信号と３４ＭＨｚの信号との間
の多重化・復号化とを必要に応じて行うＰＣＭ多重化装
置において、同一の架上に所望するユニットとを選択的
に載置するよう構成し、構造上フレキシブルなＰＣＭ多
重化装置を提供することが開示されている。

〔産業上の利用分野〕

本発明は、ＰＣＭ多重化装置、特に、構造上実質的に同
一形態の複数種類のユニットを用意し。

所望するシステム構成に応じて上記ユニットを選択的に
架上に載置するようにしたＰＣＭ多重化装置に関する。

〔従来の技術〕

従来から第７図図示の如＜、　　（ｉ）２ＭＨｚの信号
をＭ　１２　（２ＭＨｚ　・８ＭＨｚ間変換）ＭＵ、Ｘ
ユ−ット１−０ないし１−３によって８ＭＨｚの信号に
多重化し、（ｉｉ）得られた８ＭＨｚの信号をＭ２３　
（８ＭＨｚ　・３４ＭＨｚ間変換）ＭＵＸユニット２に
よって３４ＭＨｚの信号に多重化し、　　（ｉｉｉ）回
線３を介して伝送し、（ｉｖ）Ｍ２３ＭＵＸユニット４
によって８ＭＨｚの信号に復号し、　　（Ｖ）Ｍｌ　２
ＭＵＸユニット５−０ないし５−３によって２ＭＨｚの
信号に復号するシステムが知られている。

このようなシステムを構成する場合、従来、第８図（Ａ
）に示す如きＭ１２ＭＵＸユニットと。

第８図（Ｂ）に示す如きＭ２３ＭＵＸユニットとを組合
わせ使用するようにされていた。なお、第８図において
、符号６はＭ１２ＭＵＸユニット用架であって、当該架
６上に、２組のブロックを１つのユニットにしたＭｌ　
２ＭＵＸユニット１が４ユニツト載置されている。また
符号７はＭ２３ＭＵＸユニ°ット用架であって、当該架
７上に、１組のブロックを１つのユニットにしたＭ２３
ＭＵＸユニット２（又は３）が４ユニツト載置されてい
る。

各Ｍ１２ＭＵＸブロックやＭ２３ＭＵＸブロックはブロ
ックからみた外側の回路に対してＡＭＩ信号のインタフ
ェースをもち、ブロック内ではＮＲＺ信号で処理が行わ
れるように構成されている。

したがって、第７図の例で言えば、Ｍ１２ＭＵＸユニッ
ト１−０において、２ＭＨｚ　　（ＡＭＩ）が２ＭＨｚ
　（ＮＲＺ）に変換されて、２Ｍ・８Ｍ変換が行われ、
８ＭＨｚ　（ＮＲＺ）が８ＭＨｚ　（ＡＭｌ）に変換さ
れて、Ｍ２３ＭＵＸユニット２に導かれる。またＭ２３
ＭＵＸユニット２において。

８ＭＨｚ　（ＡＭＩ）が８ＭＨｚ　（ＮＲＺ）に変換さ
れて、８Ｍ−３４Ｍ変換が行われ、３４ＭＨｚ（ＮＲＺ
）が３４ＭＨｚ　（ＡＭ　Ｉ）に変換されて。

回線３に出力される形となる。

〔発明が解決しようとする問題点〕

上記従来の場合には、Ｍ１２ＭＵＸユニットとＭ２３Ｍ
ＵＸユニットとで別々の架に載置されており、システム
規模に合わせて、架を効果的に使用したい場合に好まし
くない。

また、第７図図示の例で言えば、Ｍ１２ＭＵＸユニット
１−０における対Ｍ２３ＭＵＸユニット側の８ＭＨｚ　
（ＮＲＺ）−８ＭＨｚ　（ＡＭＩ）変換と、Ｍ２３ＭＵ
Ｘユニット２における対Ｍ１２ＭＵＸ！二７ト側の８Ｍ
Ｈ２（ＡＭＩ）−８ＭＨｚ　（ＮＲＺ）変換とは本来省
略可能であるのに。

夫々ユニット内に組込まれていて省略することができな
い。

〔問題点を解決するための手段〕

本発明は、上記の点を解決しており、第１図は本発明の
原理構成図を示す。

第１図において、８は本発明に用いられる架を示し、９
は２ＭＨｚ・３４ＭＨｚ変換ユニット。

１０は２ＭＨ！　−８ＭＨｚ変換ユニット、１１は第１
の８’ＭＨｚ　・３４ＭＨｚ変換ニー’−７ト　１２は
第２の８ＭＨｚ・３４ＭＨｚ変換ユニット、１３は２Ｍ
Ｈｚ　８ＭＨｚ　・３４ＭＨｚ変換ニー’−７ト。

１４はＤ／Ｉユニットを表している。また図中のＭｌ２
は本発明にいうｐ’ｑ変換ＭＵＸプロッりであって、　
　ｐ＝２ＭＨｚ、ｑ＝８ＭＨｚに対応しており。

Ｍ２３Ａは１本発明にいう第１のｒ−ｑ変換ＭＵＸブロ
ックであって、ｒ＝３４ＭＨｚ、ｑ＝８ＭＨｚに対応し
ており。

Ｍ２３Ｂは１本発明にいう第２のｒ−ｑ変換ＭＵＸブロ
ックであってｒ＝３４ＭＨｚ、ｑ＝８ＭＨｚに対応して
おり。

８ＭＩＮＦは９本発明にいうｑインタフェース・ブロッ
クであって、ｑ＝８ＭＨ２に対応しており。

３４ＭＩＮＦは１本発明にいうｒインタフェース・ブロ
ックであって、ｒ＝３４ＭＨｚに対応しており。

Ｄ／ＩＭＵＸは１本発明にいうＤ／ＩＭＵＸブロックで
あって、第１図（Ｈ）に示す鎖線内の構成をもっている
。

また、Ｃ０ＮＴは制御部を表している。

〔作用〕

第１図図示の場合には、ユニット９ないし１４で示す６
種のユニットが示されているが１本発明はこれに限られ
るものではない。しかし、いずれのユニットも実質上同
一寸法形状をもっており。

必要に応じて、第１図（Ａ）図示の架８上の「Ｍ２Ｓ」
として示している位置に選択的に載置される。

そして１例えばユニット９が載置されている場合には、
当該ユニット９によって第７図図示左側に示す送信側構
成、あるいは図示右側に示す受信側構成が得られる。

なお９図示ユニット９ないし１４においては。

夫々のブロックが単一のユニットにまとめられている。

このために、第７図に関連してＡＭＩ信号とＮＲＺ信号
との間の変換について述べた所の変換手段が省略されて
いる。換言すると、　（ｉ）ユニット９におけるブロッ
クｒＭ１２Ｊの対ブロックｒＭ１３ＡＪ側への接続に当
たって、ＮＲＺ信号＝ＡＭＩ信号変換が省略され、（ｉ
ｉ）ユニット９におけるブロックｒＭ１３ＡＪの対ブロ
ック［Ｍ１２」側への接続に当たって、　Ａ　Ｍ　Ｉ　
（８号−ＮＲＺ信号変換が省略され、ユニット９内にお
いてはすべてＮＲＺ信号で処理が行われる（ユニット９
と外部回路との間のインタフェースはＡＭＩ（３号であ
る）。各ユニット１０ないし１４に関しても同様である
。

〔実施例〕

第２図（Ａ）　、　（Ｂ）　、　（Ｃ）　、　（Ｄ）　
、　（ｆ！−１）ないしくＥ−１４）は第１図（Ｂ）　
、　（Ｃ）　、　（Ｄ）　、　（Ｈ）　、　（Ｆ）に示
すユニットに対応スるシステム構成図を示している。第
２図（Ａ）図示のものにおいては、２ＭＨｚと３４ＭＨ
ｚとの変換が行われる。第２図（Ｂ）図示のものにおい
ては、２ＭＨｚと８ＭＨｚとの変換が行われる。

第２図（Ｃ）図示のものにおいては＋　　８　Ｍ　Ｈｚ
と３４ＭＨｚとの変換が行われる。第２図（Ｄ）図示の
ものにおいても、８ＭＨｚと３４ＭＨｚとの変換が行わ
れる。第２図（Ｅ−１）ないしくＩＩ！−１４）のもの
は。

２ＭＨｚと８ＭＨｚとが混在するものが３４ＭＨｚとの
間で変換される場合に対応している。

第３図は第２図（Ｅ−１１）に対応するユニットの一実
施例構成を示している。図示のブロックｒＭ１２Ｊ、ｒ
８ＭＩＮＦＪ、ｒＭ２３ＡＪ、ｒｃＯＮＴ」は第１図に
対応している。

図中の要部の機能は次の如きものである。即ち。

■　Ｂ／Ｕ　　　バイポーラ、ユニポーラ変換。

■　Ｒ，Ｌ、Ｂ、　　対向局からのループバック信号に
より自局の低次群側の各チャンネルに て折り返す。すなわち、対向局から チャンネルＣＨＩに入って来た信号 をそのままチャンネルＣＨＩにて対 向局へ送り返す。

■　ＨＤＢ−３ＨＤＢ−３符号則により信号変換を行う
。

■　ＰＬＬ　　・ＤＭＵＸ部より送られて来た歯抜けの
信号を１通常の信号に変換する。

■　ＭＩＸ　　　４ＣＨの信号を１本に多重化する。

■　ＤＭυＸ　　１本の信号を４ＣＨに分離する。

■　ＳＣＲある多項式を選択し、変換を行う。

■　ＤＳＣＲある多項式を選択し、逆変換を行う。

■　Ｌ、Ｌ、Ｂ、　　自局側スイッチ操作により、高次
群側で折り返す。すなわち、自局のチ ャンネルＣＨＩに入った信号は、自 局の高次群で折り返され、チャンネ ルＣＨＩに帰ってくる。

第４図は第１のｒ’ｑ変換ＭＵＸブロック「Ｍ２３ＡＭ
ＵＸブロック」のより詳細な一実施例構成を示す。

図中の要部の機能は次の如きものである。即ち。

■　Ｒ，Ｌ、Ｂ、　　　第３図に同じ。

■　ＳＴＦ　Ｃ０ＮＴ　　Ｐ　Ｏからの信号により、ク
ロックＣＬＫの歯を抜いて、受信クロッ クＲＣＬＫとして送出する。

■　ＰＬ　Ｃ０ＮＴ　　この信号により、外部からのＰ
Ｃか、内部ＤＵＭＹ　ＰＣかを９選択する。

■　ＤＵＭＹ　ＰＣクロックＣＬＫから歯を抜く割合を
一定とする信号をＳＴＦ　Ｃ０ＮＴへ入力する。

■　ＰＧＳ　　　　クロック・ジェネレータ。３４．３
６８ＭＨｚＣＬＯＣＫより必要なりロック を作る。

■　ＶＩＮ　　　　　ＰＣＭフレーム・フォーマントに
おけるバリアプル・スロットにデ ータ挿入する場合に使用する。

■　ＰＭＴＳ　　　　ＰＣＭ　ＬＩＮＥ上のアラームＡ
ＬＭを検出すると、対向局へリモート・ア ラームを、ＰＣＭフレームに乗せ て送る。

■　ＲＭＴＲ対向局からのリモート・アラームを受は取
る。

■　Ｖｏｕｔ　　　Ｖｉｎと逆に、バリアプル・スロッ
トのデータを抜き出す。

［相］　５ＹＮ（：　　　　同期信号検出。

＋［Ｏ５ＹＮＣＥＲＲ同期はずれを検出する。

＠　　ＤＩＧ　ＥＲＲＰＣＭ　テノとッ）誤すヲ１０−
”　〜１０−　”にて行う。

＠　　ＡＩＳ　　　　対向局からの信号ａｌｌ　　“１
”を検出する。

［相］　ＳＣＲ，ＤＳＣＲ第３図に同じ。

■　ＨＤＢ−３第３図に同じ。。

第５図はｐ”ｑ変換ＭＵＸブロックｒＭ１２Ｊのより詳
細な一実施例構成を示し、第６図はｑインタフェース・
ブロックｒ８ＭＩＮＦＪのより詳細な一実施例構成を示
す０図示左側に外部回路が存在する状態で示されている
。またＭＥＭはメモリを表している。

〔発明の効果〕

以上説明した如く１本発明によれば、複数種類のユニッ
トを単一の架上に選択的に載置することができる。また
ユニット内でのブロック間の信号送受に当たって、ＡＭ
Ｉ信号−ＮＲＺ信号変換手段やその逆変換手段を省略す
ることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図はシステム構成図
、第３図は第２図（Ｅ−１１）に対応するユニットの一
実施例構成、第４図は第１のｒ・ｑ変換ＭＵＸブロック
のより詳細な一実施例構成。 第５図はｐ’ｑ変換ＭＵＸブロックのより詳細な一実施
例構成、第６図はｑインタフェース・ブロックのより詳
細な一実施例構成、第７図はシステム構成図、第８図は
従来の場合を説明する説明図を示す。 図中の符号８は架、９ないし１４は夫々ユニッ）、ｒＭ
１２Ｊはｐ”ｑ変換ＭＵＸブロック、「Ｍ２３ＡＪは第
１のｒ−ｑ変換ＭＵＸブロック。 ｒＭ２３ＢＪは第２のｒ’ｑ変換ＭＵＸブｏ７り。 ｒ８Ｍ　Ｉ　ＮＦＪはｑインタフェース・ブロック。 ｒ３４ＩＮＦＪはｒインタフェース・ブロック。 ｒＤ／Ｉ　ＭＵＸＪはＤ／ＩＭＵＸブロックを表す。

Claims (1)

1. 【特許請求の範囲】 ｐＭＨｚの信号とｑ（但しｑ＞ｐ）ＭＨｚの信号とｒ（
   但しｒ＞ｑ）ＭＨｚの信号とが取り扱われるＰＣＭ多重
   化装置において、 外部回路に対してｐＭＨｚのＡＭＩ信号をもって接続さ
   れかつ内部回路に対してｑＭＨｚのＮＲＺ信号をもって
   接続されるｐ・ｑ変換ＭＵＸブロックと、 外部回路に対してｒＭＨｚのＡＭＩ信号をもって接続さ
   れかつ内部回路に対してｑＭＨｚのＮＲＺ信号をもって
   接続される第１のｒ・ｑ変換ＭＵＸブロックと、 外部回路に対してｑＭＨｚのＡＭＩ信号をもって接続さ
   れかつ内部回路に対してｒＭＨｚのＮＲＺ信号をもって
   接続される第２のｒ・ｑ変換ＭＵＸブロックと、 外部回路に対してｑＭＨｚのＡＭＩ信号をもって接続さ
   れかつ内部回路に対してｑＭＨｚのＮＲＺ信号をもって
   接続されるｑインタフェース・ブロックと、 外部回路に対してｒＭＨｚのＡＭＩ信号をもって接続さ
   れかつ内部回路に対してｒＭＨｚのＮＲＺ信号をもって
   接続されるｒインタフェース・ブロックと、 上記第１のｒ・ｑ変換ＭＵＸブロックを２個そなえ、か
   つ内部回路側をスイッチ回路網を介して対向せしめて構
   成したＤ／Ｉ　ＭＵＸブロックをそなえ、 複数種類の上記ブロックを１つのユニットに組み込んだ
   複数種類のユニットを用意し、 当該複数種類のユニットを選択的に単一の架に載置可能
   に構成した ことを特徴とするＰＣＭ多重化装置。