JPS6219901A - バツクアツプシステム - Google Patents
バツクアツプシステムInfo
- Publication number
- JPS6219901A JPS6219901A JP15803085A JP15803085A JPS6219901A JP S6219901 A JPS6219901 A JP S6219901A JP 15803085 A JP15803085 A JP 15803085A JP 15803085 A JP15803085 A JP 15803085A JP S6219901 A JPS6219901 A JP S6219901A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- regular
- output
- input
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ岳畠μ／７’ｌ田ｆ田＾醇）
この発明は、複数台の常用コン）ｏ−ラに対し１個の予
備コントローラをバックアップ手段トしてもつバックア
ップシステムｔＣＭｌｆる。
備コントローラをバックアップ手段トしてもつバックア
ップシステムｔＣＭｌｆる。
簿３図はかかるシステムの従来列を示す構成図である。
同図において、ＩＡ、ＩＢは常用コントローラ、２は予
（Ｉコント田−ラ、３Ａ、３Ｂはプロセス（制御対象）
、４Ａ、４Ｂは切換部、６Ａ。
（Ｉコント田−ラ、３Ａ、３Ｂはプロセス（制御対象）
、４Ａ、４Ｂは切換部、６Ａ。
６Ｂは予備コントローラ用入出力線、７唸異常通知線で
ある。なお、常用コントローラｌａ、ｌｂは制御演算部
（ＣＰＵ）１１．プロセス入出力部１２（プ冑七ス出力
部１２Ａ、プロセス入力部１２Ｂ）、データ伝送部１３
および異常検出部１４等より構成される◎予備コント田
−ラ２も同様Ｋ。
ある。なお、常用コントローラｌａ、ｌｂは制御演算部
（ＣＰＵ）１１．プロセス入出力部１２（プ冑七ス出力
部１２Ａ、プロセス入力部１２Ｂ）、データ伝送部１３
および異常検出部１４等より構成される◎予備コント田
−ラ２も同様Ｋ。
制御演算部（ＣＰＵ）２１．プロセス入出力部２２（プ
ロセス出力部２２Ａ、プルセス入力ｍ２２ Ｂ）および
データ伝送部２３等より構成されている。
ロセス出力部２２Ａ、プルセス入力ｍ２２ Ｂ）および
データ伝送部２３等より構成されている。
また、切換部４人、４Ｂはスイッチ８Ｗｘ 、ＳＷ２か
らなり、その接点は通常は図示の位置（ｍ側）にあるが
、常用コント胃−ラに異常が生じふと、異常検出部１４
からの出力ａ１ｔ ｂｘＫ−よってそれぞれ′ｂ″側に
切り換わるようになっている。
らなり、その接点は通常は図示の位置（ｍ側）にあるが
、常用コント胃−ラに異常が生じふと、異常検出部１４
からの出力ａ１ｔ ｂｘＫ−よってそれぞれ′ｂ″側に
切り換わるようになっている。
これは、２つの常用コントローラＩＡ、ＩＢＫ対して１
つの予備コントローラ２を設けた例を示すもので、これ
らの間はデータ伝送路りを介して相互に接続されている
。したがって、常用コントローラｌＡｔ１Ｂが正常であ
る限りは、プロセス３Ａ、３Ｂは切換部４Ａ、４Ｂのス
イッチ接点１ｍ”およびプロセス入出力部１２を介して
接続され、これによって所定の制御が行なわれる。
つの予備コントローラ２を設けた例を示すもので、これ
らの間はデータ伝送路りを介して相互に接続されている
。したがって、常用コントローラｌＡｔ１Ｂが正常であ
る限りは、プロセス３Ａ、３Ｂは切換部４Ａ、４Ｂのス
イッチ接点１ｍ”およびプロセス入出力部１２を介して
接続され、これによって所定の制御が行なわれる。
こ−で、例えば常用コントローラ］、Ａ側に故障が発生
すると、異常検出部１４はこれを検出してスイッチＳＷ
Ｉ 、ＳＷ２を”ｂ”側に切り換えるので、プロセス３
Ａからの入力はプルセス入力部２２Ｂを介して予備コン
トローラ２へ与えられる一方、この予備コントローラ２
からの出力はプロセス出力部２２Ａおよび切換部４Ａを
介してプロセス３Ａに与えられ、これによって所定の制
御が行なわれることになる。つまり、予備コント四−２
２は、その待機中にデータ伝送部２３および伝送路りを
介して常用コントローラＩＡの制御データを読み込んで
いるため、たとえ常用コントローラＩＡＩＫ故障が生じ
たとしても、そのバックアップを行なうことができる。
すると、異常検出部１４はこれを検出してスイッチＳＷ
Ｉ 、ＳＷ２を”ｂ”側に切り換えるので、プロセス３
Ａからの入力はプルセス入力部２２Ｂを介して予備コン
トローラ２へ与えられる一方、この予備コントローラ２
からの出力はプロセス出力部２２Ａおよび切換部４Ａを
介してプロセス３Ａに与えられ、これによって所定の制
御が行なわれることになる。つまり、予備コント四−２
２は、その待機中にデータ伝送部２３および伝送路りを
介して常用コントローラＩＡの制御データを読み込んで
いるため、たとえ常用コントローラＩＡＩＫ故障が生じ
たとしても、そのバックアップを行なうことができる。
なお、以上の関係は、常用コントローラＩＢ側に異常が
生じたときも全く同様である。また、常用コントローラ
１ａまたは１ｂに異常が生じたことは、通知線７を介し
て予備コント田−ラ２に伝えられる。また、常用コント
ローラの一方に続いて他方も異常になったときは、予備
コン）１−−ラ２のＣＰＵ２１は最初に異常となった方
の常用コントローラのバックアップを行ない、他方から
の異常状態信号は無視してバックアップは行なわないよ
うにする。
生じたときも全く同様である。また、常用コントローラ
１ａまたは１ｂに異常が生じたことは、通知線７を介し
て予備コント田−ラ２に伝えられる。また、常用コント
ローラの一方に続いて他方も異常になったときは、予備
コン）１−−ラ２のＣＰＵ２１は最初に異常となった方
の常用コントローラのバックアップを行ない、他方から
の異常状態信号は無視してバックアップは行なわないよ
うにする。
以上のようなシステムでは、２つの常用コントローラＩ
Ａ、 ＩＢに対して、予備コント田−ラの入出力１１６
Ａ、６Ｂおよび入出力部２２が２組必要であゐ。つまり
、常用コントローラｆｉＫ比例して予備コントローラの
入出力部の数が増えるため、システム構成が複雑となり
、コスト高になるという問題がある０また、常用コント
ローラと予備コントローラ間の接続も常用コントローラ
の数に応じて増えるため、ケーブルの製作および布設工
事が煩雑となり、経費が増大するという問題もある口し
たがって、この発明は予備コントローラの入出力部を１
組にするとともに、その入出力線も１組にして構成の簡
略化を図り、あわせてコストダウンを図ることを目的と
する。
Ａ、 ＩＢに対して、予備コント田−ラの入出力１１６
Ａ、６Ｂおよび入出力部２２が２組必要であゐ。つまり
、常用コントローラｆｉＫ比例して予備コントローラの
入出力部の数が増えるため、システム構成が複雑となり
、コスト高になるという問題がある０また、常用コント
ローラと予備コントローラ間の接続も常用コントローラ
の数に応じて増えるため、ケーブルの製作および布設工
事が煩雑となり、経費が増大するという問題もある口し
たがって、この発明は予備コントローラの入出力部を１
組にするとともに、その入出力線も１組にして構成の簡
略化を図り、あわせてコストダウンを図ることを目的と
する。
各常用コントローラ対応のプロセス入出力を各々の切換
部を介して予備コントソーラへ共通に接続する接続手段
と、いずれか１つの常用コン）ａ−ラに対してバックア
ップが行なわれているときは他のプロセス入出力を予備
コントローラ側に接続しないように切換部による切り換
え動作を阻止する・ｆンターロツク手段とを設ける。
部を介して予備コントソーラへ共通に接続する接続手段
と、いずれか１つの常用コン）ａ−ラに対してバックア
ップが行なわれているときは他のプロセス入出力を予備
コントローラ側に接続しないように切換部による切り換
え動作を阻止する・ｆンターロツク手段とを設ける。
つまり、各常用コントローラ対応のプロセス入出力を各
々の切換部を介して予備コントローラへ共通に接続する
ことにより、予備コントローラの入出力部および入出力
線を各々１組で済ませるようにするかわりに、インター
ロック手段を設けてバックアップ動作が行なわれている
ときは他のプロセス入出力が予備コン）ａ−ラ側に切り
換わらないようにインター四ツクする。
々の切換部を介して予備コントローラへ共通に接続する
ことにより、予備コントローラの入出力部および入出力
線を各々１組で済ませるようにするかわりに、インター
ロック手段を設けてバックアップ動作が行なわれている
ときは他のプロセス入出力が予備コン）ａ−ラ側に切り
換わらないようにインター四ツクする。
ＷＸ１１ｉ！Ｊはこの発明の実施例を示す構成図である
。
。
これは＃！３図と比較すれば明らかなように、予備コン
トローラ２のプロセス入出力部２２および予備コント田
−ラ月入出力＠６がそれぞれ１組になった点、およびイ
ンターロック回路５Ａ、５Ｂが常用コントローラＩＡ、
ＩＢＫ対応して設けられている点が特徴である。
トローラ２のプロセス入出力部２２および予備コント田
−ラ月入出力＠６がそれぞれ１組になった点、およびイ
ンターロック回路５Ａ、５Ｂが常用コントローラＩＡ、
ＩＢＫ対応して設けられている点が特徴である。
つまり、プロセス入出力部とその入出力線とを全プ田セ
スに対して共通にすることにより構成の簡素化を図る一
方、１つの常用コントローラのバックアップのみを礒実
に行なうためにインターロック回路を設けるようにした
ものである◎このインターロック回路の具体例は、例え
ば！２図の如く否定論理和素子ＮＯＲおよび論理積素子
ＡＮＤから構成され、回路５Ａ（５Ｂ）の論理積素子Ａ
ＮＤには、自己の常用コントローラＩＡ（ＩＢ）が異常
であることを示す異常状態信号ａ１（ｂｘ）と、否定論
理和素子ＮＯ凡の出力とが入力されており、回路５Ａ（
５Ｂ）Ｃ）ＮＯＲ素子には、回路５Ｂ（５Ａ）の出力で
あるインターロック信号ｂ２（ａ２）が導入されている
。
スに対して共通にすることにより構成の簡素化を図る一
方、１つの常用コントローラのバックアップのみを礒実
に行なうためにインターロック回路を設けるようにした
ものである◎このインターロック回路の具体例は、例え
ば！２図の如く否定論理和素子ＮＯＲおよび論理積素子
ＡＮＤから構成され、回路５Ａ（５Ｂ）の論理積素子Ａ
ＮＤには、自己の常用コントローラＩＡ（ＩＢ）が異常
であることを示す異常状態信号ａ１（ｂｘ）と、否定論
理和素子ＮＯ凡の出力とが入力されており、回路５Ａ（
５Ｂ）Ｃ）ＮＯＲ素子には、回路５Ｂ（５Ａ）の出力で
あるインターロック信号ｂ２（ａ２）が導入されている
。
したがって、いずれか一方の常用コントローラに異常が
発生すると、その異常状態信号ａ１またはｂｌが例えば
１１″となり、このとき他の常用コントソーラが正常な
らばインター四ツク信号ｂ２またはａ２が１０”である
ので論理和素子ＡＮＤの出力ａ２またはｂ２はＩ′１″
となって、切換部４Ａまたは４ＢのスイッチＳＷｉ、Ｓ
Ｗ２が６ｂ”側に切り換わり、これによって常用コント
ローラ４Ａまたは４Ｂのバックアップが行なわれる。
発生すると、その異常状態信号ａ１またはｂｌが例えば
１１″となり、このとき他の常用コントソーラが正常な
らばインター四ツク信号ｂ２またはａ２が１０”である
ので論理和素子ＡＮＤの出力ａ２またはｂ２はＩ′１″
となって、切換部４Ａまたは４ＢのスイッチＳＷｉ、Ｓ
Ｗ２が６ｂ”側に切り換わり、これによって常用コント
ローラ４Ａまたは４Ｂのバックアップが行なわれる。
こ−で、常用コントローラ４Ａのバックアップが行なわ
れているときに、常用コントソーラ４ＢＫも異常が発生
すると、そのＮＯＲ素子の入力ａ２は１１”で、出力は
＊ＯｅとなってＡＮＤ素子が開かれず、したがって、常
用コントローラ４Ｂに対するバックアップは打なわれな
いことになる。
れているときに、常用コントソーラ４ＢＫも異常が発生
すると、そのＮＯＲ素子の入力ａ２は１１”で、出力は
＊ＯｅとなってＡＮＤ素子が開かれず、したがって、常
用コントローラ４Ｂに対するバックアップは打なわれな
いことになる。
この関係は、常用コントローラ４Ｂのバックアップが行
なわれているときに、コントローラ４人に異常が生じた
場合も同様である。つまり、゛インターマツ２回路５Ａ
、５Ｂは、１つの常用コントローラに対するバックアッ
プが行なわれているときに、さらに他の常用コントロー
ラが故障してもそのバックアップは行なわないように、
切換部による切り換え動作を阻止する機能を有している
。
なわれているときに、コントローラ４人に異常が生じた
場合も同様である。つまり、゛インターマツ２回路５Ａ
、５Ｂは、１つの常用コントローラに対するバックアッ
プが行なわれているときに、さらに他の常用コントロー
ラが故障してもそのバックアップは行なわないように、
切換部による切り換え動作を阻止する機能を有している
。
こうすることにより、従来と同等の性能は維持しながら
予備コントｐ−ラＯプロセス入出力部とその入出力線の
数を少なくシ、構成の簡素化とコストダウンを図るもの
である。
予備コントｐ−ラＯプロセス入出力部とその入出力線の
数を少なくシ、構成の簡素化とコストダウンを図るもの
である。
なお、以上では常用コントローラが２台の場合について
説明したが、２台以上の場合についても容易に拡張し得
ることは云う迄もない。
説明したが、２台以上の場合についても容易に拡張し得
ることは云う迄もない。
この発明によれば、予備コントローラの入出力部および
入出力線を常用コントローラの台数に関係なく各１組と
することができるので、予備コントリーラ側に常用コン
トローラ数と１対１に対応させて入出力部および入出力
線を設ける従来方式と比べて構成を簡素化することがで
き、費用を大幅に削減し得る利点がもたらされる。なお
、この利点は特に常用コントローラ台数が多くなればな
る程、顕著となるものである。
入出力線を常用コントローラの台数に関係なく各１組と
することができるので、予備コントリーラ側に常用コン
トローラ数と１対１に対応させて入出力部および入出力
線を設ける従来方式と比べて構成を簡素化することがで
き、費用を大幅に削減し得る利点がもたらされる。なお
、この利点は特に常用コントローラ台数が多くなればな
る程、顕著となるものである。
第１図はこの発明の実施例を示す構成図、第２図は第１
図のインターロック回路の具体例を示す回路図、＠３図
はバックアップシステムの従来例を示す構成図である。 符号説明 ＩＡ、ＩＢ・・・・・・常用コント賞−ラ、２・・・・
・・予備コントリーラ、３Ａ、３Ｂ・・・・・・プロセ
ス、４Ａ。 ４Ｂ・・・・・・切換部、５Ａ、５１３・・・・・・イ
ンターロック回路、６，６Ａ、６Ｂ・・・・・・予備コ
ン）ｏ−ラ用通知線、７・・・・・・異常通知線、１１
，２１・・・・・・制御演算部（ＣＰＵ）、１２．２２
・・・・・・プロセス出力部 ２２Ｂ・・・・・・プロセス入力部、１３，２３・・・
・・・データ伝送部、１４・曲・異常検出部、ｓｗｌ、
ｓｗ２・・・・・・、スイッチ、Ｌ・・・・・・データ
伝送路、ａｌ ａ ｂｌ・・・・・・異常状態信号、ａ
２ ｔ ｂ２・・・・・・インターロック信号Ｏ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 −Ｉ会（−ｎ、％Ｊ＋ローへ 第２図 ｂ２（１２“２
図のインターロック回路の具体例を示す回路図、＠３図
はバックアップシステムの従来例を示す構成図である。 符号説明 ＩＡ、ＩＢ・・・・・・常用コント賞−ラ、２・・・・
・・予備コントリーラ、３Ａ、３Ｂ・・・・・・プロセ
ス、４Ａ。 ４Ｂ・・・・・・切換部、５Ａ、５１３・・・・・・イ
ンターロック回路、６，６Ａ、６Ｂ・・・・・・予備コ
ン）ｏ−ラ用通知線、７・・・・・・異常通知線、１１
，２１・・・・・・制御演算部（ＣＰＵ）、１２．２２
・・・・・・プロセス出力部 ２２Ｂ・・・・・・プロセス入力部、１３，２３・・・
・・・データ伝送部、１４・曲・異常検出部、ｓｗｌ、
ｓｗ２・・・・・・、スイッチ、Ｌ・・・・・・データ
伝送路、ａｌ ａ ｂｌ・・・・・・異常状態信号、ａ
２ ｔ ｂ２・・・・・・インターロック信号Ｏ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 −Ｉ会（−ｎ、％Ｊ＋ローへ 第２図 ｂ２（１２“２
Claims (1)
- 複数の常用コントローラと、該常用コントローラのいず
れかに異常が生じたときそのバックアップを行なう予備
コントローラと、常用コントローラ毎に設けられこれに
異常が生じたときはそのプロセス入出力を予備コントロ
ーラ側に切り換える切換部とを備えてなるバックアップ
システムにおいて、各常用コントローラに対応するプロ
セス入出力を各々の切換部を介して予備コントローラへ
共通に接続する接続手段と、いずれか１つの常用コント
ローラに対してバックアップが行なわれているときは他
のプロセス入出力を予備コントローラ側に接続しないよ
うに前記切換部による切り換え動作を阻止するインター
ロック手段とを設けてなることを特徴とするバックアッ
プシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15803085A JPS6219901A (ja) | 1985-07-19 | 1985-07-19 | バツクアツプシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15803085A JPS6219901A (ja) | 1985-07-19 | 1985-07-19 | バツクアツプシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6219901A true JPS6219901A (ja) | 1987-01-28 |
Family
ID=15662736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15803085A Pending JPS6219901A (ja) | 1985-07-19 | 1985-07-19 | バツクアツプシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6219901A (ja) |
-
1985
- 1985-07-19 JP JP15803085A patent/JPS6219901A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6219901A (ja) | バツクアツプシステム | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
| JPS6351295B2 (ja) | ||
| JPS59128601A (ja) | 切替制御回路 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
| SU1702434A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS61156438A (ja) | 計算機制御装置 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS60140438A (ja) | 情報処理系の系切替制御方式 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0728239B2 (ja) | 切替回路 | |
| JPH01273140A (ja) | 緊急動作回路 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH06161799A (ja) | Ｃｐｕ多重化瞬時切換装置 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPS60114955A (ja) | 分散処理計算機システム | |
| JPS62278601A (ja) | 論理制御装置 | |
| JPS60246455A (ja) | インタフエ−スのバツクアツプシステム |