JPS62195158A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62195158A
JPS62195158A JP61035158A JP3515886A JPS62195158A JP S62195158 A JPS62195158 A JP S62195158A JP 61035158 A JP61035158 A JP 61035158A JP 3515886 A JP3515886 A JP 3515886A JP S62195158 A JPS62195158 A JP S62195158A
Authority
JP
Japan
Prior art keywords
conductive layer
bonding
thickness
conductive layers
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61035158A
Other languages
English (en)
Inventor
Nobuaki Nagashima
長島　信章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP61035158A priority Critical patent/JPS62195158A/ja
Publication of JPS62195158A publication Critical patent/JPS62195158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体製造技術さらにはセラミンク封止の半
導体装置の製造技術に関するものである。
〔従来の技術〕
セラミック封止半導体装置については、特開昭５９−１
５０４５（ｌ公報に開示されており、その！ 概要を第１図に示す。１はセラミック基板で、その中央
部にはキャビティ２が岑成され、半導体ペレット３が装
着されている。セラミック基板１上には、その側部に設
けられたり一ド４と接続する導電層５が形成されている
。６はペレット３の電。
袷と導電層５とを電気的に接続するボンディングワイヤ
である。７はパッケージ上部で、例えば低融点ガラス層
８を介して蓋体９が装着されている。
〔発明が解決しようとする問題点］ ところが、上記技術を用いてリード数が非常に多い半導
体装置を製造すると、−ト記問題点が発生することが考
えられる。すなわち、電気メッキのさい導電層の表面の
縁部が円状に形成されるので導電層表面は底面に比べ゛
（その幅が狭く、リード数が多くなればなるほど導電層
の平坦部分の幅１１がより狭（なるため、ボンディング
ワイヤ６の圧着面積が十分確保できず、ボンディングワ
イヤの接合強度が弱くなる。従って、ボンディングワイ
ヤ５の断線不良が発生−する危険性が極めて高いことが
分かった。
本発明の目的は、絶縁基板上に形成した導電層を介して
ボンディングワイヤと外部端子とを接続している半導体
装置のボンダビリティを向上できりる技術を提供するこ
とである。
〔問題点を解決するための手段である〕本願において開
示される発明のうち代表的なものの概要を簡単に説明す
れば、下記のとおりである。
すなわち、少なくともボンディングワイヤと接続する部
分の導電層の中央部の肉厚と縁部の肉厚をほぼ一定にな
るように形成することである。
〔作用〕
上記した手段によれば、ボンディングワイヤを平坦な導
電層にボンディングできるので圧着面積を大にしてさら
に一様な荷重を加えられるので、導電層とボンディング
ワイヤの接合強度を向上させることができるものである
。
〔実施例〕 第１図は本発明の一実施例であるセラミック封止の半導
体装置の概略図、第２図は第１図のＡ−Ａ線断面拡大図
である。
なお、第１図のセラミック封止半導体装置と同一構成部
分については同一符号を付し、その説明は省略する。セ
ラミック基板１には導電層（例えば金等）１１の配線方
向に溝１２が形成されている。この溝１２には導電層１
１が、その縁部１３と中央部１４の肉厚がほぼ一定で、
かつセラミック基板１の表面と導電層１１の表面が平坦
となるように形成されている。
次に第３Ａ図〜第３Ｆ図を用いて第１Ａ図のセラミック
封止半導体装置の製造プロセスの一例を示す。第３Ａ図
のようなセラミック基板１上に溝１２を導電層１１の配
線方向に形成したのち（第３Ｂ図）、前記溝１２に導電
層１１を形成する。
このとき、導電層１１０表面縁部１３ａがセラミック基
板１の表面１ａと同じ高さ、あるいはそれ以上となるよ
うに形成する。そして、前記導電層１１をセラミック基
板１０表面１ａと一致するようにエツチング、研削、あ
るいはスタンピングして平坦になるようにする。
すなわち、導電層１１の縁部１３と中央部１４の肉厚が
一定の厚さとなる（第３Ｄ図）。このセラミック基板１
に低融点ガラス１５ａを介してパッケージ−Ｆ部７を固
着する（第３Ｅ図）。その後、キャビティ２内に半導体
ベレット３を取り付け、ワイヤボンディングにより半導
体ペレット３上の電接と導電層１１とをボンディングワ
イヤ６にて接続する。このとき、第４図に示すように導
電層１１の表面縁部１３と中央部１４が平坦となってい
るので表面縁部１３に丸味のない分だけボンディングワ
イヤ６のヘッド部６ａとの接着面積を大きくとれ、かつ
、一様な荷重圧でヘッド部６ａを導電層に抑圧できるの
で接合強度を第６図に示した場合に比べ増大できるとい
う効果が得られる。
従って、前述した実施例においては、下記に示すような
作用効果を有する。
ｍ　　導電層の縁部の厚さが、少なくともボンディング
ワイヤとの接合部分において、導電層の中央部とほぼ同
じ厚さにすることにより、少なくともボンディング点で
は導電層か平坦となるので、ボンディングワイヤとの接
合面積を大にでき、ボンディング接合強度を向上できる
という効果が得られる。
（２）導電層の縁部の厚さが、少なくともボンディング
ワイヤとの接合部分において、導電層の中央部とほぼ同
じ厚さにすることにより、少なくともボンディング点で
は導電層が平坦となるので、ボンディング荷重を一様な
分布で加えられるので、ボンディング接合強度を向上で
きるという効果が得られる。
（３）導電層の表面と底面の幅をほぼ一定に形成するこ
とにより、リード数が増大したときにボンディングに必
要な導電層の幅を得るために、表面の縁部の丸味分を考
慮して底面の幅をかなり大きくとる必要がなく、導電層
の細線化、すなわちリード数の増大に対応が容易となる
効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、溝を形成す
ることなく、セラミック基板表面に、縁部と中央部の肉
厚かはぼ同じ導電層を形成しても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置に適用し
た場合についてｂ９明したが、それに限定されるもので
はなく、たとえば、プリント基板に配線として導電層を
形成する場合にも適用することができるものである。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、少なくともボンディングワイヤと接続する導
電層の表面の縁部の丸味をなくし平坦にすることにより
、ボンディングワイヤと導電層との接合面積を大にして
接合強度を向上できるという効果が得られる。
【図面の簡単な説明】
第１図は、本発明の一実施例であるセラミック封止の半
導体装置、 第２図は、第１図のＡ−Ａ線断面図、 （力 第３Ａ図〜第３Ｆ図は第１図の半導体装置の製造方法説
明図、 第４図は本実施例のワイヤボンディングワイヤ周辺を示
す拡大断面図、 第５図は従来のセラミック封止の半導体装置の構成図、 第６図は従来の問題点を説明するための図である。 １・・・セラミック基板、２・・・キャビティ、３・・
・半導体ペレット、４・・・リード、５，１１・・・導
電体、６・・・ボンディングワイヤ、６ａ・・・ボンデ
ィングヘッド、７・・・パッケージ上部、８，１５・・
・低融点ガラス、９・・・蓋、１２・・・溝、１３・・
・縁部、１４・・・中央部。 第３７：図 ノｓｂ 第　　５　　図 第　　４　　図 第　　６　　図

Claims (1)

    【特許請求の範囲】
  1. １、ペレット上の電極と接続しているボンディングワイ
    ヤと、外部端子とを電気的に接続するために、絶縁基板
    上に導電層が形成されている半導体装置において、導電
    層の縁部の厚さが、少なくともボンディングワイヤとの
    接合部分において、導電層の中央部とほぼ同じ厚さであ
    ることを特徴とする半導体装置。
JP61035158A 1986-02-21 1986-02-21 半導体装置 Pending JPS62195158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61035158A JPS62195158A (ja) 1986-02-21 1986-02-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61035158A JPS62195158A (ja) 1986-02-21 1986-02-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS62195158A true JPS62195158A (ja) 1987-08-27

Family

ID=12434073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61035158A Pending JPS62195158A (ja) 1986-02-21 1986-02-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS62195158A (ja)

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US6967396B1 (en) Semiconductor device
KR100397539B1 (ko) 수지밀봉형 반도체 장치 및 그 제조방법
JP2598129B2 (ja) 半導体装置
US5468993A (en) Semiconductor device with polygonal shaped die pad
JPH06302653A (ja) 半導体装置
JPH04324662A (ja) 半導体パッケージ
JP4203925B2 (ja) 樹脂封止型半導体装置
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPS62195158A (ja) 半導体装置
JP2810626B2 (ja) 半導体装置
JPH03177055A (ja) 半導体素子搭載用基体
JP2000196005A (ja) 半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JPS5930538Y2 (ja) 半導体装置
KR20020024654A (ko) 적층형 반도체 팩키지 유니트 및, 적층형 반도체 팩키지
JPH11297746A (ja) 半導体装置
JPH02211643A (ja) 半導体装置
JPH0582586A (ja) 半導体装置及びその製造方法
JPS6115587B2 (ja)
JPS6236299Y2 (ja)
JPS63107126A (ja) 半導体装置
KR200331874Y1 (ko) 반도체의다핀형태패키지
JPS63283053A (ja) 半導体装置のリ−ドフレ−ム
JPS6154258B2 (ja)