JPS6154258B2 - - Google Patents
Info
- Publication number
- JPS6154258B2 JPS6154258B2 JP54078484A JP7848479A JPS6154258B2 JP S6154258 B2 JPS6154258 B2 JP S6154258B2 JP 54078484 A JP54078484 A JP 54078484A JP 7848479 A JP7848479 A JP 7848479A JP S6154258 B2 JPS6154258 B2 JP S6154258B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- base material
- semiconductor
- semiconductor element
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 20
- 239000003566 sealing material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 210000003739 neck Anatomy 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置にかかり、特に電気的に
独立している半導体素子固着部の金属層と半導体
素子電極部又は内部リードとの結線を有する硝子
封止型半導体装置に関するものである。
独立している半導体素子固着部の金属層と半導体
素子電極部又は内部リードとの結線を有する硝子
封止型半導体装置に関するものである。
従来の半導体装置は半導体素子を固着する凹部
を有する絶縁基材上に金属層を設けた後，金属層
が電気的に独立しているために通称サツプチツプ
と呼ばれる金属細線の結線が可能な金属片等を半
導体素子の脇に取付け，内部リード又は半導体素
子電極部とを金属細線で結線し電気的な導通を取
つている。又、あるいは絶縁基材上に設けた金属
層に半導体素子を固着した後，半導体素子の脇の
すきまの金属層に直接金属細線で内部リード又は
半導体素子電極部とを結線し電気的な導通を取つ
ている。
を有する絶縁基材上に金属層を設けた後，金属層
が電気的に独立しているために通称サツプチツプ
と呼ばれる金属細線の結線が可能な金属片等を半
導体素子の脇に取付け，内部リード又は半導体素
子電極部とを金属細線で結線し電気的な導通を取
つている。又、あるいは絶縁基材上に設けた金属
層に半導体素子を固着した後，半導体素子の脇の
すきまの金属層に直接金属細線で内部リード又は
半導体素子電極部とを結線し電気的な導通を取つ
ている。
しかしながら最近の半導体装置は集積度の増大
に伴ない半導体素子の大きさは大きくなり、又，
ウエハーの拡大に伴ない半導体素子の厚も厚くな
くなる傾向があるが、半導体素子の実装密度を向
上せしめるために半導体装置の外形寸法は規定さ
れている。したがつて，半導体素子固着部の大き
さも，最終工程である気密封止に影響を与えない
様な大きさの凹部が形成されている。それゆえ，
半導体素子（以後素子と呼ぶ）を固着した金属層
から内部リード上面までの高さは素子の厚が増加
するに従つて必然的に高くなる。又、金属層を有
する凹部の大きさも規定されているから大きな半
導体素子を固着した時の金属層のすきまは小さく
なる。従つて，金属層に直接金属細線で結線する
方法は、結線する際に用いるツールが、凹部のす
きまが狭いために入り込むことが出来ずしたがつ
て結線が不可能となる。又、金属層から内部リー
ド上面までが高いために結線時に金属細線のネツ
クに異常な力が加わり金属細線の強度が弱くな
る。又，他の方法であるサブチツプを金属層に取
付けてから金属細線で結線する方法はサブチツプ
の固着工程の追加，並びにこの場合においても上
述した様な素子を固着した金属層と凹部内にすき
まが狭く，サブチツプの固着及びサブチツプから
の結線は非常に作業性の悪い工程であつた。
に伴ない半導体素子の大きさは大きくなり、又，
ウエハーの拡大に伴ない半導体素子の厚も厚くな
くなる傾向があるが、半導体素子の実装密度を向
上せしめるために半導体装置の外形寸法は規定さ
れている。したがつて，半導体素子固着部の大き
さも，最終工程である気密封止に影響を与えない
様な大きさの凹部が形成されている。それゆえ，
半導体素子（以後素子と呼ぶ）を固着した金属層
から内部リード上面までの高さは素子の厚が増加
するに従つて必然的に高くなる。又、金属層を有
する凹部の大きさも規定されているから大きな半
導体素子を固着した時の金属層のすきまは小さく
なる。従つて，金属層に直接金属細線で結線する
方法は、結線する際に用いるツールが、凹部のす
きまが狭いために入り込むことが出来ずしたがつ
て結線が不可能となる。又、金属層から内部リー
ド上面までが高いために結線時に金属細線のネツ
クに異常な力が加わり金属細線の強度が弱くな
る。又，他の方法であるサブチツプを金属層に取
付けてから金属細線で結線する方法はサブチツプ
の固着工程の追加，並びにこの場合においても上
述した様な素子を固着した金属層と凹部内にすき
まが狭く，サブチツプの固着及びサブチツプから
の結線は非常に作業性の悪い工程であつた。
すなわち、第１図、第２図に示す如く、従来の
素子固着部からの結線方法を用いた半導体装置で
は、絶縁基材２ａ略中央部に素子固着部と成る金
属層５を有する凹部８を除いた全面に封止材料１
を形成した後，金属層５上に半導体素子７，サブ
チツプ６を固着し，外部へ導出する内部リード３
との間を金属細線９を用いて結線し、蓋部基材４
上の封止材料１′を用いて封止を行ない半導体装
置を構成している。この様な構造の半導体装置は
上述の様に素子の集積度の増大に伴ない半導体素
子の大きくなるから、凹部に形成した金属層の素
子と凹部とのすきまが狭くなりサブチツプを固着
する時に使用するコレツト治具を使用することが
出来ない事がしばしばあり、自動に組み込むこと
が困難であつた。又，半導体素子の特性に依り素
子を固着した金属層と結線する内部リードとの結
線位置が異なる事が起こるためにサブチツプを自
動にて組み込む作業を能率良く行なうことが困難
な事があつた。
素子固着部からの結線方法を用いた半導体装置で
は、絶縁基材２ａ略中央部に素子固着部と成る金
属層５を有する凹部８を除いた全面に封止材料１
を形成した後，金属層５上に半導体素子７，サブ
チツプ６を固着し，外部へ導出する内部リード３
との間を金属細線９を用いて結線し、蓋部基材４
上の封止材料１′を用いて封止を行ない半導体装
置を構成している。この様な構造の半導体装置は
上述の様に素子の集積度の増大に伴ない半導体素
子の大きくなるから、凹部に形成した金属層の素
子と凹部とのすきまが狭くなりサブチツプを固着
する時に使用するコレツト治具を使用することが
出来ない事がしばしばあり、自動に組み込むこと
が困難であつた。又，半導体素子の特性に依り素
子を固着した金属層と結線する内部リードとの結
線位置が異なる事が起こるためにサブチツプを自
動にて組み込む作業を能率良く行なうことが困難
な事があつた。
本発明の目的は上述した従来の素子を固着した
金属層と内部リード又は半導体素子電極部との結
線方法を改良し，安価に信頼性の高い結線方法を
可能にさせる半導体装置を提供するものである。
金属層と内部リード又は半導体素子電極部との結
線方法を改良し，安価に信頼性の高い結線方法を
可能にさせる半導体装置を提供するものである。
即ち本発明の半導体装置は絶縁基材の略中央部
に設けた凹部の内部又は凹部の外周縁に絶縁基材
と一体と成つた凸部を形成した上に素子固着部と
なる金属層と凸部とを電気的に導通する様に金属
層を形成し，凸部上の金属層を介して、素子を固
着した金属層と内部リード又は半導体素子電極部
とを金属細線にて結線した構成を特徴とする。
に設けた凹部の内部又は凹部の外周縁に絶縁基材
と一体と成つた凸部を形成した上に素子固着部と
なる金属層と凸部とを電気的に導通する様に金属
層を形成し，凸部上の金属層を介して、素子を固
着した金属層と内部リード又は半導体素子電極部
とを金属細線にて結線した構成を特徴とする。
次に第３図第４図の実施例を参照して一実施例
を説明する。第３図，第４図に示す様に絶縁基材
１２の略中央部に素子固着部に凹部１８を設け，
凹部１８の内部に絶縁基材と一体となつた凸部１
６を設けた後に，凹部１８と凸部１６上に金属層
１５，凹部１８を除いた絶縁基材１２上に封止材
料１１を形成し、外部へ導出する内部リード１３
と半導体素子１７、並びに素子を固着した金属層
１５を電気的に導通するために金属層を設けた凸
部１６とを金属細線１９を用いて結線し，蓋部基
材１４上の封止材料１１′を用いて封止を行ない
半導体装置が構成されている。この実施例は絶縁
基材をアルミナ粉末プレス成型する時に凹部の内
部に凸部をあらかじめ素子固着時に困らない箇所
に数個設けて焼成した後，銀ペースト又は銀パラ
ジウムペースト等を用いて、金属層を凹部並び凸
部に形成して従来の素子固着，金属細線の結線方
法を用いている。この実施例に依れば凸部上の金
属層と素子固着する金属層とが電気的に導通して
いるため，凸部から内部リードとを結線する事で
任意の内部リードと接続する事が出来る。しかも
素子の厚が厚くなつても，金属層より高く凸部を
形成しているから金属細線のネツクを痛める様な
結線をすることはない。又、素子固着時に使用す
るロー材が広がつても凸部であるので結線する部
分に付着することはない。
を説明する。第３図，第４図に示す様に絶縁基材
１２の略中央部に素子固着部に凹部１８を設け，
凹部１８の内部に絶縁基材と一体となつた凸部１
６を設けた後に，凹部１８と凸部１６上に金属層
１５，凹部１８を除いた絶縁基材１２上に封止材
料１１を形成し、外部へ導出する内部リード１３
と半導体素子１７、並びに素子を固着した金属層
１５を電気的に導通するために金属層を設けた凸
部１６とを金属細線１９を用いて結線し，蓋部基
材１４上の封止材料１１′を用いて封止を行ない
半導体装置が構成されている。この実施例は絶縁
基材をアルミナ粉末プレス成型する時に凹部の内
部に凸部をあらかじめ素子固着時に困らない箇所
に数個設けて焼成した後，銀ペースト又は銀パラ
ジウムペースト等を用いて、金属層を凹部並び凸
部に形成して従来の素子固着，金属細線の結線方
法を用いている。この実施例に依れば凸部上の金
属層と素子固着する金属層とが電気的に導通して
いるため，凸部から内部リードとを結線する事で
任意の内部リードと接続する事が出来る。しかも
素子の厚が厚くなつても，金属層より高く凸部を
形成しているから金属細線のネツクを痛める様な
結線をすることはない。又、素子固着時に使用す
るロー材が広がつても凸部であるので結線する部
分に付着することはない。
次に第５図の実施例は凹部２８の外周縁に凸部
２６に形成し、凹部２８と凸部２６に金属層２５
を設けた後，半導体素子２７の固着，金属細線２
９の結線を行ない，後工程は上述した実施例と同
様な方法で半導体装置が形成されている。
２６に形成し、凹部２８と凸部２６に金属層２５
を設けた後，半導体素子２７の固着，金属細線２
９の結線を行ない，後工程は上述した実施例と同
様な方法で半導体装置が形成されている。
従つて，半導体装置，特に素子固着部が電気的
に独立している硝子封止型半導体装置が安価に品
質が良くしかも作業性を低下する事なく素子を固
着した金属層と内部リードとを任意に結線する事
が出来る半導体装置が得られる。又，金属細線で
結線する凹部内に有する凸部は凹部の周囲から離
れていなくても良く，凹部の周囲を矩形状上に形
成し金属層を設けて行なつても上述の様な効果が
ある。
に独立している硝子封止型半導体装置が安価に品
質が良くしかも作業性を低下する事なく素子を固
着した金属層と内部リードとを任意に結線する事
が出来る半導体装置が得られる。又，金属細線で
結線する凹部内に有する凸部は凹部の周囲から離
れていなくても良く，凹部の周囲を矩形状上に形
成し金属層を設けて行なつても上述の様な効果が
ある。
第１図および第２図はそれぞれ従来の半導体装
置の上面図および断面図である。第３図および第
４図はそれぞれ本発明の実施例の上面図および断
面図である。第５図は本発明の他の実施例の断面
図である。 尚、図において、１，１１，２１……絶縁基材
の封止材料、１′，１１′，２１′……蓋部基材の
封止材料、２，１２，２２……絶縁基材、３，１
３，２３……内部リード、４，１４，２４……蓋
部基材、５，１５，２５……金属層、６……サブ
チツプ、１６，２６……凸部、７，１７，２７…
…半導体素子、８，１８，２８……凹部、９，１
９，２９……金属細線である。
置の上面図および断面図である。第３図および第
４図はそれぞれ本発明の実施例の上面図および断
面図である。第５図は本発明の他の実施例の断面
図である。 尚、図において、１，１１，２１……絶縁基材
の封止材料、１′，１１′，２１′……蓋部基材の
封止材料、２，１２，２２……絶縁基材、３，１
３，２３……内部リード、４，１４，２４……蓋
部基材、５，１５，２５……金属層、６……サブ
チツプ、１６，２６……凸部、７，１７，２７…
…半導体素子、８，１８，２８……凹部、９，１
９，２９……金属細線である。
Claims (1)
- １ 凹部を形成し、該凹部の底部を半導体素子固
着部とする絶縁基材上に、封止材料，外部へ導出
する内部リード，蓋部基材、を順次に取付けた半
導体装置において、前記内部リード先端の周縁あ
るいは前記、凹部内に前記絶縁基材と一体に形成
した凸部を少なくとも２カ所以上設け，前記凸部
は素子固着部に設けられた金属層と電気的に導通
し、且つ該凸部上の金属層と半導体素子電極部あ
るいは前記内部リードとを金属細線にて結線した
ことを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7848479A JPS562655A (en) | 1979-06-21 | 1979-06-21 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7848479A JPS562655A (en) | 1979-06-21 | 1979-06-21 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562655A JPS562655A (en) | 1981-01-12 |
| JPS6154258B2 true JPS6154258B2 (ja) | 1986-11-21 |
Family
ID=13663255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7848479A Granted JPS562655A (en) | 1979-06-21 | 1979-06-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS562655A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2512879B2 (ja) * | 1987-03-20 | 1996-07-03 | 株式会社ニコン | パタ−ン検出装置 |
-
1979
- 1979-06-21 JP JP7848479A patent/JPS562655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS562655A (en) | 1981-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US5498901A (en) | Lead frame having layered conductive planes | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP2001036000A (ja) | チップサイズスタックパッケージ及びメモリモジュールとその製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JPS6154258B2 (ja) | ||
| JPH0645504A (ja) | 半導体装置 | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPS6231497B2 (ja) | ||
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPH02211643A (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| KR20020024654A (ko) | 적층형 반도체 팩키지 유니트 및, 적층형 반도체 팩키지 | |
| JP2596399B2 (ja) | 半導体装置 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPH06244313A (ja) | 半導体パッケージ及び実装方法 | |
| JPS62195158A (ja) | 半導体装置 | |
| JPH05267401A (ja) | 半導体装置 | |
| JPS5824442Y2 (ja) | 半導体装置 | |
| JP2000100835A (ja) | 混成集積回路装置 |