JPS62194755A

JPS62194755A - スキユ−補償方式

Info

Publication number: JPS62194755A
Application number: JP61036682A
Authority: JP
Inventors: Kazuo Tajiri; 田尻　和夫
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1986-02-21
Filing date: 1986-02-21
Publication date: 1987-08-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、スキュー油漬方式に関し、詳しくは複数本の
信ｆｆ′ｉ線を用いて、複数ピッ！一単位のデータを並
列に伝送するシステムにおいて、信号線間のスキュー補
償を行う方式に関するものである。

〔従来の技術〕

従来より、信号線を介してデータを伝送する方式には、
直列方式、つまりデータを１本の信号線上に１ビツトず
つ直列に乗せて伝送する方式と、並列方式、つまりｎ本
（例えば、ｎ＝８本）の信号線にｎビット（上記の場合
には、ｎ＝８ピッ１−）のデータを乗せて伝送する方式
とがある。並列方式では、データの他にさらに別の１本
の信号線によりクロックを送り、データには特別の符号
化を行うことなく伝送する方法もあるが、この他にデー
タを例えば、ＣＭ　Ｉ　（Ｃｏｄｅｄ　　Ｍ　ａｒｋ　
　Ｉ　ｎｖｅｒｓ　ｉ。

ｎ）符号に符号化して、受信側で受信した符号からタイ
ミングを抽出してクロックを生成することにより、クロ
ック線を節約する方法を用いることも可能である。なお
、ＣＭＩ符号とは、ｒｒ　Ｏ＋＋を−ＥからＥへの極性
変換（０，１）に対応させ、′１″をＥ状態（１，１）
あるいは−Ｅ状態（−１，−１）に１タイムスロツトご
とに交互に対応させる符号変換方式である。この符号か
らは、波形の変位点からタフ（ミンク位相の抽出が簡単
にできるという特質を有している。上記Ｅは、ハイレベ
ルの電位、−Ｅはローレベルの電位である。また、直列
方式については、信号線が１本しかない場合には、必然
的に後者の方法、つまり伝送されるデータからタイミン
グを抽出する方法を採用している。

並列方式は、情報処理装置等で一般に用いられており、
バイトあるいは複数バイトからなるワードごとにデータ
が処理される。いま、ｎ＝８本の信号線を用いてバイト
単位に並列伝送する場合には、直列方式と同じ周期のク
ロックが使用できれば、８倍のデータ伝送速度が得られ
ることになる。

〔発明が解決しようとする問題点〕

しかし、８本の信号線間では、信号線の機械的な長さの
ばらつきが存在する上に、信号線や送受信回路の特性の
ばらつきにより、送信から受信までの遅延時間Ｔにもば
らつき、つまりスキュー八Ｔが生じ、このスキューがク
ロック周期に影響を及ぼす。すなわち、従来の技術では
、送信された任意のバイトを構成する８ビツトを、送信
側で符号化されていれば、これを受信側で復号した後、
クロック線あるいはデータから抽出したクロックに同期
して８ビツトに揃え、ラッチする。ラッチに際しては、
ある期間データの論理値が安定している必要があるが、
この期間が０でよいと仮定できる、つまり瞬時にラッチ
できると仮定しても、クロック信号線あるいはクロック
抽出に用いられるデータ信号線上の信号が、他のデータ
信号線上の信号に対して最も速く到着する場合と、最も
遅く到着する場合を考慮して、一般には、クロック周期
を２・へＴ以上に設定している。このクロック周期は、
信号線や送受信回路の物理特性により決定される直列方
式のクロック周期の最小値に比べてはるかに大きく、数
十倍の値になる例もある。

従って、信号線を複数にしても、システムとしての伝送
速度を大きくできないという問題があった。

本発明の目的は、このような従来の問題を改菩し、並列
方式で生じるスキューを簡単な回路により補償して、ク
ロック周期を短縮し、伝送速度を増大できるスキュー補
償方式を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明のスキュー補償方式は
、受信側に信号線と同数のＦＩＦＯメモリを接続し、各
信号線上の信号から抽出した第１のクロックに同期して
対応する上記ＦＩＦＯメモリにデータを書込み、全ての
ＦＩＦＯメモリでデータの書込みが開始されたことを検
出すると、上記クロックとは独立の第２のクロックに同
期して全てのＦＩＦＯメモリから同時にデータの読出し
を開始することに特徴がある。

〔作　　用〕

本発明においては、８本の信号線の各々に対応して受信
側に８個のＦ　Ｉ　ＦＯ（Ｆｉｒｓｔ　　Ｉｎ　　Ｆｉ
ｒｓシ０ｕｔ）メモリを鍔え、各々のＦ’ｌＩ？Ｏメモ
リへの書込みは対応する１本の信号線から抽出された第
１のクロックのみにより行い、その後、８個のＦＩＦＯ
メモリの全てにデータの書込みが開始されると、上記第
１のクロックとは独立の第２のクロックにより８個のＦ
ＩＦ○メモリからデータを１　ハイド単位に読出すこと
によって、スキューによる問題を解消している。第１の
クロックの周期は、送信側でデータを信号線に乗せる周
期により決定され、８本の信号線から抽出される各々の
第１のクロック相互間で等しいが、その位相が信号線間
のスキューにより異なる。そこで１本発明では、第１の
クロックは、対応する信号線上のデータを対応する１つ
のＦＩＦＯメモリに書込むためにのみ使用し、次にデー
タを１バイトの単位に揃えるために、独立の第２クロツ
クを使用するのである。従来では、スキューの存在によ
り、８本の信号線でそれぞれ異なった時刻に到着するデ
ータを、単一のクロックに同期して１バイトに揃え、こ
れを保持させるため、クロック周期をスキュ一時間の２
倍以上にする必要があるのに対して１本発明では、クロ
ック周期に対してスキューが制約とならないので、高速
伝送を実現できる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の一実施例を示すスキュー補償回路の
ブロック図である。第１図において、■は第２のクロッ
クを発生するクロック発生器、２，３はＡＮＤゲート、
４は受信データを受取る情報処理装置等の装置、１０，
２０．　　・・・８０はＦＩＦＯメモリである。なお、
第１図では、１バイト幅の伝送の場合を示すので、［；
’−ＩＦＯメモリは８個必要であるが、３個のみしか図
示されてない。

第２図は、ＦＩＦ○メモリの動作タイミングチャートで
ある。ＦＩＦＯメモリは、第１図の１０で示すように、
入力端子りと第１のクロック（ライトクロック）端子Ｗ
と出力端子Ｑと第２のクロック（リードクロック）端子
Ｒと出力端子ＥＦとを備えている。いま、ＦＩＦＯメモ
リが（１ビット×Ｗ語）で構成されているとき、第２図
に示すように、Ｗ端子に入力されるクロックに同期して
、入力端子りにデータの論理値を入力すると、データは
先頭から順次ＦＩＦＯメモリのアドレス０゜１．２．・
・・に書込まれていく。一方、Ｒ端子にクロックを入力
すると、ＦＩＦＯメモリのアドレスＯ，ｌ、２．　　・
・・の内容が順次Ｑ端子に出力される。また、ＥＦ端子
は、ＦＩＦＯメモリ内に既に書込まれ、かつ未だ読出さ
れていないとき。

つまりＦＩＦＯメモリが空きでないときに、１１″を出
力し、これ以外のとき、つまりＦＴＩ？Ｏメモリが空き
のときには　＋１　Ｑ　１１を出力する。第２図では、
先頭のデータがアドレス０に書込まれた後に１１０　Ｈ
からＩＩ　１７１に反転する。メモリが空きのときには
０″′を出力する。従って、第２図の例では、先頭デー
タがアドレスＯに書込まれた後に、ＥＦ端子はＩＩ　０
１４から１１１　ＩＩに反転している。なお、Ｆ’　Ｉ
　ＦＯメモリの書込み・読出しアドレスのインクリメン
トは、Ｗを法として行うことにより、アドレス（Ｗ−１
）の次に、アドレス０を続けて循環させることができる
。

再び、第１図の説明に戻る。第１図のスキュー補償回路
は、伝送路の受信側に設けられる。図示されていない送
信側では、従来技術と同じく、伝送するｍバイトを先頭
から順に取出し、各バイトを構成する８ビツトをそのビ
ット位置に対応した信号線に乗せて送信する。このとき
、各信号線、例えば、バイト内のビット位［０のビット
を送る信号線には、バイトＯ〜（ｍ−１）の各バイトの
ピッ１−位置Ｏにあ°るｍビットの時系列が、受信側で
タイミング抽出可能な符号（例えば、ＣＭＩ符号）に符
号化されて送信される。

受信側では、従来技術を用いて、波形整形、識別再生、
タイミング抽出の各動作を行う。その後、タイミング抽
出により生成された第１のクロックがその信号線に対応
する第１図のＦ’ＩＦＯメモリ１０．２０．　　・・・
８０のＷ端子１２，２２，３２、・・・・８２に入力さ
れる。また、識別再生されたデータは、同じようにＤ端
子１１，２１゜・・・・８１に入力される。ＦＩＦ○メ
モリ］０゜２０、　　・・・８０は、順次到着するｍビ
ットを、例えばＦＯＦＯメモリ１０は送信データＩ１１
バイトの各バイト内のビット位［ｔＯにあるｍビットを
、ＦｉＦＯメモリのアドレス０，１．・・に順次書込む
。８個のＦＩＦ○メモリｔｏ、２０．　　・・・８０で
は、信号線のスキューにより、データの書込み開始がそ
れぞれ異なっているが、書込み動作は、他の７個の信号
線やＰＩＰ○メモリの状態に無関係に行われる。

ＰＩＦ’Ｏメモリ１０，２０．　　・・・・８０のＥＦ
端子からの出力線１５，２５．　　・・・８５は、各Ｆ
ＩＦＯメモリの先頭のデータ、つまり送信されるｍバイ
トの先頭バイトを構成する各ビットが書込まれた後に、
ｔＱ理値が１１０１１からｌ（１１１に反転する。これ
らのＥＦ端子１５，２５．　　・・・８５は、ＡＮＤゲ
ート２により論理積がとられる。すなわち、ＡＮＤゲー
ト２の出力は、先頭バイトの８ビツトのうち５スキユ一
時間Δ′ｒだけ遅れて最も到着の遅いビットの到着によ
り、８ピッ１−が揃った時点で′ｌ″′となる。ＡＮ［
］ゲー１へ３は、この時点で、第２のクロックを発生す
るクロック発生器ｌの出力を、各ＦＩＦ○メモリ＋０．
２０．　　・・・８０のＲ端子１４，２４．　　・・・
８４に印加する。

各Ｆｒｌ？Ｏメモリ１０，２０．　　・・・８０は、第
２図に示すように、Ｒ端子１４，２４．　　・・・・８
４に入力されたクロックに従って、アドレス０゜１，２
．・・・・の内容を順次Ｑ＠子から信号線１３．２３．
　　・・・・８３に出力し、これらの出力は、ＡＮＤゲ
ート３から出力される第２のクロックとともに装置４に
送られる。従って、装置４では、送信されたｍバイトを
、先頭から順に、各バイトを構成する８ビツトが揃った
形で、しかもこれと同期したクロック、つまり第２のク
ロックとともに受取ることができる。

第１のクロック周期が第２のクロック周期より長い場合
には、ＦＩＦＯメモリへの書込みに読出しが追いついて
しまうが、その時点でスキューにより最も書込みの遅れ
ているＦＩＦＯメモリのＥＦ端子が′０″となり、ＡＮ
Ｄゲート２．３で読出しのため第２のクロックを抑止す
るので、無効なデータおよびクロックが装置４に送られ
ることはない。また、第１のクロックと第２のクロック
の周期が等しい場合には、読出しが書込みに追いつくこ
とがなく、かつ最も早く信号が到着し始めた信号線に対
応するＦＩＦＯメモリにおいても、書込まれたデータ数
とΔＴ遅れて読出し始めたデータ数との差は、八Ｔをク
ロック周期τで除算した値ΔＴ／τを越えることはない
。このため、ＦＴＦＯメモリを語数Ｗを法として循環し
て使用すれば、Ｗ〉ΔＴ／τの語数を用意すればよい。

さらに、第１のクロックの周期が第２のクロックの周期
より短い場合には、書込まれたデータ数と読出されたデ
ータ数との差は徐々に大きくなるが、伝送されるデータ
の最大長がｍバイトのときにｍを越えることはなく、最
悪でもＷ　＝　ｍ語のＦ　Ｉ　Ｆ　Ｏメモリを用意すれ
ばよい。

第１図では、８本の信号線を用いた例で説明したが２本
発明は信号線の数に制約されないことは勿論である。そ
して、誤り訂正ビット用の信号線を付加したり、複数バ
イト幅の伝送を行う場合にも、適用可能であることは勿
論である。

次に、本発明の具体例を述べる。いま、４０９６バイト
のデータを２信号線８本を用いて１バイト幅でＩＫｍ伝
送すると仮定する。信号線に光ファイバを用いると、現
用のファイバと送受信回路でクロック周期を５Ｘ１０−
９秒（２００Ｘ１０Ｂビット秒）にすることは容易であ
る。このときＩＫｒｎ離れた送受信端の間の遅延時間は
、　　５×１０−６秒程度であり、直列伝送によると、
送信開始から受信完了までの時間は、５ｘｔｏ−ｂ＋４
０９６Ｘ８Ｘ５Ｘ１０”９＃８７Ｘ１０−’秒となる。

並列に信号線を配置すると、スキュ一時間へＴとしては
、ｌ０ＸＩＯ−９秒等の値が得られる。このとき、従来
の技術により、クロック周期を２・ΔＴとすれば、送信
開始から終了までの時間は、　５ＸＩＯ−’　＋４０９
６ｘ２ｘｌＯｘ１０−’＃８７Ｘ１０−”秒となり、直
列方式の１／２強の時間を要する。これに対して、本発
明によれば、受信側へのデータの到着から装置４がデー
タを受取るまで、データはＦＩＦＯメモリ上でΔＴだけ
保留されるが、第１のクロック、第２のクロックともス
キューの影響を受けず、　　５×ｔｏ−”秒の周期に設
定することができる。このとき、送信開始から装置４で
の受信終了までの時間は、５　Ｘ　ｌ　Ｏ−’　＋　ｌ
　ＯＸ　１０−９＋　４０９６Ｘ５Ｘ１０−９＃２５Ｘ
ＩＯ−８秒である。この値は、直列方式の１５％、従来
方式の並列方式の２８％で済む。長距踵伝送等でスキュ
ーが増大すれば、さらに従来技術に比べて有利となる。

〔発明の効果〕

以上説明したように、本発明によれば、並列方式におけ
るスキューを完全に補償できるので、並列に配置した信
号線数にほぼ比例して伝送速度の高速化が可能であり、
バイトあるいは語単位に高速な伝送が要求される情報処
理装置間の伝送等が籠単に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すスキュー補償回路のブ
ロック図、第２図は第２図におけるＦＩＦＯメモリの動
作タイムチャートである。１：クロック発生器、２．ＩＡＮＤゲート、４：情報処
理装置等、１０，２０．　　・・・８０：ＦＩＦＯメモ
リ。特許出願人日本電信電話株式会社、１′− 代理人弁理！：　磯　村　雅　俊１．・ｊ第　　　１　
　　図第　　　２ｌ−４Ｑ　　　　　　　　　　　　　　　　　Ｏ２手続補正書
（自発）昭和６１年４月１４日特許庁長官　宇賀道部殿　ｊ、、ｉｌ、　：ＩＳ件の表示昭和６１　年特　許　Ｖ第３６６８２　号２、発明の名
称　スキュー補償方式３、　補正をする者事件との関係　↑ＳＳ出出願人、代理人５°ｔ、　補正により増加する発明の数　　ナシＧ−ｉ
、ｉａｉ°′１象　　ｑｕａｙ’ｓ。’発’！１１（Ｆ
）３Ｎｉ　’、ｘ説’！ＩＪＪ、　（７）１ｍ・　５７
・４・ＩＳ ’Ｍ、　ｈａ正の内容　５１１１紙のとおＩＪ・（１）
明細書第１３頁５〜６行のｒ５Ｘ１０−’＋４０９６Ｘ
８Ｘ５ＸｌＯ−９＃８７Ｘ１０−”秒」を、ｒ５Ｘ１０
−”＋４０９６Ｘ８Ｘ５Ｘ１０−’＃１６９Ｘ１０−Ｂ
秒」に補正する。

Claims

【特許請求の範囲】

（１）１語がｎビットからなり、かつｎの倍数本の信号
線がそれぞれ語内の特定のビット位置にあるビットの語
方向の時系列をタイミング抽出できる符号方式を用いて
伝送する並列伝送方式において、受信側にｎ個のＦＩＦ
Ｏメモリを信号線ごとに接続し、各信号線上の信号から
抽出した第１のクロックに同期して対応する上記ＦＩＦ
Ｏメモリにデータを書込み、全てのＦＩＦＯメモリでデ
ータの書込みが開始されたことを検出すると、上記クロ
ックとは独立の第２のクロックに同期して全てのＦＩＦ
Ｏメモリから同時にデータの読出しを開始することを特
徴とするスキュー補償方式。