JP2008258762A - ディジタル信号受信装置 - Google Patents
ディジタル信号受信装置 Download PDFInfo
- Publication number
- JP2008258762A JP2008258762A JP2007096514A JP2007096514A JP2008258762A JP 2008258762 A JP2008258762 A JP 2008258762A JP 2007096514 A JP2007096514 A JP 2007096514A JP 2007096514 A JP2007096514 A JP 2007096514A JP 2008258762 A JP2008258762 A JP 2008258762A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- fifo
- channels
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】時間的ずれの大小にかかわらずディジタル信号の時間的ずれを補正するディジタル信号受信装置を提供することを目的とする。
【解決手段】各チャンネルにFIFO装置を設け、各FIFO装置がデータの格納を開始したときデータエンプティフラグの解除を行ない、FIFO読取信号生成装置が全てのFIFO装置のデータエンプティフラグが解除されたとき、各FIFO装置に同期したFIFOリード信号を送信する。各FIFO装置はこのFIFOリード信号受信に同期させて格納したディジタル信号を出力するように構成した。
【選択図】図1
【解決手段】各チャンネルにFIFO装置を設け、各FIFO装置がデータの格納を開始したときデータエンプティフラグの解除を行ない、FIFO読取信号生成装置が全てのFIFO装置のデータエンプティフラグが解除されたとき、各FIFO装置に同期したFIFOリード信号を送信する。各FIFO装置はこのFIFOリード信号受信に同期させて格納したディジタル信号を出力するように構成した。
【選択図】図1
Description
本発明は、複数チャンネルにて送信されるディジタル信号の時間的ずれを補正するディジタル信号受信装置に関する。
ディジタル信号の通信速度を速める目的やディジタル映像信号を送信する目的で、複数のチャンネルを使用してディジタル信号を送受信する方式が従来から開発されている。例えば、DVI(Digital Visual Interface)やHDMI(登録商標、High−Definition Multimedia Interface)などのディジタル映像信号の伝送方式に採用されているTMDS(登録商標(以下同じ)、Transirion Minimized Differential Signaling)においては、1チャンネルのクロック信号と、3チャンネルのディジタル映像信号の伝送チャンネルのプロトコルが規定されており、これに基づいて視聴覚機器が開発されている。
また、映像信号以外においても、例えば8b/10b変換を行なうディジタル信号の伝送方式のうち、PCI Express、Fiber Channel、XUT等の方式においても複数のシリアル伝送チャンネルを用いたディジタル信号の送受信が行なわれている。
しかし、送信側の回路構成などにより、各チャンネルにて送信される信号に時間的なずれ(スキュー)が生じることがある。このような場合、例えばディジタル映像信号の受信装置においてはディスプレイに表示する映像に歪みが生じるという問題点があった。
この点に関し、各チャンネルの受信信号に遅延を生じさせる回路を設けた装置が提案されている。例えば、特許文献1には、ディジタル映像信号の受信装置において、各チャンネルに所定のクロック分だけ遅延させる回路を設け、遅延したチャンネルについては通常の回路を、遅延しなかったチャンネルについて遅延回路を選択して同期を取るディジタル信号受信装置が提案されている。
特開2004−165772号公報
しかし、特許文献1に記載の装置によっては、各チャンネル間の遅延が所定のクロック分であるときだけしか補正できないと言う問題点があった。
本発明は上記のような問題点に鑑みてなされたものであり、時間的ずれの大小にかかわらずディジタル信号の時間的ずれを補正するディジタル信号受信装置を提供することを目的とする。
この目的を達成するために本発明は、複数のチャンネルによって送信されるディジタル信号を受信し、複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、データ信号を同期させる位置を示すコントロール信号と、データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;チャンネル毎に、データ信号とコントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、FIFO装置が、当該のチャンネルの信号の格納を開始し、かつ、時間的なずれを補正する他の全てのチャンネルのFIFO装置から信号の格納を開始することを示す信号を検知したとき、格納したデータ信号とコントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置を提供する。
また、本発明は、複数のチャンネルによって送信されるディジタル信号を受信し、複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、データ信号を同期させる位置を示すコントロール信号と、データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、データイネーブル信号からデータの格納の開始を指示するFIFOライト信号を生成するFIFOライト信号生成部と、チャンネル毎に、FIFOライト信号を受信したときデータ信号とコントロール信号とを格納し、格納を開始したときに格納の開始を示すデータエンプティフラグの解除を行ない、格納したデータの出力を指示するFIFOリード信号を受信したとき格納したデータ信号とコントロール信号とを先入れ先出しにより出力するFIFO装置と、データエンプティフラグが、時間的なずれを補正する全てのチャンネルについて解除されたとき、時間的なずれを補正する全てのチャンネルのFIFO装置に同期したFIFOリード信号を送信するFIFO読取信号生成部と、を備えるディジタル信号受信装置を提供する。
本発明によれば、例えば、各チャンネルにFIFO装置を設け、各FIFO装置がデータの格納を開始したときデータエンプティフラグの解除を行ない、FIFO読取信号生成装置が全てのFIFO装置のデータエンプティフラグが解除されたとき、各FIFO装置に同期したFIFOリード信号を送信する。各FIFO装置はこのFIFOリード信号受信に同期させて格納したディジタル信号を出力するように構成した。このため、ディジタル信号の時間的ずれの大小にかかわらず、時間的ずれを補正することが可能となるという効果がある。
以下、本発明によるディジタル信号受信装置の一実施の形態について、図面を用いて詳細に説明する。
<第1の実施形態>
以下、本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
<受信装置の配置例>
図10は、本実施形態のディジタル信号受信装置の配置例を示した図である。送信装置30は映像信号をグラフィックコントローラ32において生成し、送信装置31においてクロックとR(赤)、G(緑)、B(青)の映像信号を送信する4つのチャンネルを経由して受信機器33に送信する。
図10は、本実施形態のディジタル信号受信装置の配置例を示した図である。送信装置30は映像信号をグラフィックコントローラ32において生成し、送信装置31においてクロックとR(赤)、G(緑)、B(青)の映像信号を送信する4つのチャンネルを経由して受信機器33に送信する。
受信機器33においては、本実施形態のディジタル信号受信装置1がディジタル信号を受信して時間的ずれを補正した後、メモリコントローラ34、フレームメモリ35、フレーム読出し回路36を経て、映像がディスプレイ37に表示される。
<ディジタル信号受信装置の構成>
図1は、本実施形態のディジタル信号受信装置1の構成を模式的に表した図である。
図1は、本実施形態のディジタル信号受信装置1の構成を模式的に表した図である。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1は、クロックを受信するクロックチャンネル10と、R,G,Bの映像信号のディジタル信号を伝送するチャンネル1(12a)、チャンネル2(12b)、チャンネル3(12c)と、からディジタル信号を受信する。
本実施形態のディジタル信号受信装置1は、クロックを受信するクロックチャンネル10と、R,G,Bの映像信号のディジタル信号を伝送するチャンネル1(12a)、チャンネル2(12b)、チャンネル3(12c)と、からディジタル信号を受信する。
クロックチャンネル10はクロックをPLL(Phase Locked Loop)11に入力し、PLL11は入力クロックの1倍クロックである×1クロック11aと、入力クロックの10倍クロックである×10クロック11bとを生成する。
チャンネル1(12a)、チャンネル2(12b)、チャンネル3(12c)は、それぞれシリアル/パラレル変換部13a,13b,13cに入力する。各シリアル/パラレル変換部13a,13b,13cは、PLL11から入力した×10クロック11bを用いて入力したシリアル信号をパラレル信号に変換し、それぞれアラインメント調整部14a,14b,14cに出力する。
各アラインメント調整部14a,14b,14cは、PLL11から入力した×1クロック11aを用いて入力したパラレル信号を所定の長さだけ読み込み、この一連のパラレル信号の列から復号を開始する位置を判定する。これは、例えば制御信号のパターンを一連のパラレル信号の列から検索することにより行なわれる。
復号開始位置が判定された場合、各アラインメント調整部14a,14b,14cは一連のパラレル信号の列の復号開始位置から所定のデータ長、例えば10bずつそれぞれデコーダ15a,15b,15cに出力する。
各デコーダ15a,15b,15cは、PLL11から入力した×1クロック11aを用いて、各アラインメント調整部14a,14b,14cから入力した信号から、受信した信号のデータ部分、すなわち映像データ部分であるデータ信号15aDT,15bDT,15cDTと、このデータ信号を同期させる位置を示すコントロール信号15aCNT,15bCNT,15cCNTと、このデータ信号の開始位置と終了位置を示すデータイネーブル信号15aENB,15bENB,15cENBと、を生成する。
これらの信号の生成は、送信装置31が送信データの生成に準拠したプロトコル、例えばTMDSに基づいて行なわれる。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置は、各チャンネル1(12a)、チャンネル2(12b)、チャンネル3(12c)の下流にFIFO装置17a,17b,17cを有する。このFIFO装置17a,17b,17cは、いわゆるFIFO(First In, First Out、先入れ先出し)の機能を有する。すなわち、データを格納する機能を有し、読出し命令を受信すると、先に格納したデータから先に出力する。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置は、各チャンネル1(12a)、チャンネル2(12b)、チャンネル3(12c)の下流にFIFO装置17a,17b,17cを有する。このFIFO装置17a,17b,17cは、いわゆるFIFO(First In, First Out、先入れ先出し)の機能を有する。すなわち、データを格納する機能を有し、読出し命令を受信すると、先に格納したデータから先に出力する。
FIFO装置17a,17b,17cは、例えばRAMなどのメモリとFIFOの動作を記述したプログラムを格納したメモリと、このプログラムを実行するプロセッサとを備える。また、例えばFPGA(Field Programmable Gate Array)などのプログラム可能なLSIを用いて構成することもできる。
従って、任意にメモリ領域を割り当てたり、定められた条件を満たすときに特定のフラグを更新したり、信号を出力したりするように構成することが可能である。
さらに、格納するデータの大きさ、すなわちFIFOの深さも任意に設定できる。本実施形態においては、各FIFO装置17a,17b,17cのFIFOの深さは補正すべき時間的ずれの時間間隔に各FIFO装置17a,17b,17cに到達するそれぞれのデータの量を少なくとも格納する大きさを有する。すなわち、補正すべき時間的ずれの時間間隔とは、いずれかのFIFO装置において最も早く信号の格納が開始された時点から、各FIFO装置17a,17b,17cから信号が出力される時点までの時間の間隔を意味し、各FIFO装置17a,17b,17cはこの時間間隔に最も早く格納を開始したFIFO装置に到達する信号をすべて格納するために必要な深さを少なくとも有する。
この深さは、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、このプロトコルに準拠した受信機器に本実施形態のディジタル信号受信装置1を用いる場合には、例えば3ピクセル、すなわち30バイトの深さを各FIFO装置17a,17b,17cが有していれば、スキューの大きさにかかわらず補正が可能となる。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
また、データイネーブル信号15aENB,15bENB,15cENBは、それぞれFIFOライト信号生成部16a,16b,16cにも出力される。
FIFOライト信号生成部16a,16b,16cは、入力したデータイネーブル信号15aENB,15bENB,15cENBから、FIFO装置17a,17b,17cに入力したデータの格納の開始を指示するFIFOライト信号16aW,16bW,16cWを生成する。
このFIFOライト信号16aW,16bW,16cWは、データ信号15aDT,15bDT,15cDTの開始位置と同期して立ち上がり、そのままONの状態を維持するように生成され、それぞれFIFO装置17a,17b,17cに出力される。
各FIFO装置17a,17b,17cは、FIFOライト信号16aW,16bW,16cWのONの状態を検出すると、入力したデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
ここで、各FIFO装置17a,17b,17cに各FIFOライト信号16aW,16bW,16cWが到達するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
各FIFO装置17a,17b,17cは、格納を開始したときにこの格納の開始を示すデータエンプティフラグの解除を行なう。例えば、各FIFO装置17a,17b,17cのメモリに設けられたフラグが、格納を開始する前は「0」であるところを格納が開始されたときに「1」に更新する。
各FIFO装置17a,17b,17cの下流には読取信号生成装置18が設けられる。このFIFO読取信号生成装置18は、例えばFPGA(Field Programmable Gate Array)などのプログラム可能なLSIを用いて構成され、次のような動作を行なう。
FIFO読取信号生成装置18は一定時間間隔にて各FIFO装置17a,17b,17cのデータエンプティフラグを確認する。いずれかのFIFO装置17a,17b,17cのデータエンプティフラグが「0」、すなわちいずれかのFIFO装置17a,17b,17cが各信号の格納を開始していない場合、FIFO読取信号生成装置18は一定時間間隔にて各FIFO装置17a,17b,17cのデータエンプティフラグの確認を続ける。
全てのFIFO装置17a,17b,17cのデータエンプティフラグが「1」、すなわち全てのFIFO装置17a,17b,17cが各信号の格納を開始した場合、FIFO読取信号生成装置18は各FIFO装置17a,17b,17cに、同期したFIFOリード信号18Rを送信する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
図2は、本実施形態の各デコーダ15a,15b,15cより下流の信号の状態を模式的に表したタイミングチャートである。説明のため、データ信号とコントロール信号を並べて記載する。
×1クロック11aに同期して、各チャンネル(Ch1,Ch2,Ch3)に対応したデコーダ15a,15b,15cからデータ信号とコントロール信号(映像データコントロール信号、15aDT,15aCNT、15bDT,15bCNT、15cDT,15cCNT)が出力される。図2において、SYNCは、例えばH−Sync、V−Syncなどのコントロール信号を、D0〜Dnはデータ信号を示す。
各デコーダ15a,15b,15cからは、データイネーブル信号15aENB,15bENB,15cENBも出力される。このデータイネーブル信号15aENB,15bENB,15cENBは、それぞれデータ信号15aDT,15bDT,15cDTの開始位置に同期して立ち上がり、終了位置に同期して立ち下がる。
図2に示したように、例えば各デコーダ15a,15b,15cから出力されたデータ信号の開始位置D0は、Ch1からCh3の順でそれぞれ1ピクセルずつ時間的にずれている。
FIFOライト信号16aW,16bW,16cWは、データ信号15aDT,15bDT,15cDTの開始位置と同期して立ち上がり、そのままONの状態を維持する。各FIFO装置17a,17b,17cは、FIFOライト信号16aW,16bW,16cWのONの状態を検出すると、各信号の格納を開始する。
各FIFO装置17a,17b,17cは、格納を開始したときにこの格納の開始を示すデータエンプティフラグ17aEF,17bEF,17cEFの解除を行なう。
FIFO読取信号生成装置18は全てのFIFO装置17a,17b,17cのデータエンプティフラグ17aEF,17bEF,17cEFが解除されたことを検出すると、×1クロック11aに同期させてFIFOリード信号18Rを各FIFO装置17a,17b,17cに出力する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
図2の最下段の3列に示すように、FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した信号が出力される。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1においては、各チャンネルのデコーダの下流にFIFO装置17a,17b,17cを設け、全てのFIFO装置17a,17b,17cがデータの格納を開始したとき、各FIFO装置17a,17b,17cが同期したFIFOリード信号18Rを受信し、このFIFOリード信号18Rに同期させて格納したディジタル信号を出力するように構成した。このため、ディジタル信号の時間的ずれの大小にかかわらず、時間的ずれを補正することが可能となるという効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1においては、各チャンネルのデコーダの下流にFIFO装置17a,17b,17cを設け、全てのFIFO装置17a,17b,17cがデータの格納を開始したとき、各FIFO装置17a,17b,17cが同期したFIFOリード信号18Rを受信し、このFIFOリード信号18Rに同期させて格納したディジタル信号を出力するように構成した。このため、ディジタル信号の時間的ずれの大小にかかわらず、時間的ずれを補正することが可能となるという効果がある。
また、FIFOライト信号生成部16a,16b,16c、FIFO装置17a,17b,17c、FIFO読取信号生成装置18は、それぞれ安価かつ容易に構成することができるため、ディジタル信号受信装置1を設置する装置の製造コストの上昇を抑えることができると言う効果がある。
<第2の実施形態>
以下、図3を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、図3を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
本実施形態のディジタル信号受信装置は、FIFOライト信号生成部を有さず、各FIFO装置がデータイネーブル信号のデータ信号の開始位置を検知したときデータ信号とコントロール信号とを格納することを特徴とする。
<受信装置の配置例>
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
<ディジタル信号受信装置の構成>
本実施形態のディジタル信号受信装置1の構成を説明する。
本実施形態のディジタル信号受信装置1の構成を説明する。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
上述のように、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、最も遅延したチャンネルのデータイネーブル信号のデータ信号の開始位置が、最先のチャンネルのデータイネーブル信号の次のデータ信号の開始位置まで遅れることはない。このため、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知して格納するように構成しても、スキューを補正することができる。
ここで、各FIFO装置17a,17b,17cに各データイネーブル信号15aENB,15bENB,15cENBが到達してから格納を開始するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
各FIFO装置17a,17b,17cは、格納を開始したときにこの格納の開始を示すデータエンプティフラグの解除を行なう。例えば、各FIFO装置17a,17b,17cのメモリに設けられたフラグが、格納を開始する前は「0」であるところを格納が開始されたときに「1」に更新する。
各FIFO装置17a,17b,17cの下流には読取信号生成装置18が設けられる。この読取信号生成装置18は、例えばFPGA(Field Programmable Gate Array)などのプログラム可能なLSIを用いて構成され、次のような動作を行なう。
FIFO読取信号生成装置18は一定時間間隔にて各FIFO装置17a,17b,17cのデータエンプティフラグを確認する。いずれかのFIFO装置17a,17b,17cのデータエンプティフラグが「0」、すなわちいずれかのFIFO装置17a,17b,17cが各信号の格納を開始していない場合、FIFO読取信号生成装置18は一定時間間隔にて各FIFO装置17a,17b,17cのデータエンプティフラグの確認を続ける。
全てのFIFO装置17a,17b,17cのデータエンプティフラグが「1」、すなわち全てのFIFO装置17a,17b,17cが各信号の格納を開始した場合、FIFO読取信号生成装置18は各FIFO装置17a,17b,17cに、同期したFIFOリード信号18Rを送信する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
図4は、本実施形態の各デコーダ15a,15b,15cより下流の信号の状態を模式的に表した図である。説明のため、データ信号とコントロール信号を並べて記載する。
×1クロック11aに同期して、各チャンネル(Ch1,Ch2,Ch3)に対応したデコーダ15a,15b,15cからデータ信号とコントロール信号(映像データコントロール信号、15aDT,15aCNT、15bDT,15bCNT、15cDT,15cCNT)が出力される。図4において、SYNCは、例えばH−Sync、V−Syncなどのコントロール信号を、D0〜Dnはデータ信号を示す。
各デコーダ15a,15b,15cからは、データイネーブル信号15aENB,15bENB,15cENBも出力される。このデータイネーブル信号15aENB,15bENB,15cENBは、それぞれデータ信号15aDT,15bDT,15cDTの開始位置に同期して立ち上がり、終了位置に同期して立ち下がる。
図4に示したように、例えば各デコーダ15a,15b,15cから出力されたデータ信号の開始位置D0は、Ch1からCh3の順でそれぞれ1ピクセルずつ時間的にずれている。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
この格納開始のタイミングを、図4においてはCh1FIFOライト開始タイミング、Ch2FIFOライト開始タイミング、Ch3FIFOライト開始タイミングとして示した。
各FIFO装置17a,17b,17cは、格納を開始したときにこの格納の開始を示すデータエンプティフラグ17aEF,17bEF,17cEFの解除を行なう。
FIFO読取信号生成装置18は全てのFIFO装置17a,17b,17cのデータエンプティフラグ17aEF,17bEF,17cEFが解除されたことを検出すると、×1クロック11aに同期させてFIFOリード信号18Rを各FIFO装置17a,17b,17cに出力する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
図4の最下段の3列に示すように、FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した信号が出力される。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1は、FIFOライト信号生成部を有せず、各FIFO装置17a,17b,17cがデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTとを格納するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造することが可能となり、本実施形態のディジタル信号受信装置1を設置する装置の製造コストの上昇を抑えることができると言う効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1は、FIFOライト信号生成部を有せず、各FIFO装置17a,17b,17cがデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTとを格納するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造することが可能となり、本実施形態のディジタル信号受信装置1を設置する装置の製造コストの上昇を抑えることができると言う効果がある。
<第3の実施形態>
以下、本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
本実施形態のディジタル信号受信装置は、各FIFO装置がデータ信号とコントロール信号の格納を開始したときに、この格納の開始を示すデータエンプティフラグの解除を行なわず、この格納の開始を示すデータエンプティ信号をFIFO読取信号生成部に出力することを特徴とする。
本実施形態は、第1の実施形態にも第2の実施形態にも応用することができる。以下、第2の実施形態に応用した例を用いて説明する。
<受信装置の配置例>
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
<ディジタル信号受信装置の構成>
本実施形態のディジタル信号受信装置1の構成を説明する。
本実施形態のディジタル信号受信装置1の構成を説明する。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
上述のように、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、最も遅延したチャンネルのデータイネーブル信号のデータ信号の開始位置が、最先のチャンネルのデータイネーブル信号の次のデータ信号の開始位置まで遅れることはない。このため、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知して格納するように構成しても、スキューを補正することができる。
ここで、各FIFO装置17a,17b,17cに各データイネーブル信号15aENB,15bENB,15cENBが到達してから格納を開始するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
各FIFO装置17a,17b,17cは、データ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTの格納を開始したときにこの格納の開始を示すデータエンプティ信号17aEF,17bEF,17cEFを読取信号生成装置18に出力する。例えば、各データエンプティ信号17aEF,17bEF,17cEFは「1」を用いることができる。
読取信号生成装置18は各FIFO装置17a,17b,17cの下流に設けられる。このFIFO信号生成装置18は、例えばFPGA(Field Programmable Gate Array)などのプログラム可能なLSIを用いて構成され、次のような動作を行なう。
FIFO読取信号生成装置18は、カウンタを「0」で初期化した後、受信したデータエンプティ信号17aEF,17bEF,17cEFを順次加算してゆく。カウンタの値が「3」になったとき、すなわち全てのFIFO装置17a,17b,17cが各信号の格納を開始した場合、FIFO読取信号生成装置18は各FIFO装置17a,17b,17cに、同期したFIFOリード信号18Rを送信する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正のタイミングチャートは、図4のCh1FIFOエンプティフラグ17aEFをCh1FIFOエンプティ信号17aEFと、Ch1FIFOエンプティフラグ17bEFをCh1FIFOエンプティ信号17bEFと、Ch1FIFOエンプティフラグ17cEFをCh1FIFOエンプティ信号17cEFと読み替えれば実施形態2におけるタイミングチャートと同様となる。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正のタイミングチャートは、図4のCh1FIFOエンプティフラグ17aEFをCh1FIFOエンプティ信号17aEFと、Ch1FIFOエンプティフラグ17bEFをCh1FIFOエンプティ信号17bEFと、Ch1FIFOエンプティフラグ17cEFをCh1FIFOエンプティ信号17cEFと読み替えれば実施形態2におけるタイミングチャートと同様となる。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1においては、各FIFO装置17a,17b,17cがデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTの格納を開始したときに、この格納の開始を示すデータエンプティ信号をFIFO読取信号生成部18に出力するように構成した。このため、FIFO読取信号生成部18の動作速度が速くなり、ディジタル信号受信装置1からの映像信号の出力開始が早まると言う効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1においては、各FIFO装置17a,17b,17cがデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTの格納を開始したときに、この格納の開始を示すデータエンプティ信号をFIFO読取信号生成部18に出力するように構成した。このため、FIFO読取信号生成部18の動作速度が速くなり、ディジタル信号受信装置1からの映像信号の出力開始が早まると言う効果がある。
<第4の実施形態>
以下、図5を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、図5を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
本実施形態のディジタル信号受信装置は、FIFOライト信号生成部を有さず、デコーダから出力されたデータイネーブル信号をFIFO装置とFIFO読取信号生成部に入力し、FIFO読取信号生成部は入力したデータイネーブル信号のデータ信号の開始位置を、時間的なずれを補正する全てのチャンネルについて検出したとき、時間的なずれを補正する全てのチャンネルのFIFO装置に同期したFIFOリード信号を送信することを特徴とする。
<受信装置の配置例>
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
<ディジタル信号受信装置の構成>
本実施形態のディジタル信号受信装置1の構成を説明する。
本実施形態のディジタル信号受信装置1の構成を説明する。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17c、及びFIFO読取信号生成装置18に出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17c、及びFIFO読取信号生成装置18に出力される。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
上述のように、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、最も遅延したチャンネルのデータイネーブル信号のデータ信号の開始位置が、最先のチャンネルのデータイネーブル信号の次のデータ信号の開始位置まで遅れることはない。このため、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知して格納するように構成しても、スキューを補正することができる。
ここで、各FIFO装置17a,17b,17cに各データイネーブル信号15aENB,15bENB,15cENBが到達してから格納を開始するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
読取信号生成装置18は各FIFO装置17a,17b,17cの下流に設けられる。このFIFO信号生成装置18は、例えばFPGA(Field Programmable Gate Array)などのプログラム可能なLSIを用いて構成され、次のような動作を行なう。
FIFO読取信号生成装置18は、データイネーブル信号15aENB,15bENB,15cENBの前記データ信号15aDT,15bDT,15cDTの開始位置を、全てのチャンネルについて検出したとき、FIFO装置17a,17b,17cに同期したFIFOリード信号18Rを送信する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
図6は、本実施形態の各デコーダ15a,15b,15cより下流の信号の状態を模式的に表した図である。説明のため、データ信号とコントロール信号を並べて記載する。
×1クロック11aに同期して、各チャンネル(Ch1,Ch2,Ch3)に対応したデコーダ15a,15b,15cからデータ信号とコントロール信号(映像データコントロール信号、15aDT,15aCNT、15bDT,15bCNT、15cDT,15cCNT)が出力される。図6において、SYNCは、例えばH−Sync、V−Syncなどのコントロール信号を、D0〜Dnはデータ信号を示す。
各デコーダ15a,15b,15cからは、データイネーブル信号15aENB,15bENB,15cENBも出力される。このデータイネーブル信号15aENB,15bENB,15cENBは、それぞれデータ信号15aDT,15bDT,15cDTの開始位置に同期して立ち上がり、終了位置に同期して立ち下がる。
図6に示したように、例えば各デコーダ15a,15b,15cから出力されたデータ信号の開始位置D0は、Ch1からCh3の順でそれぞれ1ピクセルずつ時間的にずれている。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
FIFO読取信号生成装置18は、データイネーブル信号15aENB,15bENB,15cENBの前記データ信号15aDT,15bDT,15cDTの開始位置を、全てのチャンネルについて検出したとき、×1クロック11aに同期させてFIFOリード信号18Rを各FIFO装置17a,17b,17cに出力する。
各FIFO装置17a,17b,17cは、FIFO読取信号生成装置18からFIFOリード信号18Rを受信すると、格納していたデータ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBを出力する。
図6の最下段の3列に示すように、FIFOリード信号18Rが同期しているため、各FIFO装置17a,17b,17cからは同期した信号が出力される。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1においては、デコーダ15a,15b,15cから出力されたデータイネーブル信号15aENB,15bENB,15cENBをFIFO装置17a,17b,17cとFIFO読取信号生成部18に入力し、FIFO読取信号生成部18は入力したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を、時間的なずれを補正する全てのチャンネルについて検出したとき、時間的なずれを補正する全てのチャンネルのFIFO装置、この場合FIFO装置17a,17b,17cに、同期したFIFOリード信号18Rを送信するように構成した。このため、FIFO読取信号生成部18の動作速度がさらに速くなり、ディジタル信号受信装置1からの映像信号の出力開始がさらに早まると言う効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1においては、デコーダ15a,15b,15cから出力されたデータイネーブル信号15aENB,15bENB,15cENBをFIFO装置17a,17b,17cとFIFO読取信号生成部18に入力し、FIFO読取信号生成部18は入力したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を、時間的なずれを補正する全てのチャンネルについて検出したとき、時間的なずれを補正する全てのチャンネルのFIFO装置、この場合FIFO装置17a,17b,17cに、同期したFIFOリード信号18Rを送信するように構成した。このため、FIFO読取信号生成部18の動作速度がさらに速くなり、ディジタル信号受信装置1からの映像信号の出力開始がさらに早まると言う効果がある。
<第5の実施形態>
以下、図7を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、図7を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
本実施形態のディジタル信号受信装置は、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、デコーダから出力されたデータイネーブル信号を各FIFO装置入力し、各FIFO装置は入力したデータイネーブル信号のデータ信号の開始位置を検出したとき、格納を開始し、この格納を開始したとき時間的なずれを補正する他の全てのチャンネルのFIFO装置に格納を開始したことを示す信号を送信する。
各FIFO装置は当該のFIFO装置が格納を開始し、かつ、時間的なずれを補正する他の全てのチャンネルのFIFO装置から格納を開始したことを示す信号を受信したとき、格納したデータ信号と前記コントロール信号とを先入れ先出しにより出力することを特徴とする。
<受信装置の配置例>
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
<ディジタル信号受信装置の構成>
本実施形態のディジタル信号受信装置1の構成を説明する。
本実施形態のディジタル信号受信装置1の構成を説明する。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
上述のように、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、最も遅延したチャンネルのデータイネーブル信号のデータ信号の開始位置が、最先のチャンネルのデータイネーブル信号の次のデータ信号の開始位置まで遅れることはない。このため、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知して格納するように構成しても、スキューを補正することができる。
ここで、各FIFO装置17a,17b,17cに各データイネーブル信号15aENB,15bENB,15cENBが到達してから格納を開始するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
各FIFO装置17a,17b,17cは、格納を開始したとき他のFIFO装置に格納を開始したことを示す信号を送信する。送信する信号は、データイネーブル信号であってもよい。
各FIFO装置17a,17b,17cは、自身が格納を開始し、かつ、他の全てのFIFO装置から格納を開始したことを示す信号を受信したとき、格納したデータ信号とコントロール信号と、必要に応じてデータイネーブル信号を先入れ先出しにより出力する。
全てのFIFO装置17a,17b,17cが格納を開始するタイミングは一義的に定まるため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。
図8は、本実施形態の各デコーダ15a,15b,15cより下流の信号の状態を模式的に表した図である。説明のため、データ信号とコントロール信号を並べて記載する。
×1クロック11aに同期して、各チャンネル(Ch1,Ch2,Ch3)に対応したデコーダ15a,15b,15cからデータ信号とコントロール信号(映像データコントロール信号、15aDT,15aCNT、15bDT,15bCNT、15cDT,15cCNT)が出力される。図8において、SYNCは、例えばH−Sync、V−Syncなどのコントロール信号を、D0〜Dnはデータ信号を示す。
各デコーダ15a,15b,15cからは、データイネーブル信号15aENB,15bENB,15cENBも出力される。このデータイネーブル信号15aENB,15bENB,15cENBは、それぞれデータ信号15aDT,15bDT,15cDTの開始位置に同期して立ち上がり、終了位置に同期して立ち下がる。
図8に示したように、例えば各デコーダ15a,15b,15cから出力されたデータ信号の開始位置D0は、Ch1からCh3の順でそれぞれ1ピクセルずつ時間的にずれている。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
各FIFO装置17a,17b,17cは、自身が格納を開始し、かつ、他の全てのFIFO装置から格納を開始したことを示す信号を受信したとき、格納したデータ信号とコントロール信号と、必要に応じてデータイネーブル信号を先入れ先出しにより出力する。
図8の最下段の3列に示すように、全てのFIFO装置17a,17b,17cが格納を開始するタイミングは一義的に定まるため、各FIFO装置17a,17b,17cからは同期した信号が出力される。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1においては、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、各FIFO装置17a,17b,17cが、全てのFIFO装置の格納開始を検出して格納した信号を出力するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造できると言う効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1においては、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、各FIFO装置17a,17b,17cが、全てのFIFO装置の格納開始を検出して格納した信号を出力するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造できると言う効果がある。
<第6の実施形態>
以下、図9を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
以下、図9を用いて本実施形態のディジタル信号受信装置をディジタル映像信号の受信機器に応用した例を用いて説明する。
本実施形態のディジタル信号受信装置は、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、各FIFO装置は時間的なずれを補正する他の全てのチャンネルのデコーダから出力されたデータイネーブル信号をも入力する。
各FIFO装置は、当該チャンネルのデータイネーブル信号のデータ信号の開始位置を検出したときデータ信号と前記コントロール信号の格納を開始する。
そして、各FIFO装置は、当該のチャンネルのFIFO装置が当該のチャンネルのデータ信号とコントロール信号の格納を開始し、かつ、時間的なずれを補正する他の全てのチャンネルから受信したデータイネーブル信号の前記データ信号の開始位置を検知したとき、格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力することを特徴とする。
<受信装置の配置例>
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
本実施形態のディジタル信号受信装置の配置例は、第1の実施形態と同様である。
<ディジタル信号受信装置の構成>
本実施形態のディジタル信号受信装置1の構成を説明する。
本実施形態のディジタル信号受信装置1の構成を説明する。
<チャンネルからデコーダまでの構成>
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
本実施形態のディジタル信号受信装置1のチャンネルからデコーダまでの構成は第1の実施形態と同様である。
<FIFO装置周辺の構成>
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置の構成>
本実施形態のディジタル信号受信装置1のFIFO装置の構成は第1の実施形態と同様である。
<FIFO装置におけるスキューの補正>
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、データイネーブル信号15aENB,15bENB,15cENBは、各デコーダ15a,15b,15cからそれぞれFIFO装置17a,17b,17cに出力される。
さらに、FIFO装置17a,17b,17cは各時間的なずれを補正する他の全てのチャンネルからそのチャンネルのデータイネーブル信号を受信する。例えば、FIFO装置17aはデコーダ15bからデータイネーブル信号15bENBを、デコーダ15cからデータイネーブル信号15cENBを、それぞれ受信する。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
上述のように、例えばTMDSにおいては信号の時間的ずれ(スキュー)の許容範囲が0.4ピクセル以下と定められているため、この値からかけ離れてスキューが生じることはない。従って、最も遅延したチャンネルのデータイネーブル信号のデータ信号の開始位置が、最先のチャンネルのデータイネーブル信号の次のデータ信号の開始位置まで遅れることはない。このため、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知して格納するように構成しても、スキューを補正することができる。
ここで、各FIFO装置17a,17b,17cに各データイネーブル信号15aENB,15bENB,15cENBが到達してから格納を開始するまで、データ信号15aDT,15bDT,15cDTと、コントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を遅延させる回路を設けてもよい。
各FIFO装置17a,17b,17cは、自身が格納を開始し、かつ、時間的なずれを補正する他の全てのチャンネルのデコーダ15a,15b,15cから受信したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したとき、格納したデータ信号とコントロール信号と、必要に応じてデータイネーブル信号を先入れ先出しにより出力する。
全てのFIFO装置17a,17b,17cが格納を開始するタイミングは一義的に定まるため、各FIFO装置17a,17b,17cからは同期した、すなわち各信号の時間的なずれが補正された信号が出力される。
<タイミングチャートによる説明>
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。タイミングチャートは図8と同様となるため、図8を用いて説明する。
以上説明した本実施形態のディジタル信号受信装置1におけるディジタル信号の時間的なずれの補正を、タイミングチャートにより説明する。タイミングチャートは図8と同様となるため、図8を用いて説明する。
×1クロック11aに同期して、各チャンネル(Ch1,Ch2,Ch3)に対応したデコーダ15a,15b,15cからデータ信号とコントロール信号(映像データコントロール信号、15aDT,15aCNT、15bDT,15bCNT、15cDT,15cCNT)が出力される。
各デコーダ15a,15b,15cからは、データイネーブル信号15aENB,15bENB,15cENBも出力される。このデータイネーブル信号15aENB,15bENB,15cENBは、それぞれデータ信号15aDT,15bDT,15cDTの開始位置に同期して立ち上がり、終了位置に同期して立ち下がる。
図8に示したように、例えば各デコーダ15a,15b,15cから出力されたデータ信号の開始位置D0は、Ch1からCh3の順でそれぞれ1ピクセルずつ時間的にずれている。
各FIFO装置17a,17b,17cは、データイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したときデータ信号15aDT,15bDT,15cDTとコントロール信号15aCNT,15bCNT,15cCNTと、必要に応じてデータイネーブル信号15aENB,15bENB,15cENBの格納を開始する。
各FIFO装置17a,17b,17cは、自身が格納を開始し、かつ、時間的なずれを補正する他の全てのチャンネルのデコーダ15a,15b,15cから受信したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したとき、格納したデータ信号とコントロール信号と、必要に応じてデータイネーブル信号を先入れ先出しにより出力する。
図8の最下段の3列に示すように、全てのFIFO装置17a,17b,17cが格納を開始するタイミングは一義的に定まるため、各FIFO装置17a,17b,17cからは同期した信号が出力される。
<本実施形態の効果>
以上述べたように、本実施形態のディジタル信号受信装置1においては、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、各FIFO装置17a,17b,17cが、時間的なずれを補正する他の全てのチャンネルのデコーダ15a,15b,15cから受信したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したとき、格納した信号を出力するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造できると言う効果がある。
以上述べたように、本実施形態のディジタル信号受信装置1においては、FIFOライト信号生成部、及びFIFO読取信号生成部を有さず、各FIFO装置17a,17b,17cが、時間的なずれを補正する他の全てのチャンネルのデコーダ15a,15b,15cから受信したデータイネーブル信号15aENB,15bENB,15cENBのデータ信号15aDT,15bDT,15cDTの開始位置を検知したとき、格納した信号を出力するように構成した。このため、ディジタル信号受信装置1をさらに安価に製造できると言う効果がある。
<本発明の具体化における可能性>
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
11:PLL、
13a,13b,13c:シリアル/パラレル変換部、
14a,14b,14c:アラインメント調整部、
15a,15b,15c:デコーダ、
16a,16b,16c:FIFOライト信号生成部、
17a,17b,17c:FIFO装置、
18:FIFO読取信号生成装置。
13a,13b,13c:シリアル/パラレル変換部、
14a,14b,14c:アラインメント調整部、
15a,15b,15c:デコーダ、
16a,16b,16c:FIFOライト信号生成部、
17a,17b,17c:FIFO装置、
18:FIFO読取信号生成装置。
Claims (22)
- 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
当該のチャンネルの信号の格納を開始し、かつ、
時間的なずれを補正する他の全ての前記チャンネルの前記FIFO装置から信号の格納を開始することを示す信号を検知したとき、
格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
当該のチャンネルの信号の格納を開始し、かつ、
時間的なずれを補正する他の全ての前記チャンネルから信号の格納を開始することを示す信号を検知したとき、
格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記データイネーブル信号からデータの格納の開始を指示するFIFOライト信号を生成するFIFOライト信号生成部と、
前記チャンネル毎に、前記FIFOライト信号を受信したとき前記データ信号と前記コントロール信号とを格納し、前記格納を開始したときに前記格納の開始を示すデータエンプティフラグの解除を行ない、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティフラグが、時間的なずれを補正する全ての前記チャンネルについて解除されたとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と、
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と、
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記データイネーブル信号からデータの格納の開始を指示するFIFOライト信号を生成するFIFOライト信号生成部と、
前記チャンネル毎に、前記FIFOライト信号を受信したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに前記格納の開始を示すデータエンプティフラグの解除を行ない、前記格納したデータの出力を指示するFIFOリード信号により格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティフラグが、時間的なずれを補正する全ての前記チャンネルについて解除されたとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに格納の開始を示すデータエンプティフラグの解除を行ない、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティフラグが、時間的なずれを補正する全ての前記チャンネルについて解除されたとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と、
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と、
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに前記格納の開始を示すデータエンプティフラグの解除を行ない、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納したデータを先入れ先出しにより出力するFIFO装置と、
前記データエンプティフラグが、時間的なずれを補正する全ての前記チャンネルについて解除されたとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記データイネーブル信号からデータの格納の開始を指示するFIFOライト信号を生成するFIFOライト信号生成部と、
前記チャンネル毎に、前記FIFOライト信号を受信したとき前記データ信号と前記コントロール信号とを格納し、前記格納を開始したときに前記格納の開始を示すデータエンプティ信号を出力し、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティ信号を、時間的なずれを補正する全ての前記チャンネルについて受信したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と、
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と、
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記データイネーブル信号からデータの格納の開始を指示するFIFOライト信号を生成するFIFOライト信号生成部と、
前記チャンネル毎に、前記FIFOライト信号を受信したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに前記格納の開始を示すデータエンプティ信号を出力し、前記格納したデータの出力を指示するFIFOリード信号により格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティ信号を、時間的なずれを補正する全ての前記チャンネルについて受信したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに格納の開始を示すデータエンプティ信号を出力し、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データエンプティ信号を、時間的なずれを補正する全ての前記チャンネルについて受信したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と、
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と、
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納が開始したときに前記格納の開始を示すデータエンプティ信号を出力し、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納したデータを先入れ先出しにより出力するFIFO装置と、
前記データエンプティ信号を、時間的なずれを補正する全ての前記チャンネルについて受信したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データイネーブル信号の前記データ信号の開始位置を、時間的なずれを補正する全ての前記チャンネルについて検出したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と、
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と、
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと、
前記チャンネル毎に、前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、前記格納したデータの出力を指示するFIFOリード信号を受信したとき格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力するFIFO装置と、
前記データイネーブル信号の前記データ信号の開始位置を、時間的なずれを補正する全ての前記チャンネルについて検出したとき、時間的なずれを補正する全ての前記チャンネルの前記FIFO装置に同期した前記FIFOリード信号を送信するFIFO読取信号生成部と、
を備えるディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、
前記格納を開始したとき時間的なずれを補正する他の全ての前記チャンネルのFIFO装置に前記格納を開始したことを示す信号を送信し、
当該のFIFO装置が前記格納を開始し、かつ、時間的なずれを補正する他の全ての前記チャンネルの前記FIFO装置から前記格納を開始したことを示す信号を受信したとき、格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と;
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と;
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、
前記格納を開始したとき時間的なずれを補正する他の全ての前記チャンネルのFIFO装置に前記格納を開始したことを示す信号を送信し、
当該のFIFO装置が前記格納を開始し、かつ、時間的なずれを補正する他の全ての前記チャンネルの前記FIFO装置から前記格納を開始したことを示す信号を受信したとき、格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 前記格納を開始したことを示す信号が、前記データイネーブル信号であることを特徴とする、請求項13又は請求項14に記載のディジタル信号受信装置。
- 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
当該のチャンネルから前記データ信号と前記コントロール信号と前記データイネーブル信号とを入力し、
時間的なずれを補正する他の全てのチャンネルから前記データイネーブル信号を入力し、
当該のチャンネルにおける前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、
当該のチャンネルのFIFO装置が前記格納を開始し、かつ、時間的なずれを補正する他の全ての前記チャンネルから受信した前記データイネーブル信号の前記データ信号の開始位置を検知したとき、格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 複数のチャンネルによって送信されるディジタル信号を受信し、前記複数のチャンネルのうち少なくとも二つのチャンネルによって受信したディジタル信号の時間的なずれを補正するディジタル信号受信装置であって、
前記受信したディジタル信号のシリアル信号を前記チャンネル毎にパラレル信号に変換するシリアル/パラレル変換部と;
前記パラレル信号から復号を開始する位置を前記チャンネル毎に判定するアラインメント調整部と;
前記パラレル信号を復号し、受信した信号のデータ部分であるデータ信号と、前記データ信号を同期させる位置を示すコントロール信号と、前記データ信号の開始位置と終了位置を示すデータイネーブル信号と、を生成するデコーダと;
前記チャンネル毎に、前記データ信号と前記コントロール信号を格納し、先入れ先出しにより出力するFIFO装置と;を備え、
前記FIFO装置が、
当該のチャンネルから前記データ信号と前記コントロール信号と前記データイネーブル信号とを入力し、
時間的なずれを補正する他の全てのチャンネルから前記データイネーブル信号を入力し、
当該のチャンネルにおける前記データイネーブル信号の前記データ信号の開始位置を検知したとき前記データ信号と前記コントロール信号とを格納し、
当該のチャンネルのFIFO装置が前記格納を開始し、かつ、時間的なずれを補正する他の全ての前記チャンネルから受信した前記データイネーブル信号の前記データ信号の開始位置を検知したとき、格納した前記データ信号と前記コントロール信号とを先入れ先出しにより出力する、ことを特徴とするディジタル信号受信装置。 - 前記FIFO装置が、補正すべき時間的ずれの時間間隔に前記FIFO装置に到達するデータの量を少なくとも格納することを特徴とする、請求項1乃至17のいずれかに記載のディジタル信号受信装置。
- 前記複数のチャンネルによって送信されるディジタル信号が、映像信号を含むことを特徴とする、請求項1乃至18のいずれかに記載のディジタル信号受信装置。
- 前記複数のチャンネルによって送信されるディジタル信号が、赤及び青及び緑のそれぞれに対応する映像信号を含むことを特徴とする、請求項1乃至19のいずれかに記載のディジタル信号受信装置。
- 前記複数のチャンネルによって送信されるディジタル信号が、TMDS(登録商標)プロトコルに準拠した信号であることを特徴とする、請求項1乃至20のいずれかに記載のディジタル信号受信装置。
- 前記複数のチャンネルによって送信されるディジタル信号が、8bitのパラレルデータを10bitのシリアル・データとして転送するプロトコルに準拠した信号であることを特徴とする、請求項1乃至21のいずれかに記載のディジタル信号受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096514A JP2008258762A (ja) | 2007-04-02 | 2007-04-02 | ディジタル信号受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096514A JP2008258762A (ja) | 2007-04-02 | 2007-04-02 | ディジタル信号受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008258762A true JP2008258762A (ja) | 2008-10-23 |
Family
ID=39981926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096514A Abandoned JP2008258762A (ja) | 2007-04-02 | 2007-04-02 | ディジタル信号受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008258762A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532231A (ja) * | 2011-09-30 | 2014-12-04 | クアルコム,インコーポレイテッド | Fifoロード命令 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194755A (ja) * | 1986-02-21 | 1987-08-27 | Nippon Telegr & Teleph Corp <Ntt> | スキユ−補償方式 |
-
2007
- 2007-04-02 JP JP2007096514A patent/JP2008258762A/ja not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194755A (ja) * | 1986-02-21 | 1987-08-27 | Nippon Telegr & Teleph Corp <Ntt> | スキユ−補償方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014532231A (ja) * | 2011-09-30 | 2014-12-04 | クアルコム,インコーポレイテッド | Fifoロード命令 |
US9823928B2 (en) | 2011-09-30 | 2017-11-21 | Qualcomm Incorporated | FIFO load instruction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6275326B2 (ja) | 映像情報再生システム及び映像情報再生装置 | |
JP2007150855A (ja) | 受信システム | |
JP2008145902A (ja) | マルチスクリーン表示装置 | |
WO2013042264A1 (ja) | 映像処理装置および映像処理方法 | |
JP5767037B2 (ja) | 電子内視鏡装置 | |
US20110138439A1 (en) | Reception device, reception method, transmission device, and transmission method | |
JP2008283561A (ja) | 通信システム、映像信号伝送方法、送信装置、送信方法、受信装置および受信方法 | |
JP5551237B2 (ja) | シリアルインタフェース上でのビデオ伝送 | |
JP2007020166A (ja) | Hdmi伝送システム | |
JP2004023187A (ja) | データ送信装置、データ受信装置 | |
JP5857588B2 (ja) | 送信装置、送信方法、受信装置、受信方法および送受信システム | |
JP2013000452A (ja) | 電子内視鏡装置 | |
US8314843B2 (en) | Method and apparatus for information reproduction | |
JP2008258762A (ja) | ディジタル信号受信装置 | |
JP2010147542A (ja) | データ送信回路 | |
KR100654771B1 (ko) | 디스플레이장치 및 그 제어방법 | |
US8238445B2 (en) | Video and audio synchronization method and related apparatus for a multimedia interface | |
US7321403B2 (en) | Video signal transmitting/receiving system | |
JP6788996B2 (ja) | 半導体装置、映像表示システムおよび映像信号出力方法 | |
JP6189273B2 (ja) | 映像処理装置 | |
JP2006229431A (ja) | 映像信号伝送方法及び映像信号伝送装置 | |
JP2014050079A (ja) | テレビジョンカメラシステム | |
US8606040B2 (en) | Method and apparatus for image conversion | |
JPWO2016208209A1 (ja) | 撮像装置 | |
JP2016038514A (ja) | 表示制御装置、表示装置、それらの制御方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120328 |