JPS62190874A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62190874A JPS62190874A JP61034674A JP3467486A JPS62190874A JP S62190874 A JPS62190874 A JP S62190874A JP 61034674 A JP61034674 A JP 61034674A JP 3467486 A JP3467486 A JP 3467486A JP S62190874 A JPS62190874 A JP S62190874A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- semiconductor device
- manufacturing
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高速バイポーラトランジスタ集積回路、特に高
速化高精度化、高信頼性バイポーラ集積回路の半導体装
置の製造方法に関する。
速化高精度化、高信頼性バイポーラ集積回路の半導体装
置の製造方法に関する。
従来の技術
近年半導体装置の高速化、高精度化の技術が進歩し、大
規模、高速ＡＤコンバータ等のＬＳＩが出現している。
規模、高速ＡＤコンバータ等のＬＳＩが出現している。
従来の製造方法の一例を第２図に示す。パターニングさ
れた酸化膜１０をマスクに選択的に砒累をドープし、Ｐ
型代−ス層９中にＮ型エミッタ領域１１を形成し、その
後アルミ電極１２を形成している。エミッタ領域とエミ
ッタコンタクト窓が自己整合的に形成されておシ、微細
で高速なトランジスタが形成できる。
れた酸化膜１０をマスクに選択的に砒累をドープし、Ｐ
型代−ス層９中にＮ型エミッタ領域１１を形成し、その
後アルミ電極１２を形成している。エミッタ領域とエミ
ッタコンタクト窓が自己整合的に形成されておシ、微細
で高速なトランジスタが形成できる。
発明が解決しようとする問題点
しかし従来の製造方法では、トランジスタの耐サージ特
性等の信頼性あるいは−按累子との間に形成される寄生
ＭＯＳ）ランジスタのチャンネルしきい値電圧の低下を
防止するために、エミッタ領域形成時のマスクとなる酸
化膜はある程度厚くする必要がある。したがって厚い酸
化膜をフォトリングラフィ等の工程でバターニングした
場合、エミッタサイズのばらつきが大きくなシ、精度が
悪くなる。
性等の信頼性あるいは−按累子との間に形成される寄生
ＭＯＳ）ランジスタのチャンネルしきい値電圧の低下を
防止するために、エミッタ領域形成時のマスクとなる酸
化膜はある程度厚くする必要がある。したがって厚い酸
化膜をフォトリングラフィ等の工程でバターニングした
場合、エミッタサイズのばらつきが大きくなシ、精度が
悪くなる。
問題点を解決するための手段
前記の問題点を解決するために本発明は一導電型の半導
体基板上に第１の絶縁膜上の所定の領域に開孔部を形成
する工程と、前記第１の絶縁膜をマスクに選択的に不純
物を前記半導体基板内にドープし、前記基板と逆導電型
の不純物拡散領域を形成する工程と、前記第１の絶縁膜
および前記開孔部上に第２の絶縁膜を成長させる工程と
、パターニングによシ選択的に前記第１の絶縁膜の前記
開孔部上及び其の近傍上の第２の絶縁膜のみエツチング
して開孔し、前記不純物拡散領域と電極とのコンタクト
窓を形成する工程とを含む事を特徴とする半導体装置の
製造方法を提供する。
体基板上に第１の絶縁膜上の所定の領域に開孔部を形成
する工程と、前記第１の絶縁膜をマスクに選択的に不純
物を前記半導体基板内にドープし、前記基板と逆導電型
の不純物拡散領域を形成する工程と、前記第１の絶縁膜
および前記開孔部上に第２の絶縁膜を成長させる工程と
、パターニングによシ選択的に前記第１の絶縁膜の前記
開孔部上及び其の近傍上の第２の絶縁膜のみエツチング
して開孔し、前記不純物拡散領域と電極とのコンタクト
窓を形成する工程とを含む事を特徴とする半導体装置の
製造方法を提供する。
作 用
本発明の半導体装置の製造方法では、エミッタサイズを
薄いシリコン窒化膜のパターニングだけで高精度に決定
でき、エミッタ領域、エミッタコンタクト窓を自己整合
的に形成できると同時に、厚いＣＶＤ酸化膜によシサー
ジあるいは寄生ＭＯＳトランジスタは問題にならない。
薄いシリコン窒化膜のパターニングだけで高精度に決定
でき、エミッタ領域、エミッタコンタクト窓を自己整合
的に形成できると同時に、厚いＣＶＤ酸化膜によシサー
ジあるいは寄生ＭＯＳトランジスタは問題にならない。
実施例
第１図は本発明の半導体装置の製造方法の一例を示して
いる。
いる。
まずＮ型シリコン基板１中にボロンをドープしＰ型ベー
ス層２を形成する。次にＣＶＤシリコン窒化膜３を成長
させパターニングによシ、窒化膜３に開孔部１３を形成
した後、これをマスクに選択的に砒素をドープしＮ型エ
ミツタ層４を形成する。この後ＣＶＤ酸化膜６を成長さ
せ、前記開孔部１３上を開孔するようにパターニングし
たフォトレジストマスク６によシ窒化シリコン膜の開孔
部上及び其の近傍上のＣＶＤ酸化膜６だけをエツチング
除去する。最後に７オトレジストヲ除去した後、開孔部
を通してＮｆｉエミッタ層４にコンタクトするアルミ電
極７を形成する。
ス層２を形成する。次にＣＶＤシリコン窒化膜３を成長
させパターニングによシ、窒化膜３に開孔部１３を形成
した後、これをマスクに選択的に砒素をドープしＮ型エ
ミツタ層４を形成する。この後ＣＶＤ酸化膜６を成長さ
せ、前記開孔部１３上を開孔するようにパターニングし
たフォトレジストマスク６によシ窒化シリコン膜の開孔
部上及び其の近傍上のＣＶＤ酸化膜６だけをエツチング
除去する。最後に７オトレジストヲ除去した後、開孔部
を通してＮｆｉエミッタ層４にコンタクトするアルミ電
極７を形成する。
発明の効果
以上のような本発明の半導体装置の製造方法によると高
速、高精度なトランジスタが形成でき、しかもサージに
強く、寄生ＭＯ３）ランジスタの効果も小さい。
速、高精度なトランジスタが形成でき、しかもサージに
強く、寄生ＭＯ３）ランジスタの効果も小さい。
第１図は本発明の半導体装置の製造方法の工程断面図、
第２図は従来例の製造方法の工程断面図である。 １．８・・・・・・Ｎ型シリコン基板、２，９・・・・
・・ｐ６レジスト膜、７，１２・・・・・・アルミ電極
、１３・・・・・・開孔部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
第２図は従来例の製造方法の工程断面図である。 １．８・・・・・・Ｎ型シリコン基板、２，９・・・・
・・ｐ６レジスト膜、７，１２・・・・・・アルミ電極
、１３・・・・・・開孔部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 一導電型半導体基板上の第１の絶縁膜上の所定の領域に
開孔部を形成する工程と、前記第１の絶縁膜をマスクに
選択的に不純物を前記半導体基板内にドープし前記基板
と逆導電型の不純物拡散領域を形成する工程と、絶縁膜
および前記開孔部上に第２の絶縁膜を成長させる工程と
パターニングにより選択的に前記第１の絶縁膜の前記開
孔部上及び其の近傍上の第２の絶縁膜のみエッチングし
て開孔し前記不純物拡散領域と電極とのコンタクト窓を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034674A JPS62190874A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034674A JPS62190874A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190874A true JPS62190874A (ja) | 1987-08-21 |
Family
ID=12420971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034674A Pending JPS62190874A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190874A (ja) |
-
1986
- 1986-02-18 JP JP61034674A patent/JPS62190874A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529329A (ja) | 半導体装置の製造方法 | |
| JPS62190874A (ja) | 半導体装置の製造方法 | |
| JPS59112655A (ja) | 半導体装置の製造方法 | |
| JP2950009B2 (ja) | ＢｉＣＭＯＳ集積回路装置及びその製造方法 | |
| JPS6356708B2 (ja) | ||
| JPH01238166A (ja) | 半導体装置 | |
| JPS5911644A (ja) | 半導体装置の製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS5929458A (ja) | 半導体装置 | |
| JPS62235778A (ja) | 半導体装置の製造方法 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| JPS60223160A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0420263B2 (ja) | ||
| JPH0136257B2 (ja) | ||
| JPS63164355A (ja) | 半導体集積回路装置の製造方法 | |
| JP3161044B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置の製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPS62189753A (ja) | 半導体装置 | |
| JPS5898956A (ja) | 半導体装置の製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS612362A (ja) | 半導体装置の製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPH03195056A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62186562A (ja) | 半導体装置の製造方法 | |
| JPS59232458A (ja) | 半導体装置の製造法 |