JPS59232458A - 半導体装置の製造法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装１ｎの製造法、特に高集積化されたバ
イポーラ形トランジスタにおける電極形成技術に関する
。

〔背景技術〕

バイポーラ形のトランジスタを具えるＩＣ，ＬＳＩの製
造において、ますます微小化された回路素子を形成する
ために半導体酸化物による素子分離（アイソレーション
）やウオシュド・エミッタ等の技術が採用されている。

第１図〜第３図は酸化物分離による半導体領域にウオシ
ュドーエミッタ法によりトランジスタを形成するプロセ
スの要部を工程断面図で示すものであり、これを簡単に
説明ずれば次のとおりである。

第１図に示すように１９例えばｎ型Ｓｉ（シリコン）半
導体層を表面に有する基体１０表面に選択的低温酸化技
術によって厚い５ｉＯ２（シリコン酸化物）膜２を形成
し、この厚い５ｉｎ２膜２によって囲まれた半導体領域
の表面に熱酸化によって薄いＳｉＱ、膜３を生成し、こ
れを部分的に取り除いたマスクを通してＢ（ホウ素）な
どの不純物を半導体内に拡散することによりベースとな
るｐ型領域４を形成する。このｐ型領域４０表面に拡散
時に生成された薄い（３０００〜４０　（ｌ　ＯＡ　）
Ｓ　ｉＱＪ！５の一部を取り除いてエミッタ拡散のため
の窓孔６をあける。

次いで上記窓孔６を通してＡｓ　（ヒ素）　Ｐ　（ＩＪ
ン）等の不純物を半導体内に導入してエミッタとなるｎ
＋型領領域７第２図に示すように形成する。

このｎ＋型領領域７表面はエミッタ拡散時に薄い（５０
〜１００　Ａ　）　Ｓ　＋　Ｏ７膜８が生成される。こ
の薄い５ｉＱ２膜８はＨＦ系エッチ液で洗浄するように
かるくエッチすることにより選択的に取り除くことがで
きる。このＳｉＱ□膜８の取り除かれた半導体表面はそ
のままエミッタ電極コンタクト部９となり、徽小寸法の
エミッタ領域内でのコンタクトホトエッチが不要となる
、一方、ベース領域（基体コレクタ領域を含む）４表面
の５ｉ０２膜５を別工程でマスクを用いてホトエッチし
、第３図に示すようにベース電極コンタクトのための窓
孔１０をあける。この後、図示されないが、窓孔があけ
た半導体表面にＡＡ（アルミニウム）を蒸着し、パター
ニングエッチによりエミッタ電極及びベース電極を形成
する。

以上述べたウオシュド・・エミッタ法によれば、エミッ
タのコンタクトホトエッチマスクを省略できルが、ベー
ス・コンタクトのために別のマスクが必要であり、エミ
ッタ拡散マスクとベースコンタクトマスクとの位置合わ
せのためにエミンタコンタクト部とベースコンタクト部
との間のｙ＞　＋　０２膜５ａにおいて位置合わせ余裕
分を含めて充分な間隔（ｄニア〜８μｍ）をもたせなけ
ればならなかった。

〔発明の目的〕

本発明はウオシード・エミッタ技術を用いる半導体装置
の製造法において、マスク合わせ余裕低減によるさらに
素子特性の向上を図ることを目的とする。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。

すなわち、本発明は半導体基体表面にバイポーラ形半導
体装置を形成するにあたって、半導体基体の一主表面の
一部にベースとなる拡散層を形成してこのベースの形成
された基体表面の酸化膜に一つのマスクを用いて第１の
窓孔と第２の窓孔とをあけ、第１の窓孔を通して不純物
を選択的罠導入してベース表面の一部にエミッタどなる
拡散層を形成した後、洗浄的にエッヂすることによりエ
ミッタ表面の半導体酸化膜を取り除いて自己整合的にエ
ミンタコンタクト部を形成するとともに第２の窓孔をベ
ースコンタクト部とづ−ることにより、ベースコンタク
ト部とエミンタコンタクト部との間で位（α合わせ余裕
を必要とぜず素子特性を向上できる。

〔実施例〕

第４図〜第９図は本発明の一実施例であつ゛（バイポー
ラ半導体装置の製造ノロセス・ｋ工程断面図をもって示
すものである１、１ソ、下各工程に従って詳述する。

ｆｉｌ　　表面層がｎ型Ｓｉ層１からなるＳｉ半導体基
体を用意し、第４図に示すようにその表面の選択的低温
酸化を行）：ｃ　ｒ、ことにより厚いフィールド酸化膜
２を形成し、このフィールド酸化膜２によって囲まれた
半導体領域１表面を酸化して酸化膜３を形成し、さらに
この酸化Ｉｌｉ′Ｊ３の一部を取り除いて不純物Ｂ（ホ
ウ累）をイオンＪ’Ｊ込み、拡散してベースとなるｐ型
領域４を形成−３″る。このｐ型頭域４表面には拡散時
に薄い（５０Ａ程廖）酸化膜５が生成される。

（２）上記酸化膜３，５に対し、第５図に示すように一
つのマスク（ホトレジストマスク）Ｉｌ’ｌ’１いてホ
トエッチを行い、エミッタ拡散、コンタクト及ヒベース
コンタクトのための第１の窓孔６ａ及び第２の窓孔６ｂ
をあける。なおベースコンタクトのための窓孔６ｂはベ
ースト型領域５とコレクタとなるｎ型領域１との間にわ
たってあけられ、一部はショットキダイオード電極形成
のために用いられる。

（３）エミッタイオン打込み前の熱酸化を行ない、第６
図に示すように前工程であり−た窓孔６ａ、６ｂ部分の
半導体表面にうすい（５０Ａ程度）敵化ト５８を生成す
る。

（４）第１の窓孔６ａ上の酸化膜のみをあけてぞれ以外
の部分な欽うようにホ・トレジストマスク１２を第７図
に示すように形成し、Ａ、ｓ（ヒ素）等の不純物をイオ
ン打込み、拡散することによりエミッタとなるｎ＋型領
領域７形成する。

（５）　　ホトレジストマスク１２を取り除き、ＨＦ素
エッチ液でかるく洗浄することにより、第８図に示すよ
うに前記の５すい酸化膜８を選択的にエッチ除去し、前
記の第１の窓孔６ａ及び第２の窓孔６ｂをあけたときと
同じ形態とする。

（６）全面にＡｂ（アルミニウム）を蒸着し、コンタク
トアロイのための熱処理後、パターニングエッチしてＡ
Ｉの不要部を取り除き、第９図に示すようにエミッタ電
極Ｅ及びペース電極Ｂ（一部はショットキダイオード電
極５ＢＤ）を得る。

第１０図は上記プロセスにより製造されたショットキダ
イオード付きバイポーラｎｐｎ）ランジスタの全体構造
を断面図で示す。

同図において、１３はｐ−型Ｓｉ基板（サブストレート
）、１４はｎ＋＋埋込層、１５はコレクタ取り出しｎ＋
型型数散層ある。なお、第４図〜第９図の工程で示され
た構造を含む構造部分は同一の指示記号を用いである。

〔効果〕

これまでのウオシュドエミノタ技術を用いたバイポーラ
トランジスタ・プロセスではエミッタとベースとのコン
タクトホトエッチの！こめに別々のマスクを用いて行い
、そのため２つのマスクの間の位置合わせの余裕（７〜
８μｍ　）を必要としたが本発明によれば、これを１枚
のマスクを用いて行うために上記マスク位置合わせが不
安であり、ペース・エミッタ間隔（第９図ｄ、）を５μ
ｍ程度に縮小することが可能であるとともに酸化膜エッ
チのばらつきを低減できる。このようにマスク合わせ余
裕をなくすことは、ベース・エミッタ間隔ｄ１を小さく
し、ペース抵抗ｒｂｂ’を低減させ素子特性、特に高速
性を向上さぜること及び歩留り向上につながるものであ
る。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものでなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

〔利用分野〕

本発明はウオシード・エミッタを用いたトランジスタを
備えた半導体装置の全てに適用でき、特にバイポーラメ
モリ、　Ｔ　ｉ’　Ｌなどの高速度ロジック半導体装置
に応用して有効である。

【図面の簡単な説明】

第１図〜第３図はこれまでのウオシュドーエミッタ技術
を用いたバイポーラトランジスタの製造プロセスの例を
示す工程断面図である。 第４図〜第９図は本発明による一実施例であってバイポ
ーラトランジスタの製造プロセスを示す工程断面図、 第１０図は同じくその完成時の断面図である。 １・・・Ｓｉ基体（ｎ型Ｓｉ層）、２・・・フィールド
酸化膜、３・・・酸化膜、４・・・ベース（ｐ現領域）
、５・・・酸化膜、６・・・窓孔、７・・・エミッタ（
ｎ＋型領領域、８・・・酸化膜、９，１０・・・窓孔、
１１．１２・・−ホトレジスートマスク。 代狸人　弁理士　　高　橋　明　央乙−ベ第　　１　　
図 第　　２　　図 第　　３　　図 ＼／ 第　　５　　図 第　　６　　図

Claims (1)

【特許請求の範囲】
1. １、半導体基体にバイポーラ形半導体装置を形成するに
   あたって、半導体基体主表面の一部にベースとなる拡散
   層を形成し、このベースの形成された基体表面の半導体
   酸化膜に一つのマスクを用いて第１の窓孔と第２の窓孔
   なあけ、第１の窓孔を通して不純物を選択的に導入して
   ベース表面の一部にエミッタとなる拡散層を形成した後
   、洗浄的にエッチすることによりエミッタ表面の半導体
   酸化膜を取り除いて自己整合的にエミッタコンタクト部
   を形成するとともに第２の窓孔をそのままベースコンタ
   クト部とすることを特徴とする半導体装置の製造法。