JPS6218716A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6218716A JPS6218716A JP15861585A JP15861585A JPS6218716A JP S6218716 A JPS6218716 A JP S6218716A JP 15861585 A JP15861585 A JP 15861585A JP 15861585 A JP15861585 A JP 15861585A JP S6218716 A JPS6218716 A JP S6218716A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- photoresist
- layer
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にコンタク
トホールを形成しながら同時に絶縁膜の平担化をおこな
う方法に関する。
トホールを形成しながら同時に絶縁膜の平担化をおこな
う方法に関する。
従来コンタクトホールの形成方法は、第２図で示す様な
方法で形成されてきた。すなわち、第２図（ａ）の様に
シリコン基板１１上に段差を含む絶縁膜１２が形成され
ている。これにフォトレジスト１３によシコンタクトパ
ターンを形成する。この後例えば第２図（ｂ）の様にフ
ッ素原子を含むプラズマ１４により、不要部分の絶縁膜
をとシ除く。しかる後第２図（Ｃ）の様にフォトレジス
トをとシ除き、配線金属１５を例えばスパッタ法により
被着する。
方法で形成されてきた。すなわち、第２図（ａ）の様に
シリコン基板１１上に段差を含む絶縁膜１２が形成され
ている。これにフォトレジスト１３によシコンタクトパ
ターンを形成する。この後例えば第２図（ｂ）の様にフ
ッ素原子を含むプラズマ１４により、不要部分の絶縁膜
をとシ除く。しかる後第２図（Ｃ）の様にフォトレジス
トをとシ除き、配線金属１５を例えばスパッタ法により
被着する。
上述した従来の方法では、コンタクト穴は垂直に加工さ
れており、又、絶縁膜の段差もそのままの形で残ってい
る為、これらの場所で、配線金属１５のステップカバリ
ッジが悪化するという欠点があった。
れており、又、絶縁膜の段差もそのままの形で残ってい
る為、これらの場所で、配線金属１５のステップカバリ
ッジが悪化するという欠点があった。
本発明の目的は、前記の欠点を除去し、高信頼性の半導
体集積回路を提供することである。
体集積回路を提供することである。
本発明は、下層絶縁膜と同じ膜厚のフォトレジストでコ
ンタクトパターンを形成する工程と、熱処理によりフォ
トレジストをたらす工程とを含み、しかる後、フォトレ
ジストと下層絶縁膜を同じエツチング速度となる様な条
件でフォトレジストがなくなるまでエツチングする工程
とを含んで構成される。
ンタクトパターンを形成する工程と、熱処理によりフォ
トレジストをたらす工程とを含み、しかる後、フォトレ
ジストと下層絶縁膜を同じエツチング速度となる様な条
件でフォトレジストがなくなるまでエツチングする工程
とを含んで構成される。
以下本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す工程断面図である。先
ず第１図（ａ）の様にシリコン基板１上に段差のついた
絶縁膜２を形成する。この上にコンタクト穴を開口する
部分の絶縁膜と同じ膜厚のフォトレジストＮｔ３ＫＪ、
Ｄ、コンタクトパターンを形成する。次に第１図（ｂ）
の様に熱処理によシアオドレジスト層をリフローさせる
。しかる後、第１図（Ｃ）の様にフォトレジスト層と下
層絶縁膜を同じエツチング速度となる様な条件で、フォ
トレジストがなくなるまでエツチングする。−例をあげ
れば。
ず第１図（ａ）の様にシリコン基板１上に段差のついた
絶縁膜２を形成する。この上にコンタクト穴を開口する
部分の絶縁膜と同じ膜厚のフォトレジストＮｔ３ＫＪ、
Ｄ、コンタクトパターンを形成する。次に第１図（ｂ）
の様に熱処理によシアオドレジスト層をリフローさせる
。しかる後、第１図（Ｃ）の様にフォトレジスト層と下
層絶縁膜を同じエツチング速度となる様な条件で、フォ
トレジストがなくなるまでエツチングする。−例をあげ
れば。
下層絶縁膜にプラズマ窒化膜を使用する場合、フレオン
６０％、酸素４０％のガス混合比でエツチングをおこな
えばよい。この後第１図（ｄ）の様に配線金属５を例え
ばスパッタ法によシ被着する。
６０％、酸素４０％のガス混合比でエツチングをおこな
えばよい。この後第１図（ｄ）の様に配線金属５を例え
ばスパッタ法によシ被着する。
以上説明したように、本発明はフォトンシスト層と、絶
縁膜層を同じエツチング速度でエツチングしているので
、レジストの形状がそのまま絶縁膜に転写される。この
為、コンタクト形状は、テーパーがつき、又、絶縁膜の
段差は平担化される。
縁膜層を同じエツチング速度でエツチングしているので
、レジストの形状がそのまま絶縁膜に転写される。この
為、コンタクト形状は、テーパーがつき、又、絶縁膜の
段差は平担化される。
従って、配線金属のステップカバリッジは改善され、信
頼性が向上するという効果がある。
頼性が向上するという効果がある。
に１図は本発明の一実施例を示す工程断面図、第２図は
従来のコンタクトホールの形成方法を示す工程断面図で
ある。 尚、図中の記号は、 １．１１・・・・・・シリコン基板、２，１２・・・・
・・絶縁膜、３．１３・・・・・・フォトレジスト、４
，１４・・・・・・フッ素原子を含むプラズマ、５．１
５・・・・・・配線金属。 代理人 弁理士 内 原 晋 第ｆ図 （ａ） （Ｃン （ｄ） ８２ 図 ζＣノ
従来のコンタクトホールの形成方法を示す工程断面図で
ある。 尚、図中の記号は、 １．１１・・・・・・シリコン基板、２，１２・・・・
・・絶縁膜、３．１３・・・・・・フォトレジスト、４
，１４・・・・・・フッ素原子を含むプラズマ、５．１
５・・・・・・配線金属。 代理人 弁理士 内 原 晋 第ｆ図 （ａ） （Ｃン （ｄ） ８２ 図 ζＣノ
Claims (1)
- 半導体装置のコンタクトホールを形成しながら絶縁膜
の平担化を同時におこなう方法として、下層絶縁膜と実
質的に同じ膜厚のフォトレジストでコンタクトパターン
を形成する工程と、熱処理により該フォトレジストをだ
らす工程とを含み、しかる後、該フォトレジストと該下
層絶縁膜を実質的に同じエッチング速度となる様な条件
でフォトレジストがなくなるまでエッチングすることを
特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15861585A JPS6218716A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15861585A JPS6218716A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218716A true JPS6218716A (ja) | 1987-01-27 |
Family
ID=15675577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15861585A Pending JPS6218716A (ja) | 1985-07-17 | 1985-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218716A (ja) |
-
1985
- 1985-07-17 JP JP15861585A patent/JPS6218716A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0445974B2 (ja) | ||
| JPS6218716A (ja) | 半導体装置の製造方法 | |
| JPS57145340A (en) | Manufacture of semiconductor device | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| KR100365767B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPS63287019A (ja) | 半導体装置の製造方法 | |
| JPH01232744A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPS62295438A (ja) | コンタクトホ−ルの形成方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPH04130726A (ja) | 集積回路装置の製造方法 | |
| JPH0950982A (ja) | 半導体装置の製造方法 | |
| JPH04346222A (ja) | コンタクトホール形成方法 | |
| JPS63220543A (ja) | 半導体装置 |