JPS62185373A - 絶縁ゲ−ト電界効果型トランジスタ - Google Patents

絶縁ゲ−ト電界効果型トランジスタ

Info

Publication number
JPS62185373A
JPS62185373A JP61027431A JP2743186A JPS62185373A JP S62185373 A JPS62185373 A JP S62185373A JP 61027431 A JP61027431 A JP 61027431A JP 2743186 A JP2743186 A JP 2743186A JP S62185373 A JPS62185373 A JP S62185373A
Authority
JP
Japan
Prior art keywords
source
drain
electrodes
electrode
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61027431A
Other languages
English (en)
Other versions
JPH07112064B2 (ja
Inventor
Masanori Kinugasa
昌典 衣笠
Norishige Tanaka
田中　教成
Hiroshi Mobara
茂原　宏
Hirokata Oota
太田　博普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP61027431A priority Critical patent/JPH07112064B2/ja
Priority to EP87100813A priority patent/EP0234276B1/en
Priority to US07/005,668 priority patent/US4821084A/en
Priority to DE8787100813T priority patent/DE3782748T2/de
Priority to KR1019870001084A priority patent/KR900003839B1/ko
Publication of JPS62185373A publication Critical patent/JPS62185373A/ja
Priority to GR88300016T priority patent/GR880300016T1/el
Publication of JPH07112064B2 publication Critical patent/JPH07112064B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は絶縁ゲート電界効果型１ヘランジスタに関し、
特に相互コンダクタンスの大きなゲート絶縁電界効果型
トランジスタを必要とするＩ’Ｃ出カバッフ？−に使用
されるものである。
では、例えば第４図に示すものが知られている（特公昭
４６−１０５８号公報）。このトランジスタは、第４図
゛に示す如く、半導体基板１と、この基板１の主面に網
目状に形成され近隣する４方の領域が全て他の領域であ
るように交互に配列されたソース領域２・・・及びドレ
イン領域３・・・とを備えたことを特徴とするものであ
る。同１〜ランジスタにおいては、前記ソース領域２に
接続するＡ２からなるソース電極４ａ、４ｂ、及び前記
ドレイン領域３に接続するＡＱからなるドレイン電極５
ａ、５ｂの接続方向が夫々ソース領域２、ドレイン領域
３に対して対角線方向となっている。こうした構造のト
ランジスタにおいて、相互コンダクタンス（Ｃａｍ　＞
が大きい時には、Ａｆｆｉ等による配線の許容電流の点
から、ソース電極やドレイン１凄の配線幅は慟力太くす
べきである。
（発明が解決しようとする問題点） しかしながら、上記構造のトランジスタの場合、ソース
電極やドレイン１ｉｆｆｉが対角線方向に配列されるた
め、配線長は長く配線幅は小さくなる。
従って、トランジスタを設計するある設計基準の範囲に
おいてはかならずしも最良のパターン構成とは言えない
。
また、従来、第５図に示す構造の電界効果型トランジス
タが知られている。このトランジスタは、ソース領域２
ヤドレイン領域３に対するコンタクトホール６の形状を
対角線方向に沿って長方形とするもので、ドレイン領１
ｊ！３とドレイン１．ｉ５との接触面積を拡大させてコ
ンタクト抵抗の低減化を図ったものである。しかしなが
ら、第５図に示すトランジスタの場合も、第４図のと同
様、配線幅を十分に太くするには至らなかった。
更に、従来、第６図に示す電界効果１〜ランジスタが知
られている（特開１１Ｒ６０−５３０８５号公報）。こ
のトランジスタは、コンタクトホール７の形状をソース
電極４やドレインＮ帰５に沿って長い六角形状としたこ
とを特徴とし、第５図の＋−ランジスタに比べ更にドレ
イン領域３のコンタクト抵抗を低減化しようとしたもの
である。しかしながら、このトランジスタも配線幅を十
分広くするには至らない。
本発明は上記事情に濫みてなされたもので、ソース電極
やドレイン電極の配線幅を従来と比べて太くして相互コ
ンダクタンスを大きく設定できる絶縁ゲート電界効果型
　トランジスタを提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明は、半導体基板と、該基板主面に網目状に形成さ
れ近隣する４方の領域が全て他の領域であるように交互
に配列されたソース領域及びドレイン領域と、前記ソー
ス領域に接続するソース電極と、前記トレイン領域に接
続するドレイン電極とからなり、前記ソース電極及びド
レイン電極の接続方向が交互に配列された前記ソース領
域及びドレイン領域からなる列に対して垂直垂直又は平
行となることを特徴とし、もって前記ソース電極及びド
レイン電極の配線幅を従来よりも太くし相互コンダクタ
ンスを大きく設定することを図ったものである。
（作用） 本発明によれば、ソース電極及びドレイン電極の接続方
向を、交互に配列されたソース領域及びトレイン領域か
らなる列に対して垂直又は平行とすることにより、従来
のソース電極（又はトレー（ン電極）の幅よりも太くし
、相互コンダクタンスを大きくできる。
〈実施例） 以下、本発明の一実施例を第１図〜第３図を参照して説
明する。ここで、第１図は本発明に係る絶縁ゲート電界
効果型トランジスタの要部を示す平面図、第２図は同ト
ランジスタのソース、ドレイン領域の配列状態を示すパ
ターン平面図、第３図は第２図は第１図を更に詳細に示
す平面図である。
図中の１１は、例えばＰ型のシリコン基板である。この
基板１１の主面には、Ｎ＋型のソース領域（第２図の斜
線部分）１２・・・及びＮ＋型のドレイン領域１３・・
・が縦横に交互に配列されている。
そして、その一方の領域例えば任意のソース領域１２に
隣接する４個の領域が全て他の領域例えばドレイン領域
１３であるように形成されている。
従って、ソース領ｗ１．１２の４方にトレイン領域１３
があり、トレイン領域１３の４方にはソース＃Ａ域１２
が島状に分布している。前記ソース領域１２には例えば
ＡＱからなるソース電極１４が形成され、舶記ドレイン
領［１３にはドレイン電極１５がコンタクトホールを介
して電気的に接続されている。これらソース電極１４及
びドレイン電極１５は互いに一つ置きに前記基板１１上
に配置され、かつ該電極１４及び１５の接続方向は交互
に配列されたソース領域１２及びドレイン領域からなる
列（２点鎖線）Ａに対して夫々平行になっている。
前記ソース電極１４及びドレイン電極１５は、コンタク
トホール１６での具体的な形状は第１図に示す通りであ
る。即ち、ソース電極１４を例にとると、ソース′Ｒ極
１４はソース領域１２ａ、１２ｂ・・・と夫々コンタク
トホール１６ａ、１６ｂで電気的に接続され、コンタク
トホール１６ａでは一方（左側）に急峻な凸状となり、
コンタクトホール１６ｋ）では逆方向（右側）に急峻な
凸状となり交互に凹凸を繰返すようになっている。一方
、前記ソース電極１４と隣接するドレイン電極１５は、
前記ソース電極１４と同様、コンタクトホール１６Ｇで
は左側にかつコンタクトホール１６ｄでは右側に急峻な
凸状となっている。なお、図中の１７は前記ソース・ド
レイン領域１２．１３を囲むように形成された多結晶シ
リコンからなるゲート電極、１８はコンタクトホール１
９を介して前記ゲート電極１７に接続するＡ２からなる
信号線を夫々示す。
本実施例によれば、ソース電極１４及びドレイン電極１
５を、その接続方向が交互に配列された前記ソース領［
１２及びドレイン領域１４からなる列Ａに対して夫々平
行となるように形成するため、従来のトランジスタのゲ
ートパターンピッチを等しく設定し、同一基準にてソー
ス電極又はドレイン電極の配線幅を比較したところ、従
来よりも広くできることが明らかとなった。以下、これ
について詳述する。
第１図、第５図及び第６図のパターン例において、ａは
蒸着金属幅（ソース電極又はドレイン電極の配線幅、以
下単にへβ線幅と呼ぶ）、ｂはコンタクトホールとゲー
ト電極の中心間隔、Ｃはコンタクトホール幅、ｄは蒸着
金属線間隔（ソース電極とトレイン電極間隔）、ｅはコ
ンタクトホール−蒸着金属線包含量、ｆ、Ｑはゲートポ
リシリパターン〈ソース又はドレイン電極パターン）の
ピッチを夫々示す。
従来例のパターンでのＡｇ線幅ａ′は次式で与えられる
。
一方、第１図に示す本実施例のパターンでのＡｎ幅ａは
、 ２ｆ≧ａ＋ｄ＋ｅ＋ｃ＋ｂ＋ｂ＋ｃ＋ｅ＋ｄ＝ａ＋（ｂ
＋ｃ＋ｄ＋ｅ）　　　”・（２）となり、（２）式より ａ≦２　（ｆ−ｂ−ｃ−ｄ−ｅ）　　・　（３）となる
。ここで、一定面積のソース領域、ドレイン領域が与え
られた時、即ちｆ＝Ｑでａ＞ａ’　となる設計基準が存
在すれば、本実施例によるパターンを使用する方が配線
幅を太く設計することができ、従来パターンに比べ許容
電流容量が大きくなるので大電流を流す出力バツフ７−
やｇｍの大きなトランジスタのパターン構成としては従
来例より更に有効な手段となる。例えば、ｂ＝８ｔｇｎ
。
ｃ＝６ｕ！ｌＬ、ｄ−６ａｍ、ｅ＝４虜、１９ｇ−３５
ｕ！Ｉｔとすれば、従来例のパターン構成の場合はａ’
ｗ＊　Ｘ３５−６−１８．７譚となり、本実施例のパタ
ーン構成の場合はａ＝２　（３５−８−６−４＞−２２
−となり、本実施例発明によるＡＪ２線幅が従来例より
も太くなる。
別の味方をすれば、本実施例のパターン構成にした場合
のＡｊ２幅ａは次式で現わされる。但し、ｄ′は第１図
におけるソース電極（又はドレイン電極）の間隔を示し
、Ａｎ幅を決定づける重要な要素である。
ａ＝ｆ　（−ｇ）−ｄ’　　　　　　・・・（４）（１
）式、（４）式よりａ−ａ’＞Ｏとなる条件を求めると
、 ａ−ａ’　＝ｇ−ｄ＋　−，７ｇ＋ｄ＞０が得られ、（
５）式を満足する設計基準であれば、Ａ℃線幅は本発明
によるパターン構成にした方が太く設定できる。
なお、上記実施例では、ソース電極又はドレイン電極の
コンタクトホール付近での形状を左（又は右）側に急峻
な凸状としたが、これに限らない。
例えば、第７図に示す如く左（右）側になだらかな凸状
としても上記実施例と同様な効果が得られる。
また、上記実施例では、ソース電極及びドレインＮ極の
接続方向が第２図に示す如く交互に配列されたソース領
域及びドレイン領域からなる列Ａに対して平行となるよ
うに設定したが、これに限らない。例えば、上記接続方
向を上記列Ａに対し垂直となるように設定してもよい。
〔発明の効果〕
以上詳述した如く本発明によれば、ソース電極やドレイ
ン電極の配線幅を従来と比べて太くし、相互コンダクタ
ンスを大きく設定できる絶縁ゲート効果型トランジスタ
を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例に係る絶縁ゲート電界効果型
トランジスタの要部を示す平面図、第２図は同トランジ
スタのソース・ドレイン領域の配列状態を示すパターン
平面図、第３図は第１図を更に詳細に示す平面図、第４
図は従来の絶縁ゲート電界効果型トランジスタのパター
ン平面図、第５図及び第６図はその仙の従来の電界効果
型トランジスタの平面図、第７図は本発明の他の実施例
に係る絶縁ゲート電界効ｉイランジスタの要部を示す平
面図である。 １１・・・Ｐ型のシリコン基板、１２．１２ａ、１２ｂ
・・・Ｎ＋型のソース領域、 １３．１３ａ・・・Ｎ＋型のドレイン領域、１４・・・
ソース電極、１５・・・ドレイン電極、１６ａ〜１６ｄ
、１８・・・コンタクトホール、１７・・・ゲート電極
、１９・・・信号線。 出願人代理人　弁理士　鈴江武彦 ［【下］−−−−プ゛−トｇ！、ｃｋ 第１図 第２図 第３図 第４図 第５図 第６凹

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板と、該基板主面に網目状に形成され近
    隣する４方の領域が全て他の領域であるように交互に配
    列されたソース領域及びドレイン領域と、前記ソース領
    域に接続するソース電極と、前記ドレイン領域に接続す
    るドレイン電極とからなり、前記ソース電極及びドレイ
    ン電極の接続方向が交互に配列された前記ソース領域及
    びドレイン領域からなる列に対して夫々垂直又は平行と
    なることを特徴とする絶縁ゲート電界効果型トランジス
    タ。
  2. （２）前記ソース電極又はドレイン電極間の間隔をｄ、
    同電極間の最大間隔をｄ′、同電極のパターンのピッチ
    をｇとすれば、次式 ｄ′＜｛（２−√（２））／２｝ｇ＋ｄ が成立することを特徴とする特許請求の範囲第１項記載
    の絶縁ゲート電界効果型トランジスタ。
JP61027431A 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ Expired - Lifetime JPH07112064B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61027431A JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ
EP87100813A EP0234276B1 (en) 1986-02-10 1987-01-21 Insulated gate type field effect transistor
US07/005,668 US4821084A (en) 1986-02-10 1987-01-21 Insulated gate type field effect transistor
DE8787100813T DE3782748T2 (de) 1986-02-10 1987-01-21 Feldeffekttransistor mit isoliertem gate.
KR1019870001084A KR900003839B1 (ko) 1986-02-10 1987-02-10 절연게이트 전계효과 트랜지스터
GR88300016T GR880300016T1 (en) 1986-02-10 1988-05-20 Insulated gate type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61027431A JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPS62185373A true JPS62185373A (ja) 1987-08-13
JPH07112064B2 JPH07112064B2 (ja) 1995-11-29

Family

ID=12220917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61027431A Expired - Lifetime JPH07112064B2 (ja) 1986-02-10 1986-02-10 絶縁ゲート電界効果型トランジスタ

Country Status (6)

Country Link
US (1) US4821084A (ja)
EP (1) EP0234276B1 (ja)
JP (1) JPH07112064B2 (ja)
KR (1) KR900003839B1 (ja)
DE (1) DE3782748T2 (ja)
GR (1) GR880300016T1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129867A (ja) * 1995-10-27 1997-05-16 Nec Corp 半導体装置
JP2007096341A (ja) * 1993-05-14 2007-04-12 Siliconix Inc ラテラルｍｏｓｆｅｔ
JP2011159755A (ja) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200637A (en) * 1988-12-15 1993-04-06 Kabushiki Kaisha Toshiba MOS transistor and differential amplifier circuit with low offset
JPH0379059A (ja) * 1989-08-22 1991-04-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH07112067B2 (ja) * 1990-01-24 1995-11-29 株式会社東芝 半導体装置
US5355008A (en) * 1993-11-19 1994-10-11 Micrel, Inc. Diamond shaped gate mesh for cellular MOS transistor array
US6084266A (en) * 1998-03-02 2000-07-04 Vanguard International Semiconductor Corporation Layout of semiconductor devices to increase the packing density of a wafer
US6713823B1 (en) * 2002-03-08 2004-03-30 Volterra Semiconductor Corporation Conductive routings in integrated circuits
US7012020B2 (en) * 2003-09-12 2006-03-14 Taiwan Semiconductor Manufacturing Co. Ltd. Multi-layered metal routing technique
JP4800017B2 (ja) * 2005-11-25 2011-10-26 エルピーダメモリ株式会社 半導体記憶装置
US20090072314A1 (en) * 2007-09-19 2009-03-19 Texas Instruments Incorporated Depletion Mode Field Effect Transistor for ESD Protection
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
CA2769940C (en) 2009-08-04 2016-04-26 Gan Systems Inc. Island matrixed gallium nitride microwave and power switching transistors
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
AU2011241423A1 (en) * 2010-04-13 2012-11-08 Gan Systems Inc. High density gallium nitride devices using island topology
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015278A (en) * 1974-11-26 1977-03-29 Fujitsu Ltd. Field effect semiconductor device
US4152714A (en) * 1978-01-16 1979-05-01 Honeywell Inc. Semiconductor apparatus
JPS6053085A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 接合形電界効果トランジスタ
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPS6092667A (ja) * 1983-10-27 1985-05-24 Fujitsu Ltd Ｍｉｓ型トランジスタ
JPS60145655A (ja) * 1984-01-09 1985-08-01 Toshiba Corp 半導体記憶装置
JPS60241257A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd リ−ド・オンリ−・メモリ
US4636825A (en) * 1985-10-04 1987-01-13 Fairchild Semiconductor Corporation Distributed field effect transistor structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096341A (ja) * 1993-05-14 2007-04-12 Siliconix Inc ラテラルｍｏｓｆｅｔ
JPH09129867A (ja) * 1995-10-27 1997-05-16 Nec Corp 半導体装置
JP2011159755A (ja) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP0234276B1 (en) 1992-11-25
DE3782748D1 (de) 1993-01-07
KR900003839B1 (ko) 1990-06-02
JPH07112064B2 (ja) 1995-11-29
KR870008395A (ko) 1987-09-26
US4821084A (en) 1989-04-11
EP0234276A2 (en) 1987-09-02
EP0234276A3 (en) 1988-07-13
GR880300016T1 (en) 1988-10-18
DE3782748T2 (de) 1993-05-13

Similar Documents

Publication Publication Date Title
JPS62185373A (ja) 絶縁ゲ−ト電界効果型トランジスタ
US6271548B1 (en) Master slice LSI and layout method for the same
TW490807B (en) Semiconductor device
JPH0546984B2 (ja)
JPH0372675A (ja) 半導体記憶装置
JPS61180475A (ja) 電荷転送装置
US4742019A (en) Method for forming aligned interconnections between logic stages
JPH0969577A (ja) Ｓｒａｍセル
JPH0558582B2 (ja)
JP2002373946A (ja) スタティック型半導体記憶装置
JP3289999B2 (ja) 半導体集積回路
JPH1065148A (ja) 半導体装置及びその製造方法
KR100611743B1 (ko) 멀티플 게이트 박막 트랜지스터
JPS5858741A (ja) 集積回路装置
US5523625A (en) Semiconductor integrated circuit device having partially constricted lower wiring for preventing upper wirings from short-circuit
JP3161120B2 (ja) メモリセル
JP2614603B2 (ja) 半導体記憶装置
KR20000000925A (ko) 메모리 셀 어레이
JP3171155B2 (ja) 半導体装置及びその製造方法
JPS60234360A (ja) 半導体記憶装置
KR0168193B1 (ko) 테스트 트랜지스터를 가지는 게이트 어레이의 베이직 셀구조
JPH0499353A (ja) 半導体集積回路装置
JPH02266563A (ja) ゲートアレイの基本セル
JPH04354370A (ja) Ｌｓｉの基本セル
JP3236745B2 (ja) Ｌｓｉチップのレイアウト方法