JPS62179242A - デ−タ伝送機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明はデータ伝送機器に関し、特に、柔軟（ｉに富ん
だ安価な機器に関する。本発明はまたかかる機器で使わ
れるジグプリング技術に関する１、従来の技術 今日の遠隔通信技術の主流はデジタル５Ａ置を志向して
おり、特に音声がパルスコード変調（ＰＣＭ）技術を使
用して時分割多重化（ＴＤＭ）法で伝送されるような装
置を志向している。英国で採用されている音声処理では
音声は通常８ｋｌ−１２でサンプルされ、各々のａ声ザ
ンプルは８ビットで伝送される。その結采、６４十〇ビ
ット／秒のチャンネルが形成される。交換局間回線では
３２のかかるチャンネルをＴＤＭ法で伝送するのが普通
であり、その結采２メガビット／秒幹線と称される容♀
が２０４８キロビット／秒の幹線が形成される、チャン
ネルの数は変化してしよく、米国ではほとんとのＰＣＭ
システムは２４チヤンネルシステムとなっている。本発
明はかかるチャンネル数が変化してもよいシステムにつ
いてら適用可能である。 加入老側チャンネルでは特にデータを取扱うような場合
別のピッ１ル速度を用いてもよい。しかしそのような場
合でｂｖ？線は２０４８　＝ｔロビツ１へ７秒の容］配
にまとめるのが普通（゛ある。この場合、全帯域が使わ
れているとかかる幹線は３１の加入名チャンネルの全て
よりは少ない加入式チャンネルしか処理できない。ただ
し３２の幹線チャンネルのうち一つ（よ普通同期に使わ
れ、残りのチャンネルが共通のチャンネルシグナリング
に使われる。低ビット速度チャンネルを高ビット速度幹
線にまとめる際は多重化技術が使われるが、その他に高
ビット速度幹線から低ビット速度チャンネルへの１分解
Ｊ、すなわち反多φ化（デマルチブレクシング）ができ
なｔプればならない。 かかるチャンネルの組立て及び「分解」が可能な装置の
例が米国特許第１１４９／１２３１号に記載されている
。この装置では各々回線交換チャンネル（８声）あるい
はパケット交換チャンネル（データ）である加入者線が
いわゆる接続モジュールと称する３１個のブロックに接
続される。これらのブ〔１ツクは各々の加入者線とテコ
ブレックス２．０フ１８メガビットフ秒幹線との間をス
イッチングする。その際各ラインではビット速度が５（
なっていてもよい。 デュプレックス高ビット速度幹線は中央スイッチングア
レーによってスイッチングされるが、この中央スイッチ
ングアレーは入来側幹線（アレー側から見て）と送出側
幹線（７レー側から児て）とを接続する。これらの幹線
は全てそれぞれの１と続モジ１−ルに接続され、接続し
ジュールはライン以外に遠隔の交換機亡その他の装置を
しアクセスする。 そこで、入来する呼は接続しジュールに達すると高ごツ
ト高速幹線上へ多重化される。この多重化信号はスイッ
チングアレーを介して他の接続モジュールにつながった
他の高ビット速度※♀線に切換えられ、この他の接続モ
ジュールにおいて反量Φ化されて適当な出力ラインに出
力される。この出力ラインは遠隔の交換機あるいは他の
装置へのラインを含んでもにい。 発明が解決しようとする問題点 本発明の目的は上記特許における装置の接続モジュール
に類似したｉ能をより効率的かつより柔軟に実行できる
機器を提供することにある。 問題点を解決するための手段 本発明は共通バス構成と、多数の回路ユニットを該バス
構成に接続する多数の接続構成とを担持する絶縁材斜部
材を右する機器ラックを含む、時分割子φ化デジタルデ
ータのデータ伝送量器であって： （ａ）該機器は該バス構成と］ｌＬ助する接続（１°６
成の一に取ｆ１けられた制御ユニットをさらに含み：（
ｂｌバス（１４成は各々該バス構成に到る２９体よりな
る多数の平行な゛電気回路トラックを旧１．’ｉ　Ｌ／
　；（ｅ）機器の使用の際従属ユニットが譲歩なくとも
一の接ｆ−構成のいずれかに制御ユニットと従属ユニッ
トとの間の通信が可能なように取イ」（）られ；（ｄ）
取付けられた従属コニットは異なった顧客へのサービス
のための賃なった形式のものでよく、各々のかかる装置
は固有のアドレスを有し（ｅ）制御ユニットは少なくと
も一の高ビット速度入来（送出）幹線と該機器との間の
インターフェースとして作用し、また取付けられた従属
ユニットは該顧客サービス及び顧客ラインについてのイ
ンターフェースとして作用し；（ ［）制御ユニットは機器の使用の際必要に応じて該ユニ
ットがインターフェースしている一又は複数の高ビット
速度幹線上のチＩＩンネルと取付けられている従属ユニ
ットとの間に接続を形成し、その際制御ユニットと取付
りられている他のコニットとの間の接続はバス構成上を
伝送されるメツセージによってなされ、個々の接続はメ
ツセージの送り先のユニットのアドレスにより指定され
ることを特徴とする曙：Ｓを提供する。 本発明はまた遠隔の同様な機器に到る少なくとも一の高
ビット速度（例えば２０４８キ［１ビット／秒）幹線が
接続された多重化制御Ｉ装装置、各々低ピッ］−速度（
例えば６４キロビット／秒）ハイウェイ又は高ビット速
度ハイウェイ又はアナ゛［１グチヤンネルをアクセスす
る複数の従属コニットとを含むデータ伝送機器であって
、該ハイウェイ上ｔよチャンネルは加入者側装冒に到る
ハイウェイと、通信データ及びシグナリングデータのた
めのハイウェイを形成する一組の＞９電休を含むバス構
成と、該制御２Ｄ’Ａ首及び該従属コニツ［・をこれら
がハイウＬイを介して接続されるようにバス構成にＪｅ
　Ｖｃする接続部とを含み、該制御装置は該高ビット速
度斡線中のピッ］−流れからの個々の通信データの抽出
及び抽出された通信データの従属ユニットのデジタルハ
イウェイ又はアブログヂャンネルの適当な一への経路指
定を制御し、該経路指定はバス構成中のハイウェイ上で
またハイウェイ又はチャンネルへ接続された従属ユニッ
ト中においてそれぞれの時間スロットを割当てることで
なされ、制御装置は該時間スロットの割当ての詳細を記
憶する記憶手段を含み、該制御装置及び従属コニットは
バックプレーンにて該バス構成を担持する機種ラックに
プラグインされて該バス構成にコネクタ接続されるプラ
グインモジュールとして形成され、該従属ユニットはラ
ック中の多数の異なった位置の任意の一にプラグインで
き時間ス［１ツトの１，１１当ては多重化制御装置によ
って制御されてなされることを特徴とするｖ機器を提供
する。 本発明による機器（よ多数の異なった形の従属」。 ニットを使用でき、各々の従属コニットはラック上の多
数の異なった位置の任意の一に取イ１け１゛するため非
常に柔軟性に富む。かがる従属ユニットは低ビット速度
デジタルチャンネル、高ビット速度デジタルチャンネル
、アナログチャンネル（通常音声用に使われる）、及び
シグナリングチャンネルのいずれともアクセスすること
ができる。従属ユニットに送られるメッセージはその従
属ユニットのインターフェース装置のアドレスを含む。 その結果機器ラックにプラグインされるユニツｉ・はけ
器ラック中の様々な位置にプラグインできる。 従属ユニットを使って呼に対して時間スロットが割当て
られる場合はユニットのアドレス及び割当てられた時間
スロットの識別子を合むメツセージが送られる。またそ
のアドレスで指定された従属ユニットがメツセージを受
信するとイのコ、ニットの出力ハイウェイにおいてその
呼についての割当て「、１間スロツｉ・が設定される。 以下説明するように制御ユニット及びシグナリング及び
処理ユニット（制御ユニットと別になっている場合）は
ラック中の位置が固定されているが従属ユニットの位置
は全く自由に選べる。かかる構成による利点はラックに
従属ユニットが当初部分的にしか装着されていないよう
な場合に題名である。このような揚台、新たに追加され
る従ｊエユニツｉ一は他のユニットの位置を変えること
なく機械的に好都合な位置に追加すれば良い。さらに、
ユニットをバスに接続するインターフェースを変更づる
必要がない。かかる柔軟性は前記米田特ｉｉＴを初めと
する既存の装置では１１′１られない。 多くの場合制御ユニットに接続されている一又は複数の
高ビット速度幹線はバス構成及び従属ユニットを介して
トラヒック処理容量が前記幹線よりも大ぎいチャンネル
（ハイウェイ）に接続される。この場合、「デコンセン
トレーション」機能が使われる。 本発明はまた接続処理手段を含む制御ユニットと、一又
は複数の従属ユニットと、全ての該従属ユニットに対し
て作用する少なくとも一の別の処理ユニットと、該全て
のユニットが接続されて該ユニットを相互接続づる共通
バス構成とを含む、時分割多重化デジタルデータのデー
タ伝送機器であって： （ａ）制御ユニットは該機器へ入来する少なくとも一の
高ビット速度入来／出力幹線のインターフェースとして
作用し、該従属ユニットの各々は一又は複数の他のデー
タハイウェイに対するインターフェースとして作用し、
該他のデータハイウェイは加入者局又はアナログチャン
ネルをアクセスする低ビット速度ハイウェイを含み； （ｌ該別の処理ユニットはいずれも、形成されるべき接
続あるいは該機器を介して形成されるべき接続に対応し
た、該接続を介して伝送される情報内容に付加えられる
データを汲い； （ｅ）該別の処理ユニットはいずれもバス構成をモニタ
してバス中を送られる接続に関するデータ及びその他の
情報を確定し； （ｄｌ該別の処理ユニットはいずれら該モニタの結末に
応じて別のデータあるいは他の情報を発生してこれを該
バス構成に該ｆ−タの関係する接続に適当なように印加
し；さらに （０）該別の処理ユニットはいずれｔＪ該モニタ及びデ
ータあるいは他の情報の発生を白身のソフトウェアにＪ
：り制御されて行なうことを特徴とりる機器を提供する
。 実施例 以下、本発明の実施例を図面を参照しながら説明する。 第１図に示す構成はＰＤＭＸ装置と称され、後で説明す
るようにＣＡＴ下勧告に沿って設５１された多重化及び
処理用の多目的−次多市化橢需である。ただし、ＰＤＭ
Ｘはエステイ−シービーエルシーの登録商標である。 第１図の構成の制御部分は機器シ１ルフ中に取付けられ
た電源ユニット及び多重化（ＭＬＩＸ）ａ、ＩＩ６＋１
装置であり、図示の実施例では周知の丁ＥＰ［−（Ｅ）
形が使われている。この８５はまたｔｔｌＩ　ｉｉｊ的
な１９″機器を使って組立てることもできる。 これらの装置は第２図に示すようにバックプレーン上の
相Ｕ接続バスに接続されており、またバスには多数のイ
ンターフェース及び処理装置が接続される。 電源コニツ［一は主電源とバックプレーン上の電力供給
導体との間をインター７１−スづる。この電源コニツ１
一は制御装置の一部をなし、通常のものでよい。 ＭＵＸ制御装置は一又は複数の２０４８キ［１ビット（
ｋｂ）／秒幹線が接続される主ボートと、ａｉｌｌ　６
ｔｌ及び監視用のＶ２４利用名ボート（図示せず）と、
その他の通常の継電器使用アラームシステムをインター
フ［−スする構成とを提供する。これらのインターフェ
ース構成（ま標準的な構成のものでよくこれ以上説明し
ない。２０４８ｋｂ／秒ポートはチャンネル専用シグナ
リング（ｃΔＳ）あるいは時間スロット１６　（ＴＳｌ
　６）を使った共通チャンネルシグナリング（ｃＣ３）
用に構成できる。１１？Ｉ間スロットＬ口（ＴＳＯ）は
通常の如く同１１１１及びそれに関係し！ζζ能能使わ
れる。本問器はＣＣ■ＴＴ勧告の回線保守方釦を線用し
、また予備ピットのアクセスができる。このアクセスで
はこれらの予備ビットの一を「回線管理」用の／ｌｋｂ
／秒チャンネルとして使用することがオプションとして
含まれる。２０４８ｋｂ／秒幹線はよく２メガビット（
Ｍｂ）／秒幹線と称される。 前記のＶ２／Ｉ刊川ｊ４ボー１〜は（］１インテリジェ
ント」端末（手１）らの）あるい（ユ管狸−］ンビーＬ
−タにより「駆動」される。その結宋、本沢器＋、ｉ　
ｔ＝合内的回線管理恩恵を９受すると同１［′ｉに従来
の構成に対しても゛容易に総合化で・きる。管１１１１
　］ンビコータの使用の側が出願人による英国時Ｉ［第
１／１６７６４１号に記載されている。この例ではコン
ピュータはＴＸＥ４電話交電話交換台わされている。 このように、Ｍ　ｔＪ　Ｘ　ｆｉ’制御装百は装置のデ
ータ及び制御用バスをアクセスし、バスは個々のインタ
ーフェース又は処理コニツ１−１上記の従属ユニット、
及びル制御菰胃の間を接続する。これらのブ［１グラム
可能ユニツトの状態及び機能に関する利用占情報ないし
使用情報は制御装置中の不揮発ランダムアクセスメモリ
（ＮＶＲＡＭ）中に記憶されバスを介して各ユニットへ
転送される。 以下より詳しく説明するバス構成

【よ本実施例ではユニ
ット間のデータ転送及びユニット間のシグナリングに使
われる各々３２の時間スＯツｌ−構造を有する２４本−
組の平行に延在するデータハイウェイよりなる。このデ
ータハイウェイは制ｖｌＪ装置から任意のプラグインユ
ニットヘー運の制御メツセージを転送するのに使われる
制御ライン（ｃＩＮ）とプラグインユニットから制御装
置へ一連のメツセージを転送するのに使われる競合解決
「ｂ１構」を含むアラーム監視ライン（ＡＳ）とを含む
。またこのバス構成は同期用の４　Ｍ　Ｈｚり「１ツク
信号なとのタイミング信号をも搬送し、さらに電源供給
にも使われる。 本発明ｌＩ器は極めて多様な従属ユニットの使用を企図
しているため半特注のバスインターフ［−ス装置が塁本
機能部を接続するのに使われこれはまたあらゆるユニッ
トについても使われる。ただし、これらのユニットは全
てプリン１−回路基板Ｐ。 に形成されている。この新規イに設泪の基板はバス構成
を介してＭ　Ｕ　Ｘ　ａｉ制御装冒と制御及び状態メツ
し−ジを交換できる。 本発明装置の基本構成【、１第１図に示すように３つの
領域、すなわちコア部分と６称される制御ユニットと、
多数の従属ユニットと、多数のバスより構成され上記ユ
ニット間を接続する共通バス構成とよりなる。 コア部分の：Ｌユニット第１図に示したように一又は複
数の２Ｍｂ／秒幹線と他の装置との間をインターフェー
スするマルチブレックス／デマルチブレックス及び制御
ユニツ］・１を含む。これらの幹線は通常遠隔の交換局
等との間を結んでおり、図では一つだけ示しである。ユ
ニット１はｔＵで説明する如く制御機能を有し、バス構
成にプラグインされるプリント回路基板上に構成されて
いる。 すなわち、本実施例ではコア部分はマルヂブレクサ／デ
マルチブレクリ及び電源ユニツ１一を［１持（Ｊる甲一
のプリント回路基板上に形成されている。 第１図はまたシグナリング及び処１’Ｊ’、　基＋ｕ　
２をら示づ−が、場合によってはこの機能はＵ板１の制
御部分で行なうこともできる。 従属ユニッＬ−３，／１．５．６．７，８．９゜９Ａは
様々な送出側デジタル又はアノログ１ｇ続をアクセスす
る。これらのバックプレーンに接続される従属ユニット
は次の」；うな機能を含む。 （ａ）コニツ１〜３は６つの６４キロビット／秒５？−
クヂャンネルをアクセスする。 （ｂ）ユニット４は２つの４線式音声ヂャンネルをアク
セスする。 （、Ｃ）ユニット５はＥ及びＭシグナリングヂャンネル
をアクセスＪる。 （ｄ）ユニット６はトーンブ［１セツサであ・〕で前記
の別の処理ユニットの−であり、帯域内トーンシグナリ
ングを１１なう。 ｆｃ）ユニット７はブリフイツシＪテレコムのシグプリ
ングブロ１〜コルであるＤＡＳＳシグナリングをアクセ
スする。 （［）ユニット８は加入者線へ送られる呼出し電流を穴
１′する。 （ｇ）ユニット９は試験アクセスを行なう１゜（ｈ）ユ
ニット９Ａは２Ｍｂ／秒においてデジタル分岐、潤去及
び挿入を行なう。 かかるユニットはいずれも図示のユニットを結ぶバス構
成中の指定されたハイウェイ上の一又は複数の時間スロ
ワ（一を使用し、この時間スロットは制御ユニット１に
よってυ１当てられる。制御ユニット１はまたｈ間ス［
１ツト及びハイウェイの割当て及びス１］ットが割当て
られたチャンネルの性７１を記録するためのメモリを含
む。 またその他に外部電源と図示の装置との間をインターフ
１−−スする電源ユニット９Ｂが設置ノられる。電源ユ
ニット９Ｂはバックプレーン、トのバスを介して他のユ
ニットへ電圧を供給する。 音声従属ユニツ１−４は２線式又は４Ｉ！ｌＩ式の自声
回路とバックプレーン上のバスとの間をインターフェー
スする。ユニット４は２線式又は４線式の音声回路とバ
ックプレーン１０上のバスとの間をインターフェースす
る。ユニット４はアナログ−デジタル変換及びデジタル
−アナログ変換を含み、またＭＭＩ（マンマシンインタ
ーフェース）ににる音声利１す調整制御機能を含む。ユ
ニット４は前面に音声チャンネル接続のためのソケット
を右づる。ユニット４はさらにユニットの２線又は４線
状態を制御する一組のスイッチを各音声チャンネル毎に
一つずつ有する。 制御メツセージは４Ｍｂ／秒ＣＩＮバスを介してユニッ
ト４及びバス構成に接続されている他のユニットへ送ら
れ部間ス［」ットの割当て制御、入力及び出力利得の設
定及び状態要求を行なう。一方各ユニットからのメツセ
ージは４Ｍｂ／秒Ａｓライン上を送られる。音声ライン
の各々はバックプレーン上のデータバスハイウェイ及び
その時間スロワ１〜に自由に１９１当てられるが、デジ
タルｔ＋’＋報は偶数データハイウェイにのみ出力され
また奇数データハイウェイのみから人力される。また２
つのチャンネルが７１．１３９だハイウェイ上において
同一の時間スロワ］・で動作するように割当てられるこ
とはない。 以下、シグナリング従属コニッ］〜を説明する１゜その
−が第１図のＥ及びＭシグナリングユニット５である。 ユニット５は多数の利用名ＧＷ末にシグナリングを行な
う。その際かかるユニットの一つが８チャンネル音声コ
ニツ（〜の２つと協働する。 その結果かかるシグナリングコニツ］〜の２つと第１図
のユニット４の如き４つのｔ）声ユニットとが時間ス［
１ツト１〜１５及び１７・〜３１に割当てられた３０の
利用８端末に作用する。Ｅ及びＭシグナリングはＣＣＩ
ＴＴ　　Ｇ７．０３及びＧ７３２プロトコルを使用した
時間スロット１６（ＴＳ１６）中のヂＶンネル専用シグ
ナリング（ｃＡＳ）に接続してｂよい。 Ｅ及びＭシグナリングは２つの「接地オン１及び［接地
Ａ）］信号Ｊ：りなりオンフック、オフフック、返答及
びクリアの４つの状態をりえる。１「接地オン」では接
地抵抗が１２００オームであるが（これに最大４５０オ
ームのライン抵抗が加わる）「接地Ａノ」では抵抗値は
４０　：％：　ｌ：ＩオームＪ：り大である。 ＴＳ１６にお１ノるＣＡＳでは各々の−［Ｓ１６は８ビ
ットを右し２つのチャンネルについてのシグナリング情
報を搬送する。そこで各チャンネルについて１６フレー
ムおき（こ、すなわち２ミリｆ少おきに４ビットのシグ
ナリング情１ａ、ｂ、ｃ、ｄが１：ンられる。 各々のＥ及びＭ対は任ｎのＩＩ′ｉ間ス［１ツ］〜に割
当てることができろ。 つぎに、第１図にデータアクセス従属コニット３を説明
づろ、第１図に示しＩζユニット３は３ｙ↑Ｉンネルユ
ニツトであるがこれ（ま他の形でｂよく、その一は以下
説明する６チヤンネルコニツトである。この６チャンネ
ルユニツ１へは６４ｋｂ／秒データラインとバックプレ
ーンハイウ］−イとをインターフェースするボー１〜を
有する６つのチャンネルを惇える。インターフエースは
送信及び受信方向のいずれについてｂ６４ｋｂ／秒のデ
ータ信号、６４ｋｌ−１ｚタイミング信号、及び８ｋＨ
ｚタイミング信号を搬送でさる。 この従属ユニットは以下の機能をイｊする：（ａ）送信
方向において、第１図のＭｔＪＸ及び制御ユニット１へ
入力される４木Ｊ：での２．０４８Ｍ　ｂ／秒ハイウェ
イからのデータを多重化して３０チャンネル分までのデ
ータ（ノンプルを含む連続的データ流れを形成する。デ
ータは次いで抽出され６木のチャンネル上を別々の６４
ｋｂ／秒反転（ΔＭｌ）データ流れどして伝送される。 （ｂ）逆方向【こおいては過程（８１と逆処理を行なう
。 （ｃ）入力ハイウェイど出力ハイウ−［イを入れ換える
。 （ｄ）ＭＭＩにより制御されて、機器動作の）仝隔試照
のため指定されたチャンネルにス１１シルー！バック状
態を加える。 （ｃ）第１図のＭＵＸ及び制御７：ブト１中で開明クロ
ックｊｉｉ号どして使われる２　Ｍ　ｔｌｔ　！、！　
準り［１ツク信号を６木の６４ｋｂ／秒人力信号の任、
・９、の−Ｊ、り形成する。 （［）ユニツ］−１を介してｆｆ、’を間スロット及び
チャンネル割当制御信号、アラーｔ１表不信号　Ｊｔ準
りＵツク信号発生制御信号、ループバック制御仁君を供
給される。 ユニット３はまたＭＭＩより求められた場合アラームセ
ツティングを表示することもできる。 別の形の従属ユニットはＣＣＩＴＴＸ２１６４ｋｂ／秒
チャンネルについて上記と同様な動作をする。このユニ
ットはＣＣＩＴ’ｒｖＪ告Ｘ２１に沿ってデータ端末装
置（ＤＴＥ）とデータ接続装置（ＤＣＥ）との間をイン
ターフェースするボー１へを右する６つのチャンネルを
提供する。 ざらに２Ｘ２Ｍｂ／秒インターフェース従届ユニット９
Δが設置ノられ、２通りの動作を行なう。 すなわち、 （ａ）２ツのＭＵＸ／ＤＥＭＬＪＸ回路が独立に動作−
４−ル２　’ＲＭ　ＬＪ　Ｘ　モー　ト：　及（ｆ（ｂ
）ｆｆ５間スロット交換に関して削除及び挿入動ｆｌな
いしスパーモード動伯を行なう削除／　ｌｌｌｉ人又は
スパーＭＵＸモードである。 １’ｌ；ｒ　？？の［−トでは２つのＭＵＸ回路、　Ｍ
　ｕ　Ｘ△及びＭＬＪＸＢが使用され、これらはＭＵＸ
Δがさらに別の制ｔａｎｉ能を右り−る点を除き同等で
ある。 各々のＭ　ＬＪ　Ｘ回路は以下の機能を右する３１寸な
わら、 （ａ）３０デセンネル分の音声又はデータを多重化して
ＣＣｆｒＴ肋Ｃ１第Ｇ７３２号に従った複合２、０４８
Ｍ　ｂ　、／′秒ゲーク流れ（＋−１１）　Ｂ　３　）
を形成、及びこのデータ流れの反多！Ｅ化： （ｂ）任念の指定従属ユニットで必要な制御機能；（ｃ
）時間スロット及びチャンネル割当て；（ｄＨＩ！！の
同様なシステムへのテレメトリ−通信リンク： （ｅ）アラーム−［ニタ：及び （ｆ）両ＭＵＸをその２Ｍｂ／秒ボートにリデジタルツ
ーアプ［ｌグモードで試験でさるループバック殿能であ
る。 〆ｉ記２つのモードの後者では２つのバスハイウェイか
らの信号流れが結合されて単一の２０２Ｏ４８／秒デー
タ流れが形成され、そのデータ流れは２．０４８Ｍ　ｂ
　／秒インターフ１−スボーｉ・の一方にのみ供給され
る。ただし、その際は両ＭＵＸ回路共それらをイネーブ
ルしてそのボートに同期させる信号を受信していなけれ
ばならない。 本発明による橢冨は上記の如く様々な形の従属コーニッ
トが使え、またさらに別の形の従属ユニットも使えるこ
とがら）１常に柔軟に使用できることがわかる。かかる
ユニットの各々はパスアクヒスユニツ１−（ＢＡＵ）を
右し、ＢΔ（）には・−以上のバスインターフ１−ス装
置（ＢＩＤ）が協動づろ。 ［所望、］の従従属ユニットはアドレスバスとして釣用
する構成上のバスを介してそのアドレスを送ることによ
り選択され、このためラック中のユニットの（１７Ｆ１
は）１常に自由に選ぶことができるＪ、うになる。この
二Ｆニットの位置ｍｌＲ自山度１よ従来の装置で（よ１
７ることかできない。 第１図を再び参照するに、コニツ１−２は中間的処理は
能の例を承り。処理データは多１化及び伝送のためバス
中の別のハイウェイに戻される１、ただし、既に説明し
たように、ユニット２の改能は場合によってはユニット
１で行なうこともでさ・る。 以下、ユニット１を第２図の概略的ブ［Ｉツク系統図を
参（慰しながらより訂細に説明する、１また、フレーム
構造を示す第３図も説明に際して参照する。　この制御
ユニットは主どして以下の（１能を実行する。 （ａ）第２図に示Ｔ　Ｉ−Ｉ　Ｄ　Ｂ　３プロトコルを
使ったＰＣＭハイウェイ２０が接続される２、０４８Ｍ
ｂ／秒ボートの保持、及び双１ノ向へのデータ伝送、Ｈ
Ｄ　［３３の復８及び符８化、またフレーム及び複数フ
レームの削除及び挿入。このハイウェイはコニット前行
１部のソケットに接続される７５Ａ−−ム同軸ケーブル
あるいは１２０オー１１平衡形フイーグである１、場合
によっては制御ユニットはかかる高ビット速度※♀線を
２つ以上接続されてもよい。 （ｂｌマスククロック源として使われろ−１４の１２、
２８８Ｍ　ｌ−１ｚ水晶発振器よりのクロック信号への
装置の同期化。これらの水晶発振器はＰ　ＣＭデータ、
外部クロック源、あるいは目的の従属ユニットから抽出
された基準クロック信局に従属させられる（以下を参照
）。 （ｃ）フォールト情報の受信及び処理に基いたフォール
トアラームの発生及び全ユニットについてのフォールト
状態リポートの作成３．フォールト優先順位及びエラー
率しきい値はＲ３２３２リンクを介してマイクロプロセ
ッサ２２に接続されたＭＭＩ（マンマシンインターフェ
ース）２１により制御されて変化できる。 （ｄ）手持端末ないし回！２管理キーボードから入力さ
れたコマンド信号の解読及び実行による従属ユニット構
成の構成、音声入力及び出力利得の調整、フォールト優
先順位の設定、及び要求に結いたリポートのｆ１成。 制御ユニットは今の場合インテル８０８８であるマイク
ロプロセッサ２２を含み、このマイクロプロセッサはコ
アプロゲラ１１及び従属ユニット指定プログラムを右す
る。これらのプログラムはＲＯＭ。 ＲＡＭ及びＥｌ）ＲＯＭに記憶される。］コアプロゲラ
は割込みルーチン（特に「ハウスキーピング」医院用の
〉及びドライバーを含む制御冑理プログラム及び一般的
な制御ブ［−１グラム及びサービスルーチンを含む。従
属コニツ］・指定ブ［１グラムは各々特定の従属ユニッ
ト−これは同一の形のユニッ１〜のいくつかの変形を含
んでもよい一に専用される一連のしジュールを含む。ブ
［１グラムはそれが制御２０する各従属コニツ１〜につ
いての「カード形」シー１−ドを含む、１ソフトつ［ア
１．ｉ後でより計則に説明りる。 全てのユニットは従属ユニットも含めて２３（５２４で
示したＢＩＤなとのインターフェースＶｔ置を介してバ
ックプレーン上のプリント回線基板により形成されるハ
イウェイに接続される。後で説明するように、各々のＢ
ＩＤはバスアクセスユニット（Ｂ　Ａ　Ｕ　）の一部で
あり、いくつかのＢＡｔＪは一以上のＢＩＤを有するこ
とがある。バックプレーン上のハイウェイのより訂細な
説明は後で行なう。制御ユニットは４Ｍｂ／秒１３ＩＤ
を介して従属ユニットとの間でやりとりされる６４バイ
１−（時間スロット当り２つの）メツセージを送受信す
る、前記ＢＩＤと協動するＲＡＭバッファ２６゜２７を
含む制御ゲートアレー２５を右する。これらのメツセー
ジの伝送にはＣＩＮ（制御人力）ライン２８及びＡｓ（
アラームステータス）；／イン２９が使われる。送出さ
れるメツセージは制御ｌｅｔニットから制御入力バスラ
イン２８を杼山しＣ伝送され、また入来するメツセージ
はアラーム及びスタータスライン２９を経由して制器コ
ニツ１一に供給される。 上記のメツセージ中「、″ｉ間スロットＯ（’ｒｓｏ）
にある最初の２バイトはそれぞれユニットアドレス及び
メツセージタイプコードを指定する。、ソれに続くｎ間
スロットト−３１がメツセージを含む、３ユニツｌ〜ア
ドレスは［３ＩＤ番号の他にシ］ルノスロット番号（薇
緘的／ｌ：指定番号）を含む、１メツヒージは接続形成
要求とアラームスアータスと、アラーム優先順位と、管
理アクション訝求ど、パラメータ変更要求とが含まれる
。 イリ御ユニツ［・及び指定された従属：Ｌニラ１〜闇の
「シ１．ルフ内」通信の一部はバックプレーン上の回線
テレメ］〜リーバスＮＴを経て４ｋｂ／秒の速さで行な
われる。このバス線を第２図に点線３０で示す。後で説
明寸゛るように、ハイウＪイのいくつかを従属ユニツ１
−間通信に使うことしできる。 制１３ｔｌ　Ｘｌニットは前記の如くに取り出される４
Ｍ１１２マスタクロツク出力を右し、このり［１ツク出
力はシグプンリングハイウエイ３１の−であるバックプ
レーン従属ユニット同期ラインを介して任意の従属ユニ
ットに同期さゼることができる７、またこのクロック出
力はハイウェイ２０へ１８続されたポーＩ・が以信しＩ
ご）τ−タ中から抽出された２Ｍト１７り１″１ツクに
同期さ已ろことｂ、あるいは外部り【コック源に同期さ
せること乙できろ。同ＩＩりｆ−ｌツク信号は次いで２
つのバス線上を／ｌ　Ｍ　ｌ−Ｉ　Ｚり［コックとして
、及びまた他のバス線上をブレーン、同期信号として全
てのコニツ［・へ供給される。 本発明で使用するフレーム構造を第３図に示１ｊ。 この説明はｉ（Ｉとんど不要であろうが、だだ時間スロ
ット１６がシグナリング及びｌｉ　ｈフレームアライン
メントの両７７　ｋ：使われていることに）主意が必要
である。通常のフレームアラインメンｔ一は１１！Ｉ聞
スロツトＯにおいて偶数及びｔＩ数′フレームで異なっ
たピッ］−パターンを使用して行なわれる。他の注Ｑ寸
べぎ点はアラーム表示に特定のビットが使われること及
び子端ビットがデータチャンネルに使えることである。 ＰＣＭシステムで酋通行なわれているＪ：うに、時開ス
ロット０（ＴＳＯ）又は時間ス〔１ツト１６（ＴＳ１６
）を使ったシグナリング及び制御機能は複数フレーム的
な性質を有している。すなわちＴＳＯは奇数番フレーム
アラインメント及び偶数番フレームの他のジグブリング
機能に使われる。 また、１６フレームよりなる複数フレーム構成も可能で
、その場合フレームＯのＴＳ１６が複数フレームアライ
ンメントに使われ、その他のフレームのＴＳ１６がジグ
ブリング情報のために使われる。これはジグブリング動
作に関連して後稈訂細に説明する。 バス構成は第１図及び第２図に示したような（代品を１
１持する第４図のような煎器シ１ルフにおいてバックプ
レーン１０を形成する？ｉ！数のラインを担Ｉ５するプ
リンｉ〜回路球根である。図示のシェルフは第１図の一
のコア機能ユニット１（１ニツ［・２は別にして、ある
いはユニット２を含めて）及び第１図の多数の従属ユニ
ツ］〜３．４．５を保持する。これらのユニットはいず
れもプリント回路１、！板シートの形に形成されてａ３
す、ラック一に部及び下部の案内溝１１などにはめ込ま
れる。このよう（２上下の案内溝の月をカード受入れ用
ス［１ツトと称ケる。かかるカードはいずれも内側端に
マルチ・ウェイコネクタを右し、バックプレーン１０中
のス・１応するコネクタ（図示せず）の中に受入れられ
る。 バックプレーン１０上のコネクタはバックプレーン上の
プリント回路線に対してσ角に形成される。 バスハイウェイはバックプレーン１０１のプリント回路
１−ラックとして形成され、バックプレーンの長手方向
に延在しデータ、シグナリング、同期、電源及びその他
のためにカード間をＩ？ｉ続づる５゜これは後で説明す
る。これらのノノードはトラックに直角な」−記のコネ
クタ中に１１５人される。甲一のチャンネルコーデック
ス（ｃＯＤＥＣ８）システム中においてはノ「常に効率
的な使用ができるためバス構成に関する要求ｔユ比較的
簡単である５、その結果本機種による多重化及び反多・
Ｆ化１ま完全にｉジタルで実（１される１、既に説明し
たように、との従属ユニットムコ又【、１へ数の６４　
Ｋ　ｂ　７秒１１４間スロットを使える。これに２＝１
応したバックプレーン１０上のバスへのスロワ１〜の１
９１当Ｃ（，１コ）７煎能部（第１図）の多重化及び制
御１ＩＩ）、を阪１により制御さ゛れてｂ　！にわれろ
。）、１板１で（ユ現ｆｆ５　＋顕の割当て状況が不ｒ
１１？介メモリ中に記憶されている。まＩζ、一のも１
属ユニツトに２つ以上の時間ス［１ツトを割当てて多Φ
スｔ］ツ１−サービスを行なったり、あるいは一の従属
」ニラ１〜により？５２数の利用者にサービスを行なう
こともできる。時間スロットの割当てはバス構成の一部
を形成する一組のアドレスラインを経由しで伝送される
。 かかるＴ　Ｄ　Ｍシステムで通常行なわれているように
、１１５間スロット１６はチャンネル専用シグナリング
あるいは通常の６４トロビット７秒搬送り間スロットど
して使える。 この装置は元来光に説明したようにブリティッシコｉ−
レコムＴＥＰＩＥシェルフを念頭にＪｊいでシ２π１さ
れたｂのであるが、その場合はラックが符号１２で示す
ように左側（・延長される。この装置にはまた図示した
より間中な１９″シエル゛）を使うことらでき、その場
合はバックプレーンがやや短＜　４ｒる。 本発明別置の主な殿械的特取は、制御２１１コニツｌ〜
（コア機能８１１）及び従属ユニットとをＪＩｆ−する
バス構成が多数の平行な回路線を１０持する単一のプリ
ン１〜）１ｔ（灰であることである。幇（反はこれらの
回線にス・１して直角に形成されてカード（第４図に１
．１図示せＩ）内端に設けられたプラグインコネクタを
受入れるソケットを担持する。また必要に応じてシェル
フの尖側をアクセスできる別のバックプレーン１３を設
けることらできる。このバックプレーンはバス構成のプ
リント回路す板カードの背後に平行に取（＝１けられ、
バス構成への接続を行なうための手段を与える。 様々な制御ユニットの部分（制御ユニットが一以上の部
分から成っている場合）及び従属ユニットを担持してい
るプリン１−回ｉ’ｔｕｉｔ板はその外端に「外部」と
の接続部を右する。これらの接続部は従属ユニットの場
合だと幹線との接続部や様／／な加入者ＦＡ　’Ｊどと
の接続部である。これらのカードの外端にはまた試験目
的でこれらの基板上の回路をアクヒスする手段をさらに
設【ノることができる。 敗に説明したように、従属ユニットによって与えられる
インターフェースには例えば音声専用とか、シグナリン
グデータと組合わされた音声など多数のオプションを含
ま已ることができる。さらに従属コーニットはコア機能
ユニット中の不揮発ＲＡＭによりプログラムできるなと
の多数のオプションを右することができる。従属ユニッ
トと組合わせて使われる関連機種には回線終端コニツ１
−や、例えば加入者１器なとのアクセスなど遠隔アクビ
スを行なう終端駆動ユニツｉ・が含まれる。 以ト説明した機器は一般的に使用されている７ラーノ、
システムと両立でき、全てのコニツ］・がバス構成に８
ピツ１〜ワードの形で個々のアラームについＣの情報を
供給する。これによりコア機能部の多重化及び制御部分
１はアラーム情報の処理が可能になりこれを別の多千化
構成へ送ることがでいる、。 一の実施例のバスｔＡｉ成で使われるラインは以下の通
りである。 （ａ）　／Ｉ　Ｍ　ｔ−１ｔり［１ツク　ＣＫ　は主シ
ステムクロックを形成する４０９６ｋｆ（ｚの方形波（
ｃＫ十及びＧＫ−）を搬送する。これらの信号を搬送す
る１〜ラツク端にはリンギング及び反射を最少化するだ
めの特性インピーダンスが設けられる。 （ｂ）−１一はフレーｔ１速度であ る８ｋＨｚでくりかえされる２４４ｎｓのパルスである
。このパルスの立下り端はフレームの終端と、ずなわら
時間スロット３１の終り及び１１７間スロット０の始Ｊ
、りど（正規には）一致するようになっている。 （ｃ）回線プレメトリー　Ｎ　　は回線管理に使用され
、その際メツセージの送り先が送られたメツセージより
検出できる。これは「オーブンコレクタ」、アクティブ
ロー、二方向ラインであ・ノて４キロビット／秒のデー
タを伝送する。メツセージの実際のあて先はその内容に
よって決定される。。 （ｄ）征」五面ＩＬＬ［二旦」一は指定されたバスアク
セスユニツｈ（ＢＡＵ）より供給されてマスタークロッ
クを位相ロックする２０４８　ｋｌｌｚの方形波である
。 （ｅ）　Ｌ　　　　　　　　　は」アは陥部コニツ１−
１〜２からの４０９６ｋ　ｂ　／抄部列制御ラインであ
る、。 メツセージには開始ビット、７ビットより＜？る物理的
アドレス、メツセージタイプビット及び４０９６ビツ１
−までの残りビットが含まれる１、メツセージはこのラ
イン上を必要に応じてコア機能部等の動ｆ］によって断
続的に送られ、またメツセージが存白していない場合は
ラインは「ハイ１状憇に用土げられる。 け）アラ−１＼７び監　　　、　ラインはＢ△（Ｊから
、制御コニット１〜２の′ｉ１間要求に対応して４０９
０Ｋ　ｂ　／秒の一連のメツセージを送る。かかるメッ
セージの最初の１２８ビットは競合解決のために用いら
れ（ＬＡＮでなされていると同様に）、次の２バイトが
基板の位置と形式を判定し、続く３６８ビットがメツセ
ージを搬送する。 （ｑ）−一タハイ　ニＬ　　　　　一は２０４８ｋｂ／
秒の情報を伝送し、これらの情報は仝てＦＳに３４シて
フレーム同期されており、各８ピツ１へよりなる３２の
ス［１ツ１一を有する。これらのハイウ［イは次のよう
に使用される。。 （ｉ）　　ＤＩ−１１△が二】アは能ユニット中の十２
Ｍｂ／秒ボートにＪ５いて受信した３２Ｘ６／Ｉｋｂ／
秒の信シシを伝送。 （ｉｉ）　　Ｄ　ＩＩ　１　ＢがＤｌ」１△」二のフ゛
−夕ど共（こ・妥仏された一ｆｗンネルー協１４カシグ
プリングをｆｌｔ送１゜（ｉｉｉ）　Ｄ　１１２△及び
トＩＤ２８はＢΔ（）から」二２Ｍｂ／秒ボートを通っ
て送信されるデータ及びシダプリングを伝送。 （ｖｉ）　　Ｄ　Ｉｔ　３△及びＤ　Ｉ−１３Ｂ、また
Ｄ１１４△及びＤ　Ｈ４ＢはデータをＢ　Ａ　Ｕ、６／
Ｉｋｂ／秒デーク用のΔハイウェイ及びＢハイウェイ、
及び協動するシグナリングチャンネルとの間を伝送Ｊろ
、６より複雑なシステムで必要になる他のハイウェイに
Ｄ１１１〜ＤＩ−１４，Ａ及びＢに類似したＤ　＋−１
５〜Ｄ１４８、Ａ及びＢ、及びヂ１１ンネル協四ｊシグ
ナリングを行なわないＤ　＋−１９〜ＤＨ１６がある。 。 これらのデータハイウェイ

【ま一のプラグイン−ユニッ
トと他のプラグインユニツｉ〜との間で１５報通信を行
なう三状態ハイウェイである。これらのハイウェイはい
ずれもＦＳにＪ：ってフレーム同期されており、またい
ずれも３２の時間スロットを有する。ここで「データハ
イウェイ」なる語は甲に総称的なものであり、データト
ラヒックしか１０持しないという意味ではない。各デー
タハイウェイは２０４８又は４０’１（ｉｋ　ｂ　／秒
のデータをそれぞれ時間スロット当り８又は１６ビツ１
〜ＣＶ送づる。 以下、上記の様々なハイウェイ上のメツセージフォーマ
ツ１〜を考察する。 ＣＩＮメツセージは右動メツセージの開始を意味するべ
く常にゼロにセットされているスター１−ビットと、物
理的な位置決めビット△ＤＯ〜ΔＤ６と、メツセージ形
式ビット〜＋ＴＯ−・ＭＴ７と、メツセージとよりなっ
ている。 ビットへＤＯ〜ＡＤ６はＢ１［〕の位π°７を決定し、
従ってメツピーシが向１ノられている適当イｉ”Ｐクセ
スコニツ１〜の位置を求める。その際ピッ（・△Ｄ２〜
ΔＤ６はシェルフ上の従属ユニットの位置を決定し、ま
たΔ１〕０とΔ１〕１と（，１従属コニツト阜板上のバ
スｊ′り廿スコニットを指定する１、従属二にットＦ、
を板はかかるアクセスユニットを一以上有することがで
きるのに注意せよ。 ビットＭＴＯ−ＭＴ７は残りのメツセージ中に含まれる
データ及び△Ｓラインを介して制■コニットへ戻されね
ばならない情報の形式を指定する１゜△Ｓメツセージに
は４つの主要要素、すむわら競合解決、位置決め（ＰΔ
Ｏ〜ＰΔ６）、リードバックバイト（ＲＢＯ−ＲＢ７）
、及びメツセージが含まれる。 まず競合関係の解決から考えるに、ΔＳラインｔま一の
聞いた制御回路により駆動され、メツし−ジを搬送して
いない場合（ユ通常ハイになっている。 潜通は従属ユニットにおいてＣＩＮメツピーシに応じて
ΔＳメツセージが形成され、フレーム中にＣＩＮメツセ
ージにすぐ引続いてあられれる。そこで１つのフレー１
１について１つじかへＳメツピーシは形成されない。し
かし、ある）Φの？ラームはコントローラにより速い［
管理］応答かレボされるので、これについて（まΔＳメ
ツセージが自動的に形成される３、かかるメツセージを
発ｉ１；ＪろＢＩＤはフレームの始まりから数えて位置
高８（こ対１：ｉ５りるごット位置にＵ口を代入する。 これ【よ他のユニットによっても認識されて、その結果
それらの△Ｓメツセージ（ま抑止されろ。これにより、
振りに同「１に２つ以上の「管理△Ｓ１要求があ・）て
しシェルフ十の位置に従−）で（Ｊ］先順位が：’、１
１　”４５　ｒられるため競合が解）大される。 次のパイ１〜、ＰＡＯ〜Ｐ△６はＣＩＮメツセージのア
ドレスノｒ−ルドに対応した、固定シ［ル２及びボード
配線より々出される位誦情報を含む。 リードバックバイト、ＲＢＯ−１１［３７はユニットの
形ｉ（を判定する。これＣ７１他のＦ、！ｉ接リすドバ
ックバイトのイｊ無をあられ重台リードバックバイ］へ
の最１・位ビットを使用することににす２又ｔ、１３バ
イト３Ｌ艮できる。この最下位ビットは１であれば他の
リードバックバイトが続くことを意味し、ＯであＰＩば
かがるバイトが続くことはないのを意味りろ。ＲＢＯが
最初に送られる。 残りの３６８ビット、あるいはリードバックバイ１〜が
拡張された場合はＪζつ少なくなる残りのビットはＣＩ
ＮメッヒージにＪ、り要求され／＝　）、アータス又は
アラーム情報を含むメツピーシについて使用可能である
。 以下データハイウェイＤ）〜１ｌ−Ｄ）１１６（全て１
６を使用する場合）について説明する。これらは例えば
Ｄ１１１Δ、ＤＨ１Ｂ、　ＤＩ−＋　２△及びＤ　１１
２　［３の如く４組にまとめられ、各々のかかる紺はデ
ータ又はＰＣＭ音声だめの全２重路を形成する一対の一
方向性データライン（、Ｄ　Ｈ１△。 Ｄ　Ｉ−＋　２Δ）及び一方向性シグナリングラインの
同様な対（ＤＨＩＢ、ＤＨ２Ｂ＞より形成される。 シグナリングはチャンネルに（＝Ｊ随したあるいは専用
のジグプリング／管狸機能であっても、あるいはパケッ
ト化データであってもよい。 全てのハイウェイ【１制御コニツトで終り、また制０１
１１ニットで終らないようなハイウェイは従属ユニット
間でのデータ転送に使用することができる。　第５図の
コア機能ユニット１の多重化７／制御部分は２Ｍｂ／秒
の主ボートを右し、インターフェース１００と、ビット
フレームアラインメンＩ〜構成１０１と、保守信号のバ
ッファ及び処理（１０２゜１０３）と、リイクリックリ
ダンダンシーヂエツクコニット　１０４（必要に応じて
）と、様々なり準イ３号に対して同期できる主り［ｊツ
ク１０５と、本実施例ではインミル８０８８マイクロコ
ンピユータであるＲ　Ａ　Ｍ　、　ＲＯＭ　（ｉ’　［
５工／ｊ　ｆＲＭ制御ｆｌｌ装置１０Ｇ＋！：ヲ１ｇＭ
えている。装胃１０６はシステムを制罪し監？ｌｌする
１゜上記の２Ｍｂ／秒インターフＩ−ス１００は基板１
１ａ而に幹線が接続されている。インターフェース１０
０は受信側にタイミング油出、ＨＤＢ３ラインコード復
号、及びフレーム及び多１Ｆル−１１分解機能を含む。 送信側にはフレーｌ）及び多重フレーム生成及びＨＤ　
Ｄ　３復号イ１との上記に対して相捕的なは能が含まれ
る。送１．１フレーム発１−器はシステムクロック又は
抽出されたクロックに３，１１．て同期できねばイｒら
ない□、また様々なフォールト状り、房にり・１して検
出器が必要で、また様々な信号発生ニド：ｂ必酋である
。インターフェースは必要ならばＣＲＣ（土う−チェッ
ク）ビットを与えることもできる。 予備ビット（第３図参照）から選択された４つの予備ビ
ットの任意の一は４ｋｂ／秒回線管理チャンネルとして
使用することができる。 制御装置は以下の機能を実行する。 （ａ）［３ＡＵの［３１Ｄの動作パラメータを記憶。 （ｂ）必要に応じてＢＡＵの動作パラメータをＣＩＮメ
ッージどしてＣＩＮライン上を伝送。 （ｃ）ＢＡＵからΔＳラインを介してアラーム及び監視
（Ａｓ）応答を受信して解読。 （ｄ）従属ユニットの利用者ボートと通信して動作パラ
メータを設定しアラーム診断過稈を実行する。 （ｃ）　ｒＡ明した多数のシステムのため（こ動作づる
回線管理ユニッ１−と４ｋｂ／秒チャンネル又は利用者
ボー１へを介して通信づる。 （［）ローカルアラームインターフ゛Ｌ−スを形成１−
る。 （９）機器の状態如何で必要になる用途別の管理作用を
実行する。 主２０４８ｋｔ）／秒ボートはＣＭ　ＯＳラインインク
−フェースＵ　ＬΔにより駆動される半特注アブ［１グ
装置であるバイボーラインターフ１−ス回路に変ｆｆｓ
結合される。このインターフ１−ス回路１−Ｉ　Ｄ　Ｂ
　３符ｊＴｊ化及Ｇ＜　ｌｉ　′；＝Ｊ化、フレーｌＸ
／）成及ヒアラインメン１〜、及ヒＣＣＩ　ＴＴＶＪＪ
’ｃ！＋Ｇ　７３２ＬｎＫｌ）た通常のアラーム及び監
視情報の１成及び抽出を行なう。またザイクリックリグ
ンダンシーチェックＵ　ＬΔ　１０４を追加するための
１７４成が設けられでおり、これはＣＣＩＴＴ　　Ｇ７
ｏａ肋告の動作を行なう。これによりモニタが改善され
低いエラー率が得られるようになるが、これは装置利用
者が全ての２０４８ｋｂ／秒スイッチボートについてＣ
ＲＣを標準化した場合にのみ使われる。アラインメント
バッファ１０１はバックプレーン上を送受信されるデー
タ流れの同期を実行する。ｆｆ５間的に近接した！ＦＪ
＋作ではアラインメントバッファ　１０１は制御された
スリップを行なうことができまたバスインターフェース
装置１０３に制御されて時開スロット入れ換え（ＴＳＩ
）を行なうことも可能である１゜クロック１０５の主発
振窓は入来信号、外部Ｖ準信号、あるいは回期信号にヌ
・１し、指定されｌこソースからのバスを介して位相ロ
ックでさ、ＧＫ及びＡｓ出力を出力する。 バスインクーフ【−ス装置１０３はｎ　Ｚ中の他のユニ
ットに対しても同様であるが２０１１８ｋ　ｂ　／秒イ
ンターフェースどして作用する。すイＴわら、制御装；
１夕をラインＣＩＮ及びＡｓを介してインターフェース
する。装置１０３は制御装置１０９からの命令に従って
ストローブとＴＳｆを光り−する。この装置１０３は２
０１１８ｋｂ／秒ボートに関するアラ−１＼及びＨ′Ｐ
Ａ（Ａｓ）メツセージをアセンブルｔＪＪる。 制御装置１０９はＲＡＭ、ＥＰＲＯＭ及びＮＶＲＡＭを
右し４Ｍ　Ｈｚで動４するインテル８０８８マイクロプ
ロセツサを使用して以下のぼ能を行なう。 （ａ）システム状態情報を更新してＮＶＲＡＭ（不揮発
ＲＡＭ）中に記憶。 （ｂ）状態情報のコンパイル及びそのバックプレーンバ
ス上のＣＩＮ直列制御ラインを介した従属ユニットへ転
送及び従属ユニットへの時間スロットの割当て。制御装
置１０９はＣＩＮＲΔＭ１１０を有することに注意。 （ｃｌ直列Ａｓラインを介した従属ユニットからのアラ
ーム及び状態リポートの受信及び解読。 ＡＳ　　ＲＡＭ　１１１が制Ｏ１ｌ装置１０９と協＠す
ルコトに注意。 （ｄ）０列制御ボートを介した端末、ネットワークマネ
ージャーないし運転センターとのインターフェース。 （ｅ）ＴＳＯの予備ビットを使用した、遠隔データ供給
及びモニタリング用の別チャンネルの形成。 （［）通常の［１−カル局アラーム用の並列アラームバ
スの紺持。 マイクロブロセッリ　１０６は高レベル機能にのみ関与
し、低レベルのインターフェース殿能はハードウェア中
でなされる。アドレス復号はＵΔＲ［、スタブツクＲＡ
Ｍ、ＥＰＲＯＭ、ＮＶＲＡＭ、制り１１装４ゲートアレ
ー、アラーム１１０ラツプ及び「範囲を外れた」信号の
メＬりンツビングを与える２に×８バイポーラＦＲＯＭ
１１３により実行される。 ＣＩＮ及び△Ｓラインはいずれもシステムクロックと向
１＋１１　して４０’１６ｋ　ｂ　／秒の速１ｑで動作
し、情報フィールドがシステムフレーム構造で規定され
ているメツセージを搬送する。 ＭＵＡＲＴ　１０７に接続されている制御ボートは端末
からの多重化器への一連の非同期アクゼスを実行する。 この０１作は保守要員がアラームシスデムに呼掛けて診
断動作を実行するのに使われる。 ＬＥＤを使用してなされる［電源故障］及び「プロセッ
サ故障」以外の全ての状態表示はこのボートを介してな
される。 第２図の回線テレメトリ−バス線ＮＴはＵＡＲＴ１０８
に接続され、４ｋｂ／Ｓデータリンクに簀価なデータリ
ンクを他のネットワークボーｉ・へ延在させる（例えば
削除及び挿入モードで使用した場合）。 アラーム１１ラツプ１１２はシ１ルノ端の表示ユニット
へアラーム情報を送る。この表示：ユニットはまた「レ
シービングアテンシ〕ン、１スイッチをも右する。この
ラッチ１１２はまた隣りの多小化器の如き外部マルヂブ
レクリからアラーム（に１号を受取ることもできる。 制御装置１０９のラフ１ヘウ１７は６つのアプリケーシ
ョンタスクに分類される。これらは□□□先順位の順に
、 （ｉ）　　フ４−ルト回復のための［フォール］・処理
タスク」　； （ｉｉ）　　制御ボートを介してメツセージをやりとり
するｒＭＭ　Ｉ伝送タスク」； （ｉｉｉ）同じことを王ＳＯリンクについて行なう「リ
ンク伝送タスク」　： （ｉｖ）　　両方のソースから受信したメツセージを扱
いまたパラメータス１−ア中のデータをもアクセスする
［受信タスクに （ｖ）　　手妨喘末が接続された場合にのみ使われ文章
を表示しゴした押されたキーを読取る［メニュータスク
Ｊ：及び （ｖｉ）　　アラームインターフェースを制御する「ア
ラームハンドラータスク］である；管理装置はタスクを
走査してアクティブフラグを探し、とのタスクを実行ザ
ベぎかを優先順位に基いて決定する、。 システムバックグラウンドタスクは他のタスクがなされ
ていない場合に０負される。このタスクはシェルフ試験
機ｔｉＬ（ＥＰＲＯＭチェック、ＲＡＭブ１ツクなど）
を実行する。このタスクではまた各々の従属ユニットを
順次ポーリングすることにより現０１点のアラームリス
トを維持し、その過程でパラメータを更新する。ＮＶＲ
ＡＭの内容はバイト毎にＲＡＭイメージと比較され、変
更は１ｑ込み持ち行列に入れられる。 第６図へ・第１０図は前記０録商標名ＰＤＭＸ、すなわ
ち主デジタルマルチプレク４ノが実際に使われる際の構
成を示す。 第６図は２つの２Ｍｂ／秒ライン間に接続された一つの
ＰＤＭＸ装δを使った標準的な削除／挿入構成を示す。 第７図は分散多生化構成中に実際上直列に接続された３
つのＰＤＭＸ装置を示す。 第８図はいわゆる１０チャンネル分散ネットワークであ
る。ここではデジタルスイッチ５０％ずなわちデジタル
交換様が２Ｍｂ／秒幹線を介して第１のＰＤＭＸ装釣５
１に接続される。その結果７０４ｋｂ／秒ラインを介し
てライン終端ユニット５２がアクセスできるようになる
。このライン終端ユニット５２は他の２Ｍｂ／秒ライン
を介してデジタルＰΔＢ×５３へ接続されている。他の
７０４ｋｂ／秒ラインはＰＤＭＸ装置５１による他のＰ
ＤＭＸＢ置５４装アクセスを可能にし、このＰＤＭＸ装
置５４はデータ及びＶＦ出力部としで闘能づる。さらに
別の７０４ｋｂ／秒ラインがアナログＰＡＢＸ５６をア
クセスするＰＤＭＸ装置５５をアクセスザる。 第９図はデジタル交差接続構成を示づが、この場合２つ
のＰＤＭＸ装どが図示の如り１８続されている。 第１０図はデータ拡張及び遠隔アクゼス構成を示す。こ
こではＰ　ｌ）　Ｍ　Ｘ装置７０からスプリッタ１１η
成７１へ到る一肝の６４ｋｂ／秒ラインが設【ノられて
多数のインターフェースをアクセスする。 また他の６４ｋｂ／ｓラインによってＰＤＭＸ０ＭＸ装
置７０された設呂１処理多重化２Ｓ７２が設【プられて
様々なインターフェースをアクセスする。 またＰＤＭＸ装置７０から出る２線式又は４線式ワイヤ
ラインは回線Ｉｎｋユニット７３をアクセスする。この
ユニット７３の反対側からはＶ３５４８ｋｂ／秒ライン
が出ている。 上記ＰＤＭＸ装首は装置用途を有してもよい。 また本発明機器はそのブロック系統図において出願人に
よる０録商標ＰＤＭＸを使用するように設、７１されて
いることに注ふが必要である。 以下、シグナリングを簡１ｐに説明する、。 ジグシリングは高ビット速度幹線からチャンネル青用シ
グナリングの形であるいは例えばｈ間スロッ］・１６番
（ＴＳ１６）を使った共通チトンネルシグナリングの形
で供給される。いずれの場合でもジグプリング処理は場
合によって（ま制御装置以外に他の７．を板を加えて使
ってｂよいがシダプリング情報をシステムクロックによ
り制御されて抽出する。この情報は次いで装置内での使
用に適したフォーマットに変換され、適当な従属ユニツ
１−へ送られる情報に時間スロワ１〜を割当てるなとの
動ｎの制御に使用される。 このように、制御装置はそのメモリ内容からとの低ビッ
ト速度ハイウ１イを（そのほとんどは加入名につながっ
ているが）１♂定の目的地への入来叶に使用寸べきかを
「知って」いる。そこで制御装置は本伝送機慕内におい
て使用される時間スロットのうち使用可能な時間スロッ
トを選択してその時間スロットに呼を割当てる３、そこ
で制御装置はバス構成上のデータハイウェイの一を介し
て呼を処理ずべき目的地の従属ユニットに接続される。 既に説明したように、これらの目的地及びその従属ユニ
ットの位置についての詳細はメモリ中に記憶されている
ため従属ユニットを取付ける物理的な位置は非常に柔軟
に選べる。 呼を特定の目的地につなぐには制御装置及びシグナリン
グ装置がいっしょになって従属ユニットのアドレス及び
ぞのユニットの適当なハイウェイを選択する。このアド
レスは次いでバス構成上のシグナリングハイウェイ十を
伝送されて全ての従属二１ニットに１捉ＵｔＩされる。 これらのユニツ１一の各々は白身のアドレスに応答する
インターフェース装置（［３１０）を右する。そこでそ
のアドレスを含む１セツトアツプ」メットーンに対して
適当な従属ユニットのＢＩＤが応答し、このメットーン
のうらその従属ユニット上の低ビットｍＵハイウェイを
指定するメツセージ部分がそのハイウェイをイネーブル
する。これらの応答の結果、２０４８ｋｂ／秒幹線上の
ビット流れのうちの呼に対応する部分が所望の低ビット
速度ハイウェイへ分岐する。 低ビット速度ハイウェイ上に生じた呼に３＝Ｉ　しては
従属ユニットが制御装置に対してこの呼が存在している
ことを知らせる。これに応じて制御装置は幹線上の空い
ている時間スロワｌ一を選択し、これにより幹線で呼が
生じた揚台の接続とやや似通った方法で接続がセットア
ツプされる。 シグナリング構成には使用中とかあるいはその他の信号
を必要に応じて出力する構成が設けられる。さらに、既
に説明したように、ユニット１及び２の機能は場合によ
っては一つの］ニットに統合されてもよい。 トーンプロセッサは制御機能を行なう際ジグシリングプ
ロセッサ及びＭＬＩＸ／制御基板の双方と協動する。第
１１図よりわかるように、トーンプロセッサはＴＳ１６
ヂヤンネル専用シグナリングを扱えないＰＤＭＸ装置間
装置間的なスイッを介して通されるチャンネル及びその
古川シグナリングをイネーブルする。このプロセッサは
３０までのチャンネルに作用する一つの回路よりなり、
ぞのは能は以下説明する通りである。 この回路ｔ、ｔ　Ａ則により符号ｆ」された音声信号の
中間的プロセッサでありシグナリングプロセッサ２と関
連して動作する。回路は様々な従属装置、例えばマグネ
ト、アースコーリング、ループコーリング及びＥ＆Ｍな
どで使われるシグナリングシステムのシグナリングプロ
セッサとの間でやりとりされるシグナリングを変換する
１、シップリングプロトコルはジグシリングプロセッサ
によって決定される。 トーンプロセッサは単一周波数トーン及びデジタル信号
処理回路を使用し、この処理回路はまた３０ヂヤンネル
までの符号化帯域内信号の検出及び発生のためのタイム
シェアハードウェアを備えている。このトーンプロセッ
サは同時に一方向及び反対方向への信号を通過させるこ
とができる。 以下説明するようにこれはシグナリングプロセッサと密
接に関連して動作する。 ハードウェアは第１図のＭ　Ｕ　Ｘ　ａ、＋制御装置１
がらのメツセージによりユニット毎に選択される周波数
範囲及びレベルを支持することがでさる１゜送信方向に
おいては回路は利用石側従属装置から符号化音声信号及
びシグナリングプロセッサから音声信号に伴なうシグナ
リングを供給される。 これらはＭＵＸ制御装置装置られる。ジグブリングは帯
域内符丹化信８に′り換される（第１１図）。 受信方向においては回路はＭ　ＬＪ　Ｘ制御装：ご１か
ら帯域内シグナリングを伴なう符号化＆重信５〕を受信
する。符号化音声ｆ、】呂は刊用省側従属装置に送られ
またこれに伴なう７Ｊｇ化ジグブリングは変換されてシ
グナリングプロセッサへ送られる。 第１１図を参照するに、利用者３１２は利用者側従属装
置３１３に両方向通信が１可能なように接続されている
。従属Ｋｒ３１３４ま１・−ンプ［］セッリ３１５（第
１図中６）及び制ｆｉｌｌユニット３１６（第１図中１
）ど協働するシグナリングプロセッサ３１４（第１図中
２）へ符号化ジグブリングで接続されている。８１本的
な動作は１・−ンプ［１セツサが適当に刺激された場合
必要な１・−ン信号を発生し、これを適当ｈｈ間ススロ
ットバス構成に供給することである。これはまた受信ト
ーンをも検出する。 １〜−ンプロセッサ３１５はシグナリングブＤｔツリ　
３１４及び／又は制御ユニット３１６によって刺激され
てトーンを発１し、また検出動作の６１；果をこれら２
つのユニットに供給する。システム中で使われる帯域内
ジグブリングの場合と同様符号化音声トーンブロセツリ
　３１５を介して送られる。 そこでこれらのプロセッサはバス構成から供給されたデ
ータ（ここではデータなる語の意味を拡張して使う）に
応じてその動ｆｌ結果をバス構成に戻す動ｆ１をザる。 このにうに、トーンはｆｆ１ｌＪ百すると利用者側従属
装置３１３からバス構成へ送られ、バス構成からト−ン
プ［１セツサ３１５によって検出される。トーンブロセ
ッリは必要に応じて検出結果をバス構成を介してＭ　Ｕ
　Ｘ制御装置３１６又はシダプリングプロセッサ３１４
、あるいはその双方に送る。同様に、トーンブロセッリ
　３１５はイ５号ブ［Ｊセッサ３１４又はＭ　Ｕ　Ｘ　
１ｉＩｌ　１２１１装首３１６又はその双方から命令を
与えられて適当なトーンを発生ずる。 バス構成中のラインはＰＣＭ符号化音声、制御ユニット
１と他のユニット間のジグブリング、クロック及び回線
テレメトリ一のためのラインを合む。その最後のライン
はバス構成中の特殊なラインであるＮＴラインを使用す
る。そのＮＴラインは回線管理メツセージを扱う。この
バスを介して送られるメツセージは送られたメツセージ
中に宛先を右しており、その宛先はメツセージが検出さ
れる。 １ヘーンブロセツリの動作は記憶されているソフトウェ
アにより制御されてなされる。このため本発明装置のハ
ードウェア面については、ｉＴ柵な説明はしない。トー
ンブ０セッサは多数の規定された状態をとることができ
るため事実上右限状態マシンであり、状態のいくつかで
は「外界、１がらの刺激を受（プ、またいくつかの状態
では１外界］に向けて送イエをづる。トーンブ［■けツ
リーは供給される様々な刺激（、一応じて桟々な状態の
間で切換えられる。例えばトーンブ［コセッリに１１望
の加入者線への電話接続がヒットアッｌされたごとが報
告されるど１〜−ンブロセッ４ｔはメ［り中の情報に基
いてそれがとのラインであるかをチェックする。その結
果、１・−ンブ［ルッリはソフトウェアの制御を受けて
発「ｆ名へ送るべさ呼出８の１質及び呼んでいるライン
へ送るべさ゛信号を決定する１、叶ばれた加入石が応答
すると応答をあられケ信号が従属１１ニット１．Ｉ板の
−及びバス上の適当イ家ハイウェイを介して１・−ンプ
［１セツサ球仮へ送り返され、トーンブ［ルッリはＯｆ
出、ｔｙ；　ｚを生じ電流を切る、。 当業者の「ソフトウェア工学」に関する知識水準が相当
のものであることを考えるとトーンブロセッリについて
のこれ以上のより詳細な情報は不要であると考えられる
。 以下、様々なハイウェイ上のメツセージフォーマットに
ついて説明する。これは一般的なシグナリング動作中の
非常にΦ要４１部分である。 制御２１１ラインＣＩＮは第１図に示すバス構成、Ｌの
トラックの−であり、ＣＩＮ上のメツセージはげ口にセ
ラ１−されてろ効なメッセージの開始をあられ寸聞始ビ
ットと、シェルフ上の所望の従属」ニットの位置及び従
属コニツ１一基板上のバスアクセスユニットの位置をあ
られづ物理的位置指定ビット△Ｄｏ−ＡＤ６とよりなる
。これらの後に残りのメツセージ中に含まれるデータの
種類及びＡＳラインを介して制御コニッ１−へ戻される
情（・１１の慴質をあられすビットＭ　Ｔ　Ｏ−Ｍ第７
が続り９゜ΔＳライン上を逆方向に送られるＡｓメツセ
ージは４つの主要要ん、１ｈわら競ＯＦＫ消１位％％’
／決め（ＰＡＯ〜ＰΔ６）、リードバックバイ１−（Ｒ
ｒ３０−・ＲＢ７）、及びメツセージを含む。 競合解消のｌＪめΔＳライン（，１メツセージを運／υ
でいない場合は通常ハイに設定される。通常、ＣＩＮメ
ッセージに応じて従属コニツ１〜において△Ｓメッセー
ジが形成される。、ソこで１フレーム中には１つのΔＳ
メツセージしか形成されない。 しかし、いくつかのアラームは制１２１１装置の迅速な
「管理上の」応答を必要どし、このためには△Ｓメツセ
ージが自発的に形成される。かかるメツセージを発生ず
るユニットはげ口をその位首番号に対応するビット位置
に代入する。これが他のユニットで認識されるとそのΔ
Ｓメツセージは抑制され、これにより競合が解消する。 これは同ｎｌに「管理ＡＳ＋についての要求があった場
合優先順位がシＩルフ上の位置によって与えられるから
である。 次のバイトであるＰΔＯ−ＰΔ６は固定されたシェルフ
及び配線ボードより１９られた、ＣＩＮメツセージのア
ドレスフィールドに対応した位置情報を含んでいる。 リードバックバイト「で１３０−ＲＩ３７はユニットの
種類を決定づる。このバイ］一は他の隣接リードバック
バイ１一の右ｊＨＢ４をあられすべく各リードバックバ
イ１〜の最後のビットを使用することによりもう２〜３
バイト拡張することもできる。この最後のビットは１の
場合他のリードバックバイトが続いていることをあられ
し、Ｏならばかかるバイトは続いていないことをあられ
す。ＲＢＯがまｆ送られる。 残りの３６８ビット、あるいはリードバックバイ１〜が
拡張された場合はそれよりも少なくなる残りのビットは
メツセージのために使用され、ＣｒＮメツ廿−ジによる
要求に従って状態又はアラーム情報を含む。 次に、シグナリング処理動作をヂャンネル専用シグナリ
ング、あるいは例えば時間スロット１６番（ＴＳ１６）
を使用した共通チャンネルシグナリングについて説明す
る。いずれのシグナリング処理の場合とも基板２あるい
は第１１図のユニット３１４を使用し、システムクロッ
クに制御されでシグナリング情報を抽出している。これ
は二方向の、状態に依存した変換をチャンネルと協働す
るＰＣＭシグナリング符号と様々なシグプ゛リングイン
ターフェースユニットとの間で行なう。串一のユニット
が３０のチャンネルの全てを処理できる。 このように、シグナリングプロセッサもまた有限状態マ
シンである。 以板２はそのソフトウェアメモリ中に多数の異なった９
換アルゴリズムを右し、これらのいずれもがＭＵＸ／制
御装置基板により制御されて任意の時間ス［１ツトに割
当てることができる。 以下の説明かられかるように、シグナリング構成にはい
くつかの小要な側面がある。これらは以下の通りである
。すなわら、 （ａ）ループ及びアースコーリング機能なとのインター
フェース様能の論理形機能からの分Ｎ１．．これらのは
能の組はいずれもソフトウェアによりプログラム可能で
ある。 （ｂ）ジグブリング処理機能は右限状態マシンにより実
行される。上記のようにこれはトーンプロセッサについ
てもあてはまる。 （ｃ）シグナリング構成はＳＤＬで出かれたシグナリン
グ構成能を状態マシンでの使用のためＰＲＯＭ（プログ
ラム可能読込専用メモリ）ハードウェア中に直接に変換
する（人聞の介入を最小にした）ソフトウェア補助動作
を実行する。 ＳＤＬは仕様記述言語であり、遠隔通信においてジグシ
リングシステムを規定するのに使われるＣＣＩ　ＴＴ勧
告による形式規定技術である。これはフローダイアグラ
ムの形式化されたバージョンである。 シグナリングプロセッサ基板は以）の機能を実行する： ａ、　△、Ｂ、Ｃ及びＤビットよりなる入来ＰＣＭシグ
ナリングデータを３２の時間スロットに対してバッファ
する。これはＴＳ１６において８ビットワードを使用し
、これにより４つのビットＡ。 Ｂ、Ｃ，Ｄの各々について２つのブロックが与えられる
ａ場合によってはかかるブロックの一つしか使われない
こともある。 ｂ、　入来ラインシグナリングデータ（１６ビット／チ
ヤンネル）を３２のｆ↑・ンネルについてバッファする
。 Ｃ０人入来ＣＭ及びラインシグナリングデータを使って
設定アルゴリズムに従って送出ＰＣＭ及びラインシグナ
リングデータを形成する。ジグシリングプロセッサのメ
モリ中の多数のアルゴリズムが使用でき、ＭＵＸ／制御
装首！装置４Ｆ１及び入来シグナリング情報による制御
に」：りそのいずれもがｆｆ意の時間スロットに割当て
でさる。 シグノ四ングブロセツリはソフトウェアによりん制御さ
れて２ミリ秒毎の各時間ス［１ツ１〜毎に１〜４回の変
換を行なう。 ＴＳ１６におけるシグナリングでは連続して現われるＴ
Ｓ１６の少なくともいくつかで８ビットを使用し、各々
４ビットよりなる２組のシグナリングビット、Ａ、Ｂ、
Ｃ，Ｄ及びＡ’　、Ｂ’　。 Ｃ’　、Ｄ’を形成する。本実施例ではこれらのうち最
初の４ピツトしか実際には使われない。 シグナリングプロセラ＋Ｊ［板の機能ブロックの各々を
別々に説明する。第１２図を参照せよ１゜バックプレー
ンの入力信号ハイウェイに）？　ｆ−Ｙされた入力バッ
ファ３２０は多申化器、シフトレジスタ、ラッチ及びデ
ータセレクタ部分を含む。入力バッファ）よバックプレ
ーン上の３つのデータハイウェイの−・つからＰＣＭシ
グナリングデータ及びラインシグナリングデータの双方
についてデータを供給される。使用する信号ハイウェイ
の選択【よ少なくとも部分的にはデータを出力したい宛
先如何による。このため制御部分が適当な［ハイウェイ
セレクト］ラインを［１一にセットすることにより現在
の時間スト１ツ１〜についてとのハイウェイを使うかを
決定する。との時間ス［１ツトであってｂＰＣＭ及びラ
インデータは同一の番２）のハイウェイから人来せねば
ならない。次いでデータは直列人力／並列出力シフトレ
ジスタを通され直並列変換される。 出力バッファ３２１はバックプレーンの出力信号ハイウ
ェイに接続されており、バック？ＲΔＭＳ（Ｐ　ＣＭデ
ータについては幅４ビット、またラインデータについて
は幅１６ビット）と、並列人力／直列出力シフトレジス
タと、出力デマルチプレクサとよりなっている。 データはＲＡＭにバックプレーン時間スロット・の中頃
にシーケンサ３２２からロードされる。シーケンサ３２
２はブロック３２２への複数ワイヤ接続に含まれている
ラインｒｌｏ／ＰＲＯＣＪを使用しＲＡＭが読まれてい
るか（２Ｍ１・１１データの一ビットがＩＳ及び０であ
る間）あるいはアイドル状態にあるかを判定する。ＲＡ
Ｍアドレスはシーケンサにより処理されつつある現在の
時間スロットをあられす。 送出時間スロット期間の終りにＲＡＭアドレスはシーケ
ンサアドレスから時間スロットアドレス＋１へ変化し、
データは時間スロット（「１）から時間スロワｔ−（ｎ
＋１）への遷移の際制御部分により管理されつつシフト
レジスタ中にラッチされる。 ＰＣＭデータは２Ｍｂ／ｓの速さでシフトされて出力さ
れ、一方ラインシグナリングは４　Ｍ　ｂ　／Ｓの速さ
でシフトされて出力される。ＰＣＭデータは８ビットワ
ードを使用しラインシグナリングは１６ビットワードを
使用するためこれらのワードは実際には平行して出力さ
れる。データはバッファ３２１中の多重化器ヘシフトさ
れて出力され、バッファ３２１は制御部により制御され
てデータを適当なデータハイウェイに出力する。 制御部分３２３はバスインターフ１−スグートアレー、
すなわちＢＩＤ（バスインターフ１−ス装７１　）回路
、シーケンスアドレス発生器、出力１（へＭアドレス発
生器及び変換アルゴリズムＲΔＭ（及び協働づる制御回
路）よりなる。 バスインターフェースアレーは特定の時間ス［１ツトに
ついてプロセッサ中のとの状態表に従うべきかを判定す
る。状態シーケンサ−３２２はシーケンザー制御装？１
３２４に制御されてパスインターノエースにより規定さ
れたパラメータ内ぐ状ｆｌｉｑの心移を実行する。状態
表はシグナリングプ［ルッリが様々なライン状態に（・
１していかに対応すべきかに関する情報を記憶している
。 バスインターフェースについては後稈詳細に説明りる。 状態シーケン＋Ｊ−３２２はバッファ　３２０を介して
入来ラインハイウェイ及びＰＣＭハイウェイからデータ
を取出してバッファ３２１を介して出ツノされるライン
データ及びＰＣＭデータを形成する。シーケンＶ−制０
１＋２Ａｉ　３２４はシーケンリーを動作づるに必方な
あらゆる論即信弓を発生する。 タイマ制御装置３２５は１６ビットカウンクであり、復
号及び選択多ｊｆｉ化器を備えている。カウンタは２ミ
リ秒毎にり［１ツクされ、復号により５つの出力が形成
される。この薫択多手化器はタイマー選択フィールドに
基いてシーケンリー内からこれらの信号の一を選択し、
この道ＩＲされた信号がとのくらい頻繁に各々のタイマ
のカウント数が減らされるかを決定する。 このように、それらの間において、シブシリングプロセ
ラ１）及びＭＵＸ制御Ｉ装置が目的とする適当な従属ユ
ニットへ送られる情報に対して時間スロットの割当てを
行なう動作などを制御するのに使われろ。 既に説明したように、トーンが含まれる場合はかかる動
作に（，１トーンプロレツづも含まれる。 このように、制御装置はそのメモリ内容からとの低ピッ
ｌ−速度ハイウェイ（そのはとｌυどは加入者につなが
っている）を特定の宛先への呼に使うべきかを把握して
いる。次いで制御装置は本伝送機器岐使うための使用可
能な旧聞スロットを選択しこの時間スロットを呼に割当
てる。そこで制御装置はバス構成上のデータハイウェイ
を介して呼を処理するのに適当な宛先従属ユニットに接
続される。かかる宛先の従属コニット及びその速度の詳
細はメモリ中に記憶されており、従って従属ユニットの
物理的な位置の選択に関してはノ１常に大きな柔軟性が
得られる。 呼を特定の宛先につなぐため制御装ｒ及びシグナリング
装置は共に従属ユニットのアドレス及びそれに適したハ
イウェイを選択する。このアドレスは次いでバス構成上
のシグナリングハイウェイを通って送出され、全ての従
属ユニットに１゛供給」される。これらのユニットの各
々は一又は二のバスインターフェース装置（ＢＩＤ）を
右し、そのいずれもが自己のアドレスに対して応答する
。そこでそのアドレスを合む「ヒツトアップ」メツセー
ジは適当な従属ユニツＩ・のＢＩＤにより応答され、そ
の従属ユニットの低ビット速度ハイウェイを指定するメ
ツセージ部分がそのハイウェイをイネーブルする。これ
らの応答はその呼についての２０４８ｋ　ｂ　／秒幹線
上のビット流れの部分を必要な低ビット速度ハイウェイ
に分岐させる作用をする１、低ビット速度ハイウェイ上
で生じた叶についＣは従属コニットが制御装置に呼の存
在を通報する１゜これにより制御Ｓ首は幹線上の空いた
時間スｌ］ツ１〜を選択し、これにＪζり接続が幹線で
生じた呼の場合とやや似通った形にセットアツプされる
。 シグナリング構成は使用中とか他の適当なイエ号を出力
する構成をも含んでいる。 システムソフトウェアは第１図のＭ　Ｕ　Ｘ　ｉｔ、Ｉ
＋　１２１１装置１中に設けられる。このソフトウェア
はｔジー１−ル状構ｊ告をしでおり、支１）する１能に
密接に対応している。モジュール内のインターフェース
は十分に確立されており、符号発生には十分にド４：ユ
メントされた高レベル言語が使われる。 第１３図にソフトウェアの主機能ブ［１ツクを示寸。こ
れはその機能性を示す図である。 ＭＭ［モジュールはＭＬＩＸ／制御基板のＶ２／１ポー
トに接続された直列データリンクとして作用すると同時
にＴＤＭ／ＰＣＭハイウェイの「予備」ビットにより形
成された４ｋｂ／秒チャンネルに接続された直列データ
リンクとしても作用する。 このモジュールはシステムセツティングを制御するのに
使われた場合手持端末の表丞を発生し、またキーボード
からの応答を解読する。 利用名との相互作用には階層木構造を右するブ［］グラ
ムメニューを使用する。そのうちの高レベル部分はＭＩ
ＶＮモジュール中にあるが低レベル部分は従属特定モジ
ュール中にある。 後程説明するネットワークマネージャーは装置とより直
接的に相７７ｆｌ用し、ｆ７１定のメモリ内容をリポー
トするにうに求められると１ｔにＮＶＲＡＭの特定のバ
イトを更新する。これ１．ＬＮＭ１１ニジｌ−ルを介し
て行なわれろ。何らかの状態変化を実行づ′るのに必要
なマンマシンインターフェースは全てネットワークマネ
ージャー中にある。 ＮＭＩモジｌ−ルはこのようにしてネットワークマネー
ジャ（ＮＭ）からのメッセージを識別して解読し、要求
に応じて各場合共適当なメモリ１−ランＩＦクシコンを
ｔｉ制御しているＮＭに対する適当なフＡ−マットの応
答を形成する。 アラーム及び監　モジ１−ルは全ての受信データを検査
してアラームや監視又は実行アクションを開始する。従
ってこれは用途別の要糸を右する。 また機器は従来のＴＥＰｌ　Ｅアラームインターフェー
スを右する。 バスインターフェース−［ジュールはＧＩＮメッヒート
ーアセンブルしＡｓメツセージを解読する１゜、　ｔ、
　−パユールは従属パラメータを更新して従属状態リポ
ートを協働するＡｓメツセージから抽出、またＭＭＩ及
びＮＭＩと相互作用してこれらの結果を達成する過程を
提供する。 第１図に示しＩこ伝送鍬器は２つの回線告埋用通信チャ
ンネルを有し、その一は第１５図の符号６０で示された
上記ＣＩＮ及びＡｓバスを使用した速度選択自在Ｒ８２
３２である。他のヂトンネルは２Ｍｂ／秒ＰＣＭ流れの
時間スロワ］へ１６中の子猫ビットを使用した４ｂｋ／
秒ヂャンネル６１である。とららのチャンネルにちＤ　
Ａ　Ｔ　Ａ　Ｆ　Ｏブｏ　１−コル仕様と一致する非同
１′ｇ１ｔヤラクタ使用メツセージフォーマットを使用
する。 第１５図はその概略的構成を示すが、これは入力６２を
介してインテリジエンｌ一端末より遠隔管理Ｊることが
でき、また他の入力６３を介して曲中な手持制御装置に
より遠隔管理することも℃°さ・るのがわかる。これら
の入力はいｆれもＲ８２３２−■２４形のものである。 これらの入力は２Ｍｂ／秒入力を有するＭ　ｔＪ　Ｘ　
ｉｌｉ制御装首６装置へ到る１、このＭＵＸ制御装δ６
４には２Ｍｂ／秒ハイウェイを介して他の同様な装置を
アクセスするいわゆる２×２基板６５が協働する。この
草根はまた制（１１装置６４により様々なく加入者線な
との）従属基板６６及びＮＴバッファ基板６７へ到る２
つのチ１！ンネル６０．６１のアクセスをも可能にする
。 ＮＴバッファ基板６７はさらに同じ形の他の局部装置の
アクセスをも与え、またＮＴラインが同一のバックプレ
ーン上のいくつかの基板間に延在するのを可能にする。 ＮＴ基板の他の同様な装置へのバッファとしての使用を
第１６図に示す、この構成には各々図示のＭＬＩＸ制御
基制御基板及ＭＣ−ｒバッファＬ１板を備えた３つの互
いに類似した装置を含んだ１器ラック７０が合まれる。 そのうちの最」一部の装置は制御部から見るとマスター
装置になっている。 図中にはまたネットワークマネージャーのインテリジェ
ント端末７１があり、この端末７１から様々な装ηをヒ
ツトアップする情報が得られる。 この情報はネットワークマネージャー−；’Ｉ込みコニ
ット７１Δを介してライン伝送装置７２．７３へ送られ
、装ａ’？７２．７３よりマスク装置のＲ８２３２−Ｖ
　２　Ａコネクタに到る。他の同様な」ネクタは手持端
末７４に接続されている。 本発明の伝送機器が作用している回線はＲ８２３２上の
ネットワークマネージャー７１又はＴＳＯリンクチャン
ネルと接続できる。これはこの回線がそのどちらからも
メツセージを受けとり応答することができるからである
。これはまたスレーブし一ドにおいて予期されるアドレ
スと異なった宛先アドレスを右するメツセージには応答
しむい。 しかし、回線をＴＳＯリンクからＲ８２３２まで、ある
いはその逆方向に延長する必要がある場合は木伝送装詔
はマスターモードにある場合に限りラック７１中の上部
の装置と同様に応答することができる。 マスターモードでは伝送機器は宛先アドレスが合致しな
いメツセージの場合メツセージプロ１〜コルに従って動
作する。次いで伝送機器は全メツセージを回線の第２の
部分に再送信する。グローバルメッセージの場合はマス
ターモードでｔよ伝送装置は応答及び発送の両りを行な
う。 マスターモードに対するのがスレーブモードである。ス
レーブモードではメツセージは発送されず、正しいアド
レス又はグ［１−パルアドレスを有するメツセージのみ
が応答される。 回線管理の使用は２つの大まかな力゛ｊゴリー、すなわ
ら制御２ＩＩ及びモニタリングにわかれる。制御カテゴ
リーでは装置の完全に遠隔制御構成及び確認又はフォー
ルト発見補助のための構成に対する質問が可能である２
つの↑要な制御域があり、これらは従属基板構成及びｕ
板間通信構成である。。 回線アドレスはＭＵＸ／ｉＪｌ＋御基板パラメータであ
り、回線に接続する１）ｔにイニシ１ｒライズしなけれ
ばならないことに往息しなければならない。 従属基板はハードウェア動作の機能レベルの制１２Ｉｌ
を行なう制御パラメータを右する。制御パラメータの例
としては口）間スロット割当て、アラーム優先順位、音
声利得などがある。 構成された従属基板の協動するパラメータリストは不揮
発メモリ（ＥＥＰＲＯＭ）中に記憶されており、このパ
ラメータリストを変化させると回線管理によって従属ユ
ニットに送られる動作ｒ−タに変化がくｌじる。 従１ｉ１２．を板が躬」作されるに九Ｓシもそれに協働
づろパラメータリス１−が必要になる。パラメータリス
１一をイニシトシイズする過程は基板イ１°１１成と称
づる。。 従属基板パラメータリストはシェルフ内にＪ’；　ＩＪ
る１、ｔ　（ｉの物理的な位置によってアドレスされる
。この物理的な位置をスロワｌ〜と称し、これは従属３
．を板が動作される際の時間スロットと混同してはなら
ない。スロットはそれを指定するのに２つのキ１／ラク
ターを必要とする。パラメータリストはり一キットに分
１９Ｉされる。１ノーヤツトは何らかの論理的分割がγ
ｊイ［する−組のパラメータをまとめるのにＪζく使わ
れる。単一のり−４ツトは通常！、ｌｉ　−’の時間ス
ロットアクセスユニット又はチャンネルと協動づ゛る全
てのパラメータを保持りる。ざらに、アラーム優先順位
又は従属基板全体を制御２１１するパラメータ、あるい
は多重化器の場合は外部インターフェースに関するパラ
メータを保持するサーキットもある。 サーキット及びそれをアクセスＪる手段の数は従属のタ
イプ如何による。一般的には番号がＯｌから始まる基板
上のチャンネルの数に対応するサーキットと、基板仝休
に関係したΔ１．Ａ２．等の番号を右するオプションの
り一−４；ツ］・とが存在する。リーキット番号は常に
２桁であられされる。 各サーキット中のパラメータの構成は従属のタイプによ
る。単一のチャンネルと協働するサーキットは通常Ｕい
に同一のフォーマットを有する。 バラメークは各サーー１−ット毎に番号ＯＯがらぞのサ
ー４−ットのパラメータの数から１を減じた数字まで別
々に′ｆ１号（Ｊけられる。パラメータはΔ５Ｃ１１ｆ
’１号化１０進法で番号づけられ、パラメータは常に２
つのキャラクタ−で表現され、必要に応じて先頭にＵ口
をつける。 従属タイプは基板識別（ＩＤ）により規定され、これは
コアラフ１−ウェアによって基板から読取られ、　ｊａ
的である。１１）はそのり１仮を制御するのに使われる
ソフトウェアを識別する。とのソフトウェア構成で−ｂ
限られた数の基板タイプを処理できる。可能なり板ＩＤ
リストを＠線上の伝送装置から１！７ることができる。 ！、之仮に対応した、また回線上に構成可能な各々の基
板ＩＤについて、ネットワークマネージャー中に対応す
るソフトウェアモジュールが存在する。 機器は４つのデータバスを有し、時間スロットに関係し
たデータのためのデータハイウェイと開開スロットに関
係したジグツーリングのためのデータハイウ−［イの品
１２木のデータハイウェイを含む、２つの時間スロット
アクセスユニットの間の電話接続を形成するためには２
つのユニットが同一バス上で、同一時間スロット中にて
、かつＨいに逆り向に働かなければならない。このパラ
メータの三重状態をチｔノンネルの時間スロット割当て
と称する。バスの使用、伝送方向、及び時間スロワ１一
について柔軟な（全てが完全に柔軟なねりではないが）
日間スロットアクセスユニツ１へについては時間スロッ
トの割当ての標準的な形成が存在りろ。 その「、ｌＩ間スロット割当てフィーマツ１一は１３１
）　Ｘ　Ｘと表わされる。ここで、 ＋ａ）　Ｂはバスの番号で、空白又は０（これらは同等
である）、１，２．又は３のｌ＋ｆｌをとる。 （ｂ）Ｄは伝送方向でＴ又はＩＲの値をとる。ここぐ方
向−Ｔの場合は標ｉ７的な従属装置であるが、Ｒの場合
はＭＣＣ（ＭＵＸ制御装首装置ある。 （ｃｌＸＸはＯＯ〜３１の間の時間ス目ツ１−である。 時間ス０ツｌ−００ＩＬＬ使われない時間スロットであ
る。 任意の「。１間スロツＩ一の割当てについてとの物理的
デーヤンネルが動作しているかを求めることがで心、こ
の情報に基いて肋間ス「１ツＩ・の割当てを変１月１５
ろことができる。 １６木のハイウェイのうらで複数の紺が使用されるＪ：
うにデータハイウェイを分割することができる。各相の
口、１間スロットの割当ては独立しており電話あるいは
シグノリングデータがバックプレーン上で一の絹から他
の相へ移ることはない。この鳴合、データハイウェイの
組ｔよシステムとして知られる。Ｍ（ＪＸ制御装置は４
つまでのシステムを制御でき、システムＯ〜３と称する
。標準的な伝送装置は１つのシステム、すなわちシステ
ムＯしか右ざない。 伝送装置のｔニタは生じているアラームのリストを１！
７でそれを担持ザることにある。アラームのリス］〜【
、１構成によって変化するので生じるアラームの長さも
フォーマットし変化する３、この理由で、発生している
アラームのリポートはアラーム記述子を伝送機器へ送り
、次の発生アラームの記述子のそのアラームについての
いずれかのアラーム状態を返送されることでなされる。 リスト中にアラームが２回生じたならばあるいはアラー
ム記述子リストがリードバックされる。 アラーム記述子はアラームの物理的（Ｑ置（ス［１ツト
）及び０１〜９つまでのＡＳＣＩＩ符号化１０進数（２
桁）で表わされたアラーム番二号を含む、。 アラーム番ｇＯＯが使われた場合、記述子のメツセージ
は「次のアラームを調査せよ」であり、アラーム０１か
ら始まって指定されたスロットで調査がなされる。 詳細に列挙はしないが他にも多数のメツセージが使われ
る。しかし、メツセージの本体はメツ１ご一ジ分類キャ
ラクタ−及び細分類によって始まる。 メツセージタイプには以下のものが含まれる。 （ｉ）「アーユーゼア」。これは回線が動作しているこ
とをヂエツクするのに使われ、所定期間ノードにトラヒ
ックが送られない場合にのみ使われる。返答メツセージ
には装置のコアソフトウェアの番号が含まれる。 （ｉｉ）　　不動作ノードを１ｒｇ動作させるのに使わ
れる直列リンクテスト。！ＦＪＪ　ｆｌ中の装置が受信
しても伺の反応も生じない。、しかし、動作していない
ノードにこれが達するとかかるメツセージが５回正しく
受信されるまで精機した後ノードは動作状態になる。そ
こで不動伯チ１シンネルからは何の応答もない。 さらに、回線状態、時間ス［１ツ］・割当てなとの要求
メツセージがある。 またＩ、ラーブー■ッニ１ングがなされ、Ｌラーが検出
されろとくりかえしが要求される。 第１４図は本発明伝送機器の制１２ＩＩソフトウェアの
全体描込を１１！１甲にあられ１図である。 とのシステムも従属タイプの構成がとのようであれＭＵ
Ｘ制御装置装置ＲＯＭ中に「コア」システムソフトウェ
アを有する。このソフトウェアは低レベルハードウェア
を駆動すると同「、１にＭ（ＪＸ／ＤＥＭＵＸＩｆｉ能
及び時間スロット割当てを実行するのに使われる。シス
テムソフトウェアコアは実際上従属装置特定ソフトウェ
ア層により囲まれており、ぞの数は従属ソフトウェア周
辺パッケージが加わるにつれて増えていく。これらを合
わけたものが全ての従来のソフトウェアを備えたＥＰＲ
ＯＭあるいは新Ｉこな従属装置の川に設８１されｌこ最
新形のＥＰＲＯＭとして形成される。そこで、顧μ３が
最新形の基板を希望しているが自分のＥＰＲＯＭには一
世代市のソフトウェアがロードされているというＪ：う
な場合、単にＥ　Ｐ　ＲＯＭを用法いて最新世代のＥＰ
ＲＯＭに置換えれば事が寸む１゜本発明は主デジタル多
重化（ＰＤＭＸ）として知られるデータ伝送機器であっ
て、プリンｉ−回路草根上に形成された平行ラインより
なるバス構成を右し、回路ユニット（１，２，３，４，
５）がプリント回路丼板上にバス（ト１成に対して直角
に設けられるデータ伝送握蔦に関する。回路コニツｌ一
は］ア機能ユニットとし称される、一又は複数の２Ｍｂ
／秒「片線に対するインターフェースとして竹田する制
御ユニット＜１．２）と、加入省線及びその他の出口を
アクレスするいわゆる従属コニッ１〜（３，４，５＞と
を含む。 かかるＰＤＭＸ装置を一又は複数使用した様々な回線を
記載した。 装置のシグナリング及び制御構成はジグプリング処理ユ
ニット（２）及びトーンプロセラ（Ｊ（６）を使用する
。シグナリング処理ユニットは信号及びライン状態につ
いてバスをモニタし適当な信号を発生する。トーンプロ
セッサは一般に同様に作動する。 ただし、ＰＤＭＸはエステイ−シービー、［ルシーのΩ
録商標である。

【図面の簡単な説明】

第１図ｔよ本発明実施例機高の機能部分を示す概略図、
第２図は第１図装置のやや訂細な概略図、第３図は木々
Ｙで使用するフレームｌｉ’ｌ　ａを示づ図、第４図は
本光明伐器の実施例の鍬械的外観図、第５図は制御２０
］ニツト１（第１図）のブロック図、第６図へ・第１０
図Ｃよ本発明実施例機器の使用ＩＷを示−Ｊ’　ＩＩ！
を略図、第１１図は第１図機器のトーンブ〔］廿ツリ基
板の機能をシグナリング処裡コニツト基板との関係にお
いて示す概略図、第１２図は第１図機器のシグナリング
処理ユニットの概略図、第１３図及び第１４図は第１図
機器で使われるソフトウェア構成の概略図、第１５図及
び第１６図は第１図装置の回線管理機能を使用する概略
的ブロック図である。 １・・・ｆｌ、Ｉ＋御ユニット．２・・・ジグプリング
及び処理基板、３〜９，９Ａ・・・従属ユニット、９Ｂ
・・・電源ユニット、１０．１３・・・バックプレーン
、１１・・・案内溝、１２・・・ラック左端、２０・・
・高ビット速度幹線、２１・・・ＭＭ■、２２・・・マ
イクロブロレッｊｌ、２３．２４−イン’）−７Ｉ−ス
（Ｂ　ＩＤ）、２５・・・制御ゲートアレー、２６．２
７・・・バッファ、２８〜３１・・・バス構成、５０・
・・デジタルスイッチ。 ５１．５４，５５．７０−ＰＤＭＸ、５２−ライン終端
ユニット、５３・・・デジタルＰＡＢＸ、５６・・・ア
ナログＰＡＢＸ、６０．６１・・・通信チャンネル、６
２．６３・・・入ツバ６４−Ｍ　ｕ　Ｘ制御装置、６５
・・・２Ｘ２基板、６６・・・従属ユニット基板、６７
・・・Ｎ−ｒバッファ基板、７１・・・スプリッタ構成
、７２・・・多壬化器、７３・・・回線終端ユニット、
７４・・・手持端末、１００・・・インターフェース、
１０１・・・フレームアラインメン１−構成、１０２．
　１０３・・・保守信号バッファ及び処理、１０４・・
・ＣＲＣユニット、１０５・・・ｔクロック、１０６・
・・処理制御Ｉ装装置　１０７・・・Ｍ　ｔＪΔＲ「、
１０８・・・ＵＡＲＴ、１０９・・・制御装置、１１０
・・・ＣＩＮ　　ＲＡＭ、１１１・・・八ＳＲΔＭ１１
１２・・・アラームＩ１０ラッヂ、１１３・・・アドレ
ス信号ＰＲＯＭ、３１２・・・利用化、３１３・・・従
属装首、３１４・・・シグナリングブロセッリ、３１５
・・・トーンプロセッサ、３１６・・・制御ユニツ１−
１３２０・・・入力バッファ、３２１・・・出力バッフ
ァ、３２２・・・シーケンサ、３２３・・・制υ１１部
分、３２４・・・シーケン１プ制御装首、３２５・・・
タイマｉＩ制御Ｓ冒。 Ｆ々・１３・

Claims (1)

1. 【特許請求の範囲】 （１）共通バス構成と、多数の回路ユニットを該バス構
   成に接続する多数の接続機構とを担持する絶縁材料部材
   を有する機器ラックを含む、時分割多重化デジタルデー
   タのデータ伝送機器であって： （ａ）該機種は該バス構成と協働する接続構成の一に取
   付けられた制御ユニットをさらに含み；（ｂ）バス構成
   は各々該バス構成に到る導体よりなる多数の平行な電気
   回路トラックを担持し；（ｃ）機器の使用の際従属ユニ
   ットが該少なくとも一の接続構成のいずれかに制御ユニ
   ットと従属ユニットとの間の通信が可能なように取付け
   られ； （ｄ）取付けられた従属ユニットは異なった顧客へのサ
   ービスのための異なった形式のものでよく、各々のかか
   る装置は固有のアドレスを有し（ｅ）制御ユニットは少
   なくとも一の高ビット速度入来（送出）幹線と該機器と
   の間のインターフェースとして作用し、また取付けられ
   た従属ユニットは該顧客サービス及び顧客ラインについ
   てのインターフェースとして作用し； （ｆ）制御ユニットは機器の使用の際必要に応じて該ユ
   ニットがインターフェースしている一又は複数の高ビッ
   ト速度幹線上のチャンネルと取付けられている従属ユニ
   ットとの間に接続を形成し、その際制御ユニットと取付
   けられている他のユニットとの間の接続はバス構成上を
   伝送されるメッセージによってなされ、個々の接続はメ
   ッセージの送り先のユニットのアドレスにより指定され
   ることを特徴とする機器。 ２、制御ユニットと、一又は複数の従属ユニットとを含
   み、該制御ユニット及び従属ユニットはこれら全てのユ
   ニットが接続されている共通バス構成上のそれぞれのバ
   ス導体によって互いに接続されており、全ての伝送がバ
   ス構成を介してデジタル形式でなされるデータ伝送機器
   であって： （ａ）制御ユニットは少なくとも一の高ビット速度入来
   及び送出幹線と該伝送機器との間のインターフェースと
   して作用し、該従属ユニットの各々は一又は複数のより
   低い又は同等なビット速度の加入者局へのハイウエイを
   も含むデジタルハイウエイ又は一又は複数のアナログチ
   ャンネルとの間のインターフェースとして作用し；（ｂ
   ）制御ユニットと従属ユニットとを接続するバス導体に
   は該高ビット速度幹線を該ハイウエイ又はチャンネルの
   それぞれに接続するための時間スロットが割当てられ、
   かかる接続は必要な帯域幅如何により一又は複数の該時
   間スロットが割当てられ、この割当ては制御ユニットに
   よつて制御されて実行され； （ｃ）該従属ユニットは様々な帯域幅を必要とする様々
   な顧客サービスを扱うことができ； （ｄ）制御ユニットはメモリ手段を含み、各時点での時
   間スロット及びバス導体の各従属ユニットでの顧客サー
   ビスに対する割当ての詳細を記憶することを特徴とする
   機器。 （３）該共通バス構成は各々該バス構成中のバス導体の
   一として作用する多数のトラックを担持し、該制御ユニ
   ット及び従属ユニットは各々該共通バス構成に対して実
   質的に直角に設けられた少なくとも一のプリント回路基
   板を含むことを特徴とする特許請求の範囲第２項記載の
   機器。 （４）バス構成を形成するボードは該基板を受入れる案
   内部を備えた機器ラックの背後に配設され、該基板の各
   々はその内端に該ボード上のソケットコネクタに受入れ
   られるプラグインコネクタを有することを特徴とする特
   許請求の範囲第３項記載の機器。 （５）制御ユニットと、一又は複数の従属ユニットとを
   含み、該制御ユニット及び一又は複数の従属ユニットは
   これらの全てのユニットが接続されている共通バス構成
   により相互に接続されており、全ての伝送及びシグナリ
   ングがバス構成中のバス導体を介してデジタル形式でな
   される、時分割多重化デジタルデータを処理するデータ
   伝送機器であつて： （ａ）該共通バス構成は各々該バス構成中のバス導体の
   一を形成する多数の平行な電気回路トラックを担持する
   回路基板を含み、 （ｂ）該制御ユニット及び該従属ユニットの各々は該共
   通バス構成に実質的に直角に設けられてこれにコネクタ
   で結合されている少なくとも一のプリント回路基板を含
   み： （ｃ）該制御ユニットは少なくとも一の高ビット速度入
   来／送出幹線と該伝送機器との間のインターフェースと
   して作用し、該従属ユニットの各々は加入者局やアナロ
   グチャンネルに到るハイウエイを含む一又は複数の低ビ
   ット速度ハイウエイとの間のインターフェースとして作
   用し；（ｄ）該制御ユニット及び従属ユニットを接続す
   るバス構成中のバス導体は該高ビット速度幹線と該ハイ
   ウエイ又はチャンネルのそれぞれとを接続するためにＴ
   ＤＭ時間スロットが割当てられ、かかる接続には必要な
   帯域幅に応じて一又は複数の該時間スロットが割当てら
   れ、この時間スロットの割当ては制御ユニットによって
   制御されながら実行され； （ｅ）該従属ユニットは様々な帯域幅を必要とする様々
   な顧客サービスに対応でき； （ｆ）該制御ユニットは各時点で該顧客サービスに割当
   てられている該時間スロット及びバス構成中のバス導体
   の割当ての詳細を記憶するメモリ手段を含み； （ｇ）該制御ユニットは該高ビット速度幹線上のＴＤＭ
   チャンネルと低ビット速度ハイウエイ上のＴＤＭチャン
   ネルとの間に形成される接続を制御することを特徴とす
   る機器。 （６）該回路基板の背後に平行に取付けられて該回路基
   板への背後からのアクセスを可能にするバックプレーン
   構成を含むことを特徴とする特許請求の範囲第５項記載
   の装置。 （７）遠隔の同様な機器に到る少なくとも一の高ビット
   速度（例えば２０４８キロビット／秒）幹線が接続され
   た多重化制御装置と、各々低ビット速度（例えば６４キ
   ロビット／秒）ハイウエイ又は高ビット速度ハイウエイ
   又はアナログチャンネルをアクセスする複数の従属ユニ
   ットとを含むデータ伝送機器であって、該ハイウエイ又
   はチャンネルは加入者側装置に到るハイウエイと、通信
   データ及びシグナリングデータのためのハイウエイを形
   成する一組の導電体を含むバス構成と、該制御装置及び
   該従属ユニットをこれらがハイウエイを介して接続され
   るようにバス構成に接続する接続部とを含み、該制御装
   置は該高ビット速度幹線中のビット流れからの個々の通
   信データの抽出及び抽出された通信データの従属ユニッ
   トのデジタルハイウエイ又はアナログチャンネルの適当
   な一への経路指定を制御し、該経路指定はバス構成中の
   ハイウエイ上でまたハイウエイ又はチャンネルへ接続さ
   れた従属ユニット中においてそれぞれの時間スロットを
   割当てることでなされ、制御装置は該時間スロットの割
   当ての詳細を記憶する記憶手段を含み、該制御装置及び
   従属ユニットはバックプレーンにて該バス構成を担持す
   る機器ラックにプラグインされて該バス構成にコネクタ
   接続されるプラグインモジュールとして形成され、該従
   属ユニットはラック中の多数の異なった位置の任意の一
   にプラグインでき、時間スロットの割当ては多重化制御
   装置によって制御されてなされることを特徴とする機器
   。 （８）該バス構成は各々該制御ユニット側から見て送信
   及び受信用ハイウエイを別々に含むｎ対のバスを含むこ
   とを特徴とする特許請求の範囲第７項記載の機器。 （９）時間スロットの割当てはその時間スロットが割当
   てられる従属ユニットへ該割当ての時間スロットにて該
   バス導体を経てメッセージを送ることによつて実行され
   、該メッセージはそのメッセージの宛先の従属ユニット
   のアドレスを含み、適当な従属ユニットがそれ自身のア
   ドレスに応答することを特徴とする特許請求の範囲第８
   項記載の機器。 （１０）該バス構成は制御ユニットに接続されていない
   一又は複数のバス導体を含み、かかる一又は複数のバス
   導体は２又はそれ以上の従属ユニットに各々接続され、
   従属ユニット間の通信に使われることを特徴とする特許
   請求の範囲第９項記載の機器。 （１１）該ユニットへの接続はこれらのユニットの外端
   、すなわちラック前面でなされることを特徴とする特許
   請求の範囲第７項記載の記載の機器。 （１２）接続処理手段を含む制御ユニットと、一又は複
   数の従属ユニットと、全ての該従属ユニットに対して作
   用する少なくとも一の別の処理ユニットと、該全てのユ
   ニットが接続されて該ユニットを相互接続する共通バス
   構成とを含む、時分割多重化デジタルデータのデータ送
   信機器であつて： （ａ）制御ユニットは機器へ入来する少なくとも一の高
   ビット速度入来／出力幹線のインターフェースとして作
   用し、該従属ユニットの各々は一又は複数の他のデータ
   ハイウエイに対するインターフェースとして作用し、該
   他のデータハイウエイは加入者局又はアナログチャンネ
   ルをアクセスする低ビット速度ハイウエイを含み；（ｂ
   ）該別の処理ユニットはいずれも、形成されるべき接続
   あるいは該機器を介して形成されるべき接続に対応した
   、該接続を介して伝送される情報内容に付加えられるデ
   ータを扱い； （ｃ）該別の処理ユニットはいずれもバス構成をモニタ
   してバス中を送られる接続に関するデータ及びその他の
   情報を確定し： （ｄ）該別の処理ユニットはいずれも該モニタの結果に
   応じて別のデータあるいは他の情報を発生してこれを該
   バス構成に該データの関係する接続に適当なように印加
   し；さらに （ｅ）該別の処理ユニットはいずれも該モニタ及びデー
   タあるいは他の情報の発生を自身のソフトウェアにより
   制御されて行なうことを特徴とする機器。 （１３）該別の処理ユニット、あるいは該ユニットの一
   は該機器を介してなされる接続に関するシグナリングを
   処理することを特徴とする特許請求の範囲第１２項記載
   の機器。 （１４）該別の処理ユニット、あるいは該ユニットの一
   は呼についてのトーン発生を処理し、またバス構成中に
   既に存在するトーンの認識を行なうことを特徴とする特
   許請求の範囲第１２項記載の機器。 （１５）２つの別な処理ユニットを備え、該別の処理ユ
   ニットの一は該機器を介した伝送に関するるシグナリン
   グを処理し、該別の処理ユニットの他は呼についてのト
   ーン発生及びバス構成中に既に存在している、トーンの
   認識を行なうことを特徴とする特許請求の範囲第１２項
   記載の機器。 （１６）従属ユニットの特性は回線管理ソースからのか
   かるユニットについての適当な情報の伝送によりセット
   アップされることを特徴とする特許請求の範囲第１２項
   記載の機器。 （１７）該メッセージを制御ユニットから他の基板へ接
   続するための２つのチャンネルを含み、その一はバス構
   成上の２つの別なバスを使った高ビット速度全２重チャ
   ンネルであり、その二はバス構成上の一のバスを使った
   低ビット速度半２重チャンネルであることを特徴とする
   特許請求の範囲第１６項記載の機器。 （１８）特許請求の範囲第１７項に記載の機器を複数含
   み、、該機器の一はマスター装置でありその他の機器は
   スレーブ装置であり、該機器の全てに宛てられたメッセ
   ージはマスター装置へ送られ、さらにマスター装置から
   スレーブ装置に送られ、また逆方向へ送られるメッセー
   ジは同様な経路を辿って逆方向に送られることを特徴と
   するデータ伝送装置。