JPH03174839A - 多元呼再配列制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３゜ 〔産業上の利用分野〕 本発明は音声、データ等の情報速度の異なる多元通信を
行う主要設備である交換機及び伝送装置において、これ
らの設備を効率よく利用するための多元通信方式に関す
る。

〔従来の技術〕

従来の装置は、電子情報通信学会論文誌Ｂ−ＩＶｏＬ、
Ｊ７２−Ｂ−ＩＮｃｉ４　　ＡＰＲＩＬ、　１９８９第
２５５ページから第２６３ページにおいて論じられてい
るように、回線の利用率を向上する手段として次の１）
〜４）の方法がとられている。

１）回線留保方式 優先呼の生起に備えてあらかじめ一定の回線を空けてお
く方法。それ以外の回線は優先呼、非優先呼によって共
用される。

２）分離最終群方式 回線を仮想的に共用部分と優先呼に対する専用部分に分
離し、専用部分を共用部分の前位に設けることで呼種別
呼損率を制御する方法。優先呼の呼損は最終的に共用部
分でおこる。

３）分離最終群方式 回線を仮想的に共有部分と優先呼に対する専用部分に分
離し、専用部分を共用部分の後位に設けることで呼種別
呼損率を制御する方法。優先呼は共用部分、専用部分の
順に回線を選択する。

４）仮想回線方式 本方式は非優先呼の同時接続数の上限値をＮ−■として
、非優先呼の到着時に同時接続数がＮ−■であればその
非優先呼を呼損とする方法。

上記いずれの方法も一度回線が保留されてしまえば、呼
が消滅するまで回線は保留されてしまう。

空回線容量以下の容量の呼が到着しても１時間順序を保
存したまま、その到着した呼を接続できない場合が生じ
、回線の利用率が悪かった。

〔発明が解決しようとする課題〕

上記従来技術は、多元交換スイッチを構成する通話路メ
モリにおいて、基本交換単位の２　（Ｎ：自然数）倍の
呼を取扱う際時間順序保存の条件から一定の規則に基づ
く書込み、読出し動作又は伝送路の捕捉により行なわれ
ている。この規則により通話路メモリ又は伝送路の空回
線容量が基本交換単位の２Ｎ倍以上である場合でも、基
本交換単位の２Ｎ倍の呼の交換が行なえない場合が生じ
る。

本発明の目的は、通話路メモリの空回線容量が基本交換
単位の２Ｎ倍であれば基本交換単位の２Ｎ倍以下の容量
の呼の交換又は伝送を必ず行うことができる方式を提供
することにある。またこの方式を用いて呼の交換又は伝
送を行うときフレーム内又は伝送路内で既に生起してい
る呼を入れ替えるが、フレーム内での呼の配列パターン
が様々であり、最少の手順で入れ替えが保証されない場
合が生じる。本発明の目的はフレーム内での呼の入れ替
え時に最少の入れ替え手順を実現することにある。

〔課題を解決するための手段〕

上記目的を達成する手段として、交換機又は伝送装置に
通話路メモリのアドレス書込み及び読出し時のアドレス
情報を制御するアドレスコントロールメモリ、アドレス
コントローラ及びアドレス位置変更回路を備えたもので
ある。またフレーム内での呼の入れ替え手順を最少にす
るために、アドレスコントローラには誤差逆伝播学習に
よりフレーム内の呼の状態と生起した呼種により呼の入
れ替え回数を最少にする手順を学習させたニューラルネ
ットワークを備えたものである。

〔作用〕

交換機又は伝送路の空回線容量が基本交換単位の２Ｎ　
（Ｎ：自然数）倍のとき、その空回線に基本交換単位の
２Ｎ倍以下の容量の呼が到着した場合でも回線の使用状
態によっては他の呼が存在していて当該呼を交換又は伝
送できない場合が生じるにのような状態が生じると多元
交換スイッチＡ内において、アドレスコントロールメモ
リからの情報により、通話路メモリ内で当該呼よりも小
容量の呼を他の位置に呼の入れ替え回数が最少となる手
順で再配列する。そうして当該呼を交換するための回線
を捕捉する。そのアドレスコントロールメモリ内のニュ
ーラルネットワークは、呼の再配列時には呼の入れ替え
回数が最少となるような呼の配列パターンを出力するよ
うに学習をしておく。また、再配列された呼のアドレス
情報は対向する多元交換スイッチＢに送信される。多元
交換スイッチＢでは受信した再配列情報により、多元交
換スイッチＢ内の通話路メモリ内の呼を再配列する。以
上の動作により多元呼を常に時間順序を保存したまま交
換又は伝送する。

〔実施例〕

本発明の詳細を実施例を用いて以下に述べる。

第１図に本発明の主要部分である多元交換スイッチの構
成を示す。

本発明の多元交換スイッチは多元呼の再配列制御を行う
アドレスコントローラ２を持つ。多元交換スイッチが交
換を行う対象としてはベアラ速度６４Ｋ　ｂ／　ｓ　Ｘ
　Ｓ”　（Ｎは整数）の呼である。通話路メモリはダブ
ルバッファ形式をとり、基本交換単位は最低のベアラ速
度とする。多元交換の回線の範囲ＳはＯ＜Ｓ＜５ｏ（Ｓ
ｏは呼損率より決まる回線容量）とする。

交換制御は上りハイウェイはランダムライト。

シーケンシャルリードとする。ランダムライトは呼制御
部とアドレスコントロール部による２段制御方式をとる
。下りハイウェイはシーケンシャルライト、ランダムリ
ードとする。シーケンシャルリードは呼制御部とアドレ
スリロケータ部による２段制御方式をとる。

アドレスコントローラ（ＡＤＣＴＬ）２はニューラルネ
ットワーク回路を用いた最適配列制御を行う本発明の主
要な部分である。

■、構構成件 多元交換スイッチの詳細な構成、動作を述べるにあたり
、１）多元呼の種類、２）フレーム構成。

３）ツリーモデルについて述べる。

■、１．多元呼多元類 （夏、１．１．３デ一タ信号の取扱い データ信号は、−度６４Ｋｂ／ｓユニバーサル形式に変
換する。

符号化されたデータ信号は、ｎＫｂ／ｓのベアラ信号を
オクテツト単位で６４１ｎ回繰返すことで、ビット繰返
し速度は６４Ｋｂ八となる。

［１，１，２，］音声信号の取扱い 音声信号としては１２Ｋｂ／ｓ〜６４Ｋｂ／ｓ帯域が電
話品質領域と呼ばれており、既にＡＤＰＣＭ、ＡＤＭ等
の符号化方式により３２Ｋｂ／ｓ、　２４Ｋｂ／ｓ、　
１６にｂ／ｓおよび１６Ｋｂ／ｓ以下のものが実用化さ
れている。そこで音声信号としてはこれらの速度の信号
を取扱う。

（１，１，３，１多元呼のベアラ速度の系列化多元呼の
ベアラ速度を全て６４Ｋｂ／ｓＸ　２−Ｎ（Ｎは整数）
の系列にする。この系列化はフレーム構造を簡易なもの
とすることと、交換処理、特に呼の再配列制御を行ない
易くするために行なうものである。

■、２．．２．ム構成 前述の６４Ｋｂ八以下の多元呼の例（Ｎｅｏ）の場合に
は、第２図に示すようなフレーム構成を用いてデータ信
号と音声信号を区別することなく一元的に扱うことが可
能となる。この方法は一般的に６４Ｋｂ／ｓＸ　２−Ｎ
（Ｎ　：整数）の呼に対しても適用できる。

６４Ｋｂ／ｓ内にベアラ速度８Ｋｂ／ｓ、　１６Ｋｂ／
ｓ、　３２Ｋｂ／ｓの呼を配列する場合、その方式とし
ては呼を各ベアラ速度毎の周期でハイウェイ上に配列す
るオクテツト内分散配列と、１つの呼を集中して配列す
るオクテツト内集中配列形式とがある０本実施例ではオ
クテツト内分散配列形式を用いる。

［１，２，１，］情報の６４Ｋｂ／ｓ　Ｘ　２−Ｎへの
系列化 扱うデータの速度は必ずしも６４Ｋｂ／ｓ　Ｘ　２””
（Ｎは整数）とは一致しない。従って、データの速度を
系列化するため固定スタックを挿入する。

第３図に示すように多元呼を分類する。

ここで、 Ｘｌ（ｉ＝１．２）：へ７う速度３２Ｋｂ／ｓニ系列化
された呼Ｙｊ（ｊ：ｌ〜４）：　　　ｎ　　　１６Ｋｂ
／５Ｚｋ（ｋ＝１−８）：　　　ｔｌ　　　　８Ｋｂ／
５ＩＪｌ（１＝１〜１６）　：　　　　　　４Ｋｂ／ｓ
である。

■、３．．３．モデル 第３図の多元呼の分類結果より第４図に示すツリーモデ
ルを導入する。ツリーモデルの意味を以下に示す。

■呼種Ｘｉ　（ｉ＝１．２）が配列できる条件は、下位
の呼種Ｙｌ、Ｙ２　（ｉ＝１）又はＹ３．Ｙ４　（ｉ＝
２）と２１〜Ｚ　４　（ｉ　＝　１　）　又はＺ５〜Ｚ
８　（ｉ＝２）とＷ１〜Ｗ８（ｉ＝１）又はＷ９〜Ｗ１
６（ｉ＝２）のいずれもが配列されていない場合に限る
。

■呼種Ｙｊ　（ｊ＝１〜４）が配列できる条件は、下位
の呼種Ｚｌ、Ｚ２　（ｊ＝１）Ｚ３．Ｚ４（ｊ＝２）、
Ｚ５．Ｚ６　（ｊ＝３）　又はＺ７゜Ｚ８　（ｊ＝４）
とＷ１〜Ｗ４　（ｊ＝１）Ｗ５〜Ｗ８　（ｊ＝２）、Ｗ
９〜Ｗ１２（ｊ＝３）又はＷ１３〜Ｗ１６（ｊ＝４）が
いずれも配列されておらず、かつ上位の呼種Ｘｉ　（ｊ
・１〜２）又はＸ２（ｊ＝３〜４）が配列されていない
場合に限る。

■呼種Ｚｋ　（ｋ＝１〜８）が配列できる条件は下位の
呼種Ｗｌ、Ｗ２　（ｋ＝１）Ｗ３．Ｗ４（ｋ＝２）、Ｗ
５．Ｗ６　（ｋ＝３）、Ｗ７．Ｗｓ　（ｋ＝４）、Ｗ９
．ＷＩＯ（ｋ＝５）Ｗｌｌ、Ｗ１２　（ｋ＝６）　、　
Ｗ１３．　Ｗ１４　（ｋ＝７）又はＷ１５゜ｗｔ６（ｋ
＝８）が配列されておらずかつ上位の呼ＩＸＩ　（ｋ＝
１〜４）　又はＸ２　（ｋ＝５〜８）とＹｌ　（ｋ＝１
．２）Ｙ２　（ｋ＝３．４）、Ｙ３　（ｋ＝５．６）又
はＹ４　（ｋ＝７．８）がいずれも配列されていない場
合に限る。

■呼種Ｗｌ　（１＝１〜１６）が配列できる条件は上位
の呼［Ｘｌ　（１＝１〜８）又はＸ２（１９〜１６）、
とＹｌ　（１＝１〜４）、Ｙ２　（１＝５〜８）、Ｙ３
　（１＝９〜１２）又はＹ４（１＝１３〜１６）および
Ｚｌ　（１＝１．２）、Ｚ２　（１＝３．４）、Ｚ３　
（１＝５．６）Ｚ４　（１＝７゜８）　Ｚ５　（１９，
１０）　、　Ｚ６　（１＝１１．１２）　Ｚ７　（１〜
１３．１４）又はＺ　８　（１〜１５．１６）のいずれ
もが配列されていない場合に限る。

以上、述べたように信号を取扱うことで、伝送路上では
、多元呼を８　ＸｎＫｂ／ｓのディジタル信号として統
一的に扱うことができる。これにより、Ｎの正負にかか
わらず統一的な扱いができることは明白である。

■、多元交換スイッチ 多元呼を扱う多元交換スイッチの構成を第１図にもとづ
き詳細に述べる。

■、１．多元交換スイッチの構成 第１図に多元交換スイッチの構成を示す。

［ｎ、１．１．］通話路メモリ（ＳＰＭ）通話路メモリ
ＳＰＭ４ａは、時間順序保存を行なう必要があることか
らダブルバッファ形式とする。

入力ＨＷ側の呼はランダムライトシーケンシャルリード
、出力ＨＷ側の呼はシーケンシャルリード・ランダムラ
イトを行なうものとする。

通話路メモリ上は第３図の条件で順に書込み読出しが行
なわれるものとする。第５図に通話路メモリ上の多元呼
の配列（例）を示す。

基本交換単位は最小のベアラ速度とする。第３図の例で
はＷ１即ち４　Ｋｂ／ｓが基本交換単位であり１フレー
ム当り１６タイムスロット分の通話路メモリを設ける。

第１図の例ではＺｋ即ち８　Ｋｂ／ｓが基本交換単位で
あリエフレーム当り８タイムスロット分の通話路メモリ
を設ける。

【■、１．２．３アドレス制御部 入力ＨＷ書き込み用アドレス制御部と、出力ＨＷ読み出
し用アドレス制御部に分けその内容について述べる。

■入力ＨＷ書き込み用アドレス制御部 入力ＨＷＩＦき込み用アドレス制御部は、ＰＲＥＡＣＭ
３．ＰＯ８ＴＡＣＭＩ、およびＡＤＣＴＬ２から構成さ
れる。各部の機能を第１表に示す。

以下余白 第 表 ■出力ＨＷ読出し用アドレス制御部 出力ＨＷ続出し用アドレス制御部はＡＣＭ７とＡＤＲＥ
ＬＬＯＣＡＴＯＲ６から構成される装置部の機能を第２
表に示す。

第 表 出力ＨＷ続出し用アドレス制御部機能−覧■、２．再記
列制御とその伝送方法 【■、２．１．３再配列制御の必要性 多元呼の交換において通話路メモリの空回線容′量に対
し空回線容量以下の呼を配列できるような、多元交換ス
イッチが最も好ましい。しがしながら呼の時間順序保存
の条件から、通話路メモリの配列状態によっては空回線
容量以下の容量の呼を配列できない場合が生ずる。第６
図（ａ）はｌフレーム内に呼Ｚｋが４つ配列されていて
Ｘｉ、が新に配列できない例である。この例では空回線
容量は４であるから通話路メモリの配列状態によっては
Ｘを１個、又はＹを２個、又はＹを１個と２を２個又は
Ｚを４個新に配列することが可能である。

即ち第６図（ｂ）に示すようにＺｋが配列されていれば
２を最大４個、又は最大２個、あるいはＸを１個いずれ
かが新に配列可能となる。

しかしながら、呼の生起、消滅はランダムであることか
ら第６図（ａ）の状態になることは、避けられない。

本発明は第６図（ａ）のような状態を避けるため次のよ
うな呼の再配列制御を行う。

再配列制御とは第６図（、）の配列状態において例えば
呼種Ｘｉが生起した場合第６図（ｂ）の状態に配列替を
行なうものである。ただし、この時Ｚ５に生起している
呼を２２に再配列する手順をとり、ｚｌとｚ３を入れ替
る手順はとらない。

これにより空回線を効率よく使用することができ、また
入れ替える呼の回数を最少にすることができる。

［１１，２，２，３再記列情報の伝達方法再配列情報の
伝達方法即ちＰＯＳＴ　　ＡＣＭと対向するＡＤ　　Ｒ
ＥＬＬＯＣＡＴＯＲ，間における情報伝達方法について
述べる。第４図は、呼種Ｚｋにおいて、２．からＺｌへ
配列替を行なったとき、その再配列情報の伝達手順を示
したものである。ＰＯＳＴ　　ＡＣＭよりの再配列情報
によりＡＤ　　ＲＥＬＬＯＣＡＴＯＲは通話路メモリの
読出しアドレスを変更し、その変更が終了した時点でＰ
ＯＳＴ　　ＡＣＭは再配列後の情報を最新の書き込みア
ドレス情報とする。これにより、ＡＤＣＴＬより次の再
配列情報が受信可能となる。

■、アドレスコントローラ回路の構成（、）本発明の特
徴は再配列制御の多元交換スイッチのアドレスコントロ
ーラにより制御することである。以下アドレスコントロ
ーラ部の構成の一実施例を詳細に述べる。

■、１．ニューラルネットワーク まず説明に先だちアドレスコントローラ部の回路として
用いたニューラルネットワークの条件を以下に示す。

ニューラルネットワークとは、脳の基本素子ニューロン
をシナプスで相互に結合したネットワークである。第８
図（ｂ）の特性を持つアンプでニューロンをモデル化し
、またシナプスをコンダクタンスでモデル化できる。−
例として第８（ａ）にＨｏｐｆｉｅｌｄ形のニューラル
ネットワークのアナログ回路を示す。

外部入力電流Ｉｉは外部刺激に対応する・ニューラルネ
ットは多数のニューロンが並列処理を行うため高速演算
が可能となる。

パターン認識や総合的判断に特質を発揮するといわれて
いる。

ここでアドレス・コントローラ（ＡＤＣＴＬ）に必要な
機能とニューラルネットの特徴を比較対応させた結果を
第３表に示す。

第 ３ 表 アドレスコントローラに必要な機能と ニューラルネットワークの特徴との比較以上のような比
較からニューラルネットワークはアドレスコントローラ
に適した特徴を持つ。今回は多種のニューラルネットワ
ークの中から、最適問題に適するといわれるＨｏｐｆｉ
ｅｌｄ形のニューラルネットワークを用いる。第８図（
、）の電子回路の動作はアンプの入力をＵｉ、出力をＶ
ｉ＝　ｆ （Ｕｉ） とすると次式で与えられる。

ただして＝ＲＣ シナプス結合が対称的（Ｔｉｊ＝Ｔｊｉ）であり、アン
プの立上りが十分に鋭いとき式（１）の系は次式のエネ
ルギー関数 をもち、ある安定状態に収束する。

このとき各ニューロンを表すアンプの出力は１かＯに収
束することが知られている。

■、２．ツリーモデルからニューラルネットワークへの
変換 Ｘｉ、Ｙｊ、Ｚｋの３呼種を例にツリーモデルをニュー
ラルネットワークへ変換する方法について述べる。

（ニューロンの入出力関係） ＵＸＩ：Ｘｉの入力　ＶＸＩ　：　Ｘｉの出力ＵＹＩ：
Ｙｌの入力　ＶＹＩ：Ｙｌの出力ＵＹ２：Ｙ２の入力　
ＶＹ２：Ｙ２の出力Ｕｚ１〜ＵＺ４：Ｚ１〜Ｚ４の入力 Ｖｌｌ　〜ＶＺ４　：　Ｚｌ−Ｚ４（７＋出出力各種Ｘ
ｉ、Ｙｊ、Ｚｋをニューロンに対応させる。各ニューロ
ンのつながり方の関係を第９図のように定義する。各ニ
ューロンの入出力特性は第８図（ｂ）のＶ　ｉ　＝　ｆ
　（Ｕ　ｉ　）　　（ｉ　＝　Ｘ　１　、　Ｙｌ・・・
）に従うものとする。

■、３．呼配列の状態とニューロンの状態第９図のよう
な関係でニューラルネットワークを考えた場合、各呼種
の配列状態とニューロンの状態は以下の関係に対応すけ
できる。

呼配列済二ニューロンは興奮状態にある。

呼配列不可：ニューロンは興奮状態になれない。

（制御状態） 種木配列：ニューロン抑制状態にある。

ニューラルネットワークを用いたアドレスコントローラ
の実現方法１ １■、４．アドレスコントローラ（ＡＤＣＴＬ）の入出
力条件と処理 Ｈｏｐｆｉｅｌｄ形のニューラルネットワークを用いて
呼の最適配列問題を解くため、問題を式（２）のエネル
ギー関数で表現する必要がある。エネルギー関数が決定
すればＴｉｊ、Ｉｉが決まりニューラルネットワークが
実現できる。

１フレーム当り８タイムスロットを割当てる場合を例に
Ｔｌｊ＋　　Ｉ　ｉの決定方法について述べる。

第１０図はアドレスコントローラ（ＡＤＴＣＴＬ）の入
出力条件と処理概要を示したものである。

（エネルギー関数Ｅの導出） ｉ）禁止条件 アドレス・コントローラの状態をエネルギー関数Ｅｉで
表現する。まず第１０図に示した■〜■の禁止状態のと
きエネルギー関数Ｅの値が大きくなるように割当てる。

つまり第８図（ａ）の回路が安定したときの状態が（２
）の値が最小となるようにコンダクタンスＴｉｊ、外部
入力電流Ｉｉを求める。

さてこの最適配列問題を計算するための各配列パターン
は、ツリーモデル上のＸｉ、Ｘ２．Ｙｌ〜Ｙ４．Ｚｌ〜
Ｚ８を用いて表現できる。そこでこれらＸ１〜Ｚ８の１
４個を各々１つのニューロンに対応させ、そのニューロ
ンの出力を各々ＶＸＩ。

ＶＸ２．ＶＹＩ−ＶＺ７．ＶＺ８とする。

呼が配列されたニューロンの出力は１．配列されないニ
ューロンの出力はＯになるようにエネルギー関数Ｅを決
定すれば、禁止状態のときＥの値を大きくすることがで
きる。

呼種ｘ、ｙ、ｚの各々の個数をＮＸ、ＮＹ、ＮＺとする
と第１Ｏ図に示す呼の配列に関する禁止条件は、次の■
から■のように表現できる。

■重複配列禁止条件 重複配列禁止とは、第１１図に示すａ　＝　ｄのように
ツリーをたどった時、ａ　”　ｄの各々では配列可能な
呼が０個又は１個しか存在しないことである。

この状態を最小のエネルギー状態とする０例えばａに注
目するとＶＸＩ−ＶＹ１＋ＶＹ１−ＶＺＩ＋ＶＺ１−Ｖ
Ｘ１＝ＯとなるのはＶＸＩ、ＶＹＩ。

ＶＺＩ全てＯ又はどれか１つだけが１の時だけである。

ｂ−ｄも同様である。これより以下のエネルギー関数Ｅ
□を得る。

＋ＶＹ１−ＶＺ１＋ＶＹ１−ＶＺ２ 十ＶＹ２−ＶＺ３＋ＶＹ２−ＶＺ４ 十ＶＸ１−ＶＺ１＋ＶＸ１−ＶＺ２ ＋ＶＸｌ−ＶＺ３＋ＶＸ１−ＶＺ４ ＋ＶＸ２−ＶＹ３＋ＶＸ２−ＶＹ４ ＋ＶＹ３−ＶＺ５＋ＶＹ３−ＶＺ６ ＋ＶＹ４−ＶＺ７＋ＶＹ４−ＶＺ８ 十ＶＸ２−ＶＺ５＋ＶＸ２−ＶＺ６ ＋ＶＸ２−ＶＺ７＋ＶＸ２−ＶＺ８） ・・・（３）　　Ｋｌは正の定数 ■呼数保存の条件 ＡＤＣＴＬによる呼の配列の前後で、総呼数が変化して
はいけない、配列前の総呼数をＮ　（＝ＮＸ＋ＮＹ＋Ｎ
Ｚ）とすると配列後もＮである。

これは次式で表現できる。

ただしＮ＝ＮＸ＋ＮＹ十ＮＺ Ｋ２は正の定数 式（４）は最初入力としてＮを与えると、各ニューロン
の出力ＶＸＩ〜ＶＺ８の値が１（つまり呼が配列されて
いる状態）となる個数の総和との差がＯとなり、入力呼
数と出力呼数が等しい時に限りＯとなる。

■異種種入替禁止条件 呼の配列前後で異種種間の入替があってはいけない。ｘ
、ｙ、ｚの回線に占める容量は各々４゜２．１であるか
ら総容量Ｇは Ｇ＝４ＸＮＸ＋２ＸＮＹ＋ＩＸＮＺ・・・（５）である
、呼の再配列前後で総呼数Ｎ　（＝ＮＸ＋ＮＹ＋ＮＺ）
が不変（式（４））で、総容量Ｇが不変ならば異種種間
の入替はおこらない、よって次式を得る。

Ｋ３は正の定数 以上■〜■の条件によって求められる式（３）（４）（
６）が呼を無矛盾で配列する条件から求められるエネル
ギー関数である、 ｉｔ）　　最適配列条件 最適配列条件を表現するため第１２図にニューロン間の
距離を定義する。

例えばＸｌとＺ５の距離ｄ　（Ｘｉ、Ｚ５）はｄ（ＸＩ
、Ｚ５）　＝ｄ（ＸＩ、Ｘ２）＋ｄ（Ｘ２．Ｙ３）＋ｄ
（Ｙ３．Ｚ５）＝２＋１＋１＝４ となる、このように距離を定義すると呼を最適に配列す
ることは、生起しているすべての呼にニューロンの出力
が１）の間の距離の総和を最小にすることと等価となる
。従い呼の間の距離の総和の大小をエネルギー関数の大
小に対応させ次式を得る。

ここで に、は正の定数 Ａ、ＢはＸｉ、Ｙｊ、Ｚｋを意味する。

以上より求めるエネルギー関数Ｅｔ−Ｅ□からＥ。

までの和 Ｅ＝Ｅユ＋Ｅ２＋Ｅ、＋Ｅ４　　　　　・・・（８）と
なる＠　Ｋ１．に、、に、が十分に大きければ、呼の配
列が矛盾なく行なわれ、Ｅ工＝Ｅ、＝Ｅ、＝０となりＥ
　（＝Ｅ４）が最小となる特種の間の距離の総和が最小
になる。その時、最適な呼の配列パターンが各ニューロ
ンの出力ＶＸｔ〜Ｖｚｓから求められる。

式（８）を式（２）の形に書きかえて５結合コンダクタ
ンスＴ、外部入力電流工が求められ第１３図のアナログ
回路が得られる。この時コンダクタンスＴｉｊが負とな
るが、これはニューロンを表わすアンプの出力の極性を
反転させてＴｉｊを正とすることに対応する。又１．Ｊ
はそれぞれＣＸＩ、Ｋ２．Ｙｌ、Ｙ２−・、Ｙ４．Ｚｌ
、Ｚ２−　、Ｚ８ｊ＝Ｘ１．Ｋ２．Ｙｌ、Ｙ２−、Ｙ４
．Ｚｌ、Ｚ２−、Ｚ８　　　・（９）を現わす。

また第１３図の各パラメータ値を以下に示す。

第１６図のニューラルネットに与える定数Ｔ、　Ｉの式 ％式％ （１ ） （１ ） （１ ） ） ） ） ） ） ） ） ） ） ） ） ） ） ） （ただしＮ＝ＮＸ＋ＮＹ十ＮＺ、Ｇ＝４ＮＸ＋２ＮＹ＋
ＮＺ）本実施例では第１３図のアドレスコントローラを
図１のアドレスコントローラとして用いた。このアドレ
スコントローラにより呼の最適な配列情報が得られる。

■、デアドレスコントロー回路の構ｔ　（ｂ）以下、本
発明のアドレスコントローラ部の他の実施例による構成
を詳細に述べる。

■、１．ニューラルネットワーク まず説明に先だち、第２の実施例のアドレスコントロー
ラ回路として用いたニューラルネットワークの条件を以
下に示す。

ニューロンは第１４図（ａ）に示すように複数の入力と
１つめ出力を持ち、入力の総和があるしきい値θを越え
ると出力が急峻に立上がる特性をもつ。この特性は第１
４図（ｂ）に示すような関数で近似される。このニュー
ロンを相互に重み係数Ｗｊｉをもつリンクで結合したも
のがニューラルネットワークである。Ｗｊｉの添字ｊと
ｉはニューロンｉからニューロンｊへのリンクであるこ
とを示す。

−例として第１４図（Ｑ）にフィードフォワード構造の
ニューラルネットワークを示す、このニューラルネット
ワークの入力層の各ニューロンに入力を与えると、各ニ
ューロンが各入力に応じて、各出力値にリンクの重み係
数Ｗｊｉを掛けた値を次の隠れ層のニューロンの入力と
して伝える。このように入力層から出力層に向って値が
伝わっていく。

このフィードフォワード構造をもつニューラルネットワ
ークに対して誤差逆伝播学習を行うことである入カバタ
ーンベクトルｐ＝　（ｐ□、Ｐ２．・・・Ｐｎ）に対し
て任意の出カバターンベクトル０＝（０，，０２，−、
Ｏｎ）を１対１又は多対１に対応させることができる。

ここで誤差逆伝播学習のアルゴリズムについて以下に説
明する。

■、２．誤差逆伝播学習 誤差逆伝播学習のアルゴリズムは音波講座ソフトウェア
科学１６Ｆ認識と学習」　（安西祐一部）の第１０章な
どに詳しい、ここで入力層、隠れ層、出力層からなるフ
ィードフォワード構造のニューラルネットワークに対し
て。

誤差逆伝播学習のアルゴリズムの適用方法を以下の［１
］〜［８］に述べる。

［１１呈示された入カバターンＰユに対して各ニューロ
ンの出力を入力層から出力層に向けて順に計算する。

［２］出力層の各ニューロンｊのパターンＰに対する出
力Ｏｐｊとその理想の出力ｒｐｊとの誤差δｐｊを計算
する。

このｒｐｊを教師信号と呼ぶ。

［３］ニユーロンｊの出力とニューロンｉの入力を結ぶ
リンクの結合係数をＷｉｊとする。

出力層のニューロンｊについて、δｐｊと実際の出力Ｏ
ｐｊから（１０）式 ％式％（１０） ） により隠れ層のニューロンｉから出力層のニューロンｊ
に入る重みの変化量ΔｐＷｊｉを求める。

［４］出力層のニューロンｊに入るすべてのリンクの重
みＷｊｉをＷｊｉ＋ΔｐＷｊｉに変更する。

［５］次に隠れ層のニューロンｊに対して（１１）式 ％式％（１１） を用いて出力誤差δｐｊを計算する。

またｆ′はｆ　（ｘ）の微分を表わす。

［６］　　［５］で計算した隠れ層のニューロンｊにつ
いて、δｐｊと実際の出力Ｏｐｊから（１）式を用いて
ｊに直接穴るリンクの重みの変化量ΔｐＷｊｉを求める
。

［７］　　［６］で計算している隠れ層のニューロンｊ
について、ｊに入る各リンクの重みＷｊｉをＷｊｉ＋Δ
ｐＷｊｉに変更する。

［８］　　［１］〜［８］を各入出力データに対して繰
返し行い、すべてのリンクの重みを繰返し変化させる。

最後に誤差の２乗の総和Σδｐｊ２がある値以下になっ
た時、学習を終了したとみなす。

この学習が終了したネットワークにある入カバターンベ
クトルＰを加えると、それに対応する出力Ｏｐが出力層
にあられれる。

■、３．誤差逆伝播ニューラルネットワークのアドレス
コントローラへの応用 この誤差逆伝播ニューラルネットワークにおいて、ツリ
ーモデル上での呼の生起パターンと新たに生起した呼種
（Ｘ、Ｙ、Ｚ）を入カバターンベクトルとして与える。

またその入カバターンに対する理想出力を教師信号とし
て与えて、上記［１］〜［８］のアルゴリズムを用いて
学習する。

この入カバターンベクトルと。

理想出力（教師信号）の−例をツリーモデルの形で表現
したものを第９図に示す、第９図の（ａ）は現在呼種Ｚ
が２つ（Ｚｌと２３）が運ばれている状態を示す。この
時呼種Ｙが新たに生起すると、Ｚ３の呼を２２に入れ替
えてＹ２　（Ｚ３と２４を２つ合わせた領域）を空け、
そのＹ２で呼種Ｙを運ぶ、これが第９図（ｂ）の状態で
ある。この場合の入カバターンベクトルＰとこのＰに対
する理想出力ベクトルｒｐをそれぞれ Ｐ　＝　（ＸＩ、Ｙｌ、Ｙ２．Ｚｌ、２２．Ｚ３．Ｚ４
．ｘ、ｙ、ｚ）＝　（０，０，０，１，０，１，０，０
，１，０）ｒ　ｐ　＝　（ＸＩ、Ｙｌ、Ｙ２．Ｚｌ、Ｚ
２．Ｚ３．Ｚ４）＝　（１，０，１，１，１，０，０） と表現する。Ｘｉ、Ｙｌ、Ｙ２．Ｚｌ、Ｚ２．Ｚ３、Ｚ
４はツリーモデルと対応し、Ｐの要素Ｘ。

ｙ、ｚは新たに生起した呼２０種を示す、なおＰ。

○Ｐいずれのベクトルの要素においても“１ｎが呼があ
り　＃　Ｑ　ＰＩが呼がなし、を表わす。

以上のような入カバターンベクトルＰと理想出力ベクト
ルｒｐによって学習が完了したニューラルネットワーク
を用いて呼の配列位置を決定することができる。また再
配列位置も決定することができる。ここでは簡単のため
１フレーム内の基本交換単位が４つの場合について学習
を行なった例を示す。

なお本例での入力層、隠れ層及び出力層の各ニューロン
数を第４表に示す。その後各リンクの重み係数を示す、
ここでＷｌ　［ｊ］　　［ｉｌは入力層のニューロンｉ
から隠れ層のニューロンｊへのリンクの重み係数を示し
、Ｗ２　［ｊ］　　［ｉｌは隠れ層のニューロンｉから
出力層のニューロンｊへのリンクの重み係数を示す。

以下余白 第 表 以上のようなリンクの重み係数を用いた第８図（Ｃ）に
示したフィードフォワード構造のニューラルネットワー
クを第１図のアドレスコントローラとして用いた。この
アドレスコントローラにより呼の入れ替え回数が最小と
なる再配列情報が得られる。

■、多元交換スイッチを用いた伝送装置今回発明した多
元呼再配列制御方式は、伝送分野で特に第一種電気通信
事業者のディジタル専用線を利用して「音声」　「デー
タ」　「画像」のマルチメディアを６４に−Ｍ６ビツト
／秒の高速ディジタル回線に時分割に束ねて目的地に伝
送する時分割多重装置ｌｌ　（ＴＤＭ）へ応用すること
ができる。

詳細な説明を第１２図の時分割多重装置の実施例を用い
て述べる。

１９〜２０．３４〜３５は、ベアラ速度８　Ｋｂ／ｓ端
末２１〜２２．３６〜３７は−〃１６Ｋｂ／ｓ　ｎ２３
〜２４．３８〜３９は、　　　　＃　　３２Ｋｂ／ｓ　
　＃２５と４０は、時分割多重装置、２６〜３０は、端
末インターフェース部、３１は、多重化スイッチ部、３
２は多重化制御部、３３はラインインタフェース部で構
成されており、各ベアラ速度の端末は、あらかじめ３２
の多重化制御部により２６〜３０端末インタフエースを
速度ディジタル回線に固定的にタイムスロット（又はビ
ット）を割付けて使用している。

例ば、１９と２０のベアラ速度８　Ｋｂ／ｓ端末と２１
のベアラ速度１６Ｋｂ／ｓ端末が２６〜２８の端末イン
タフェースを介して、３１の多重化スイッチ部にて多重
され、３３のラインインタフェース部を介して高速ディ
ジタル回線、４０の時分割多重装置を介して、３４〜３
５のベアラ速度８　Ｋｂ／ｓ端末と、３６のベアラ速度
１６Ｋｂ／ｓ端末と接続されているとき、２３のベアラ
速度３２Ｋｂ／ｓの端末から新たに２９の端末インタフ
ェースを介して、３２の多重化制御部へ接続要求が発生
したとき、３２の多重化制御部は３２Ｋｂ／ｓベアラ速
度の割付が可能と判断し、今回発明した多元呼再配列制
御方式を用いた３１の多重化スイッチ部にて３１の（Ｉ
Ｉ）に示す呼の再配列を行ない、３１の多重化スイッチ
部の（１）の５ビツトのｂ工を２ビツトのｂユに変換し
た新・旧のビット情報及びベアラ速度及び４０の時分割
多重装置の端末インタフェース部情報を３２の多重化制
御部へ送出し、３２の多重化制御部にてあらかじめ再配
列情報送受信用ビット高速ディジタル回線に固定的に割
付けられたＮビット（数ビツト構成）にセットし、４０
の時分割多重装置へ送出し１割付が可能となりしだい。

２３のベアラ速度３２Ｋｂ／ｓ端末を２９の端末インタ
フェース部を介して３工の多重化スイッチ部の（ｍ）に
示す様にビット割付けし、３１のラインインタフェース
部を介して４０の時分割多重装置を経由し３８のベアラ
速度３２Ｋｂ／ｓの端末と接続することができる。

上記動作により、高速ディジタル回線の空きタイムスロ
ット（又はビット）を有効に利用することができ、経済
的な、時分割多重装置を提供することができる。

〔発明の効果〕

以上本発明の実施例について述べたが１本発明により以
下に記載されるような効果を奏する。

１、ＰＢＸへの応用 ディジタル回線サービスで多元通信を行う方法としては
、■ＰＢＸに多元交換スイッチを設ける。

■公衆網内に多元交換スイッチを設ける。の２通りが考
えられる。第１０図はＰＢＸに多元交換スイッチを設け
た場合の構成例および通信例を示すものである。各ＰＢ
Ｘと公衆網はエインタフェース（ＢＲＩ又はＰＲＩ）で
接続されており、公衆網の基本交換単位は６４Ｋｂ／ｓ
である。このことから例えばＰＢＸＡとＰＢＸＢ〜ＰＢ
ＸＥ間とがそれぞれ通信を行うためには、ＰＢＸＡと公
衆網間にＢチャネルが最低４本設備されていればよい、
このようにＰＢＸに多元交換スイッチを設けることの利
点は、既存の公衆網に対し変更を行なわずに多元通信が
行なえる点である。

■、集線スイッチへの応用 多元通信を行なうＰＢＸが増加するに比例して。

設備するＢチャネル数を増加させていかねばならない。

この場合、６４Ｋｂ／ｓ以下の通信が少ないユーザに対
しては設備の利用効率が低下するという欠点がある。し
かし、この問題は、公衆網内のＬＳ交換機に多元交換ス
イッチを設けることにより解決できる。つまりＬＳ交換
機内の集線スイッチの一部を多元交換可能な構成にすれ
ば良い。第１１図は６４Ｋｂ／ｓ集線スイツチに多元交
換スイッチを付加する構成であり、既存のＬＳ交換機の
変更を極力おさえる方式である。

■８時分割多重装置への応用 時分割多重装置は、第１種電気通信事業者のディジタル
専用線を利用して、音声、画像、データ等のマルチメデ
ィアを６４Ｋｂ／ｓ〜６Ｍｂ／ｓの高速ディジタル回線
に時分割に束ねて目的地に伝送する装置である。従来の
時分割多重装置は複数のベアラ速度の端末を端末インタ
フェースを介して多重化スイッチ部にて多重化し高速デ
ィジタル回線に固定的にタイムスロットを割付けていた
。しかし、第１２図に示すようにベアラ速度８　Ｋｂ／
ｓの端末１９と２０及びベアラ速度１６Ｋｂ／ｓの端末
２１が多重化スイッチ部のＩに割付けられていた場合、
ベアラ速度３２Ｋｂ／ｓの端末を使用することができな
い。このように接続端末が多くなればなるほどタイムス
ロット（又はビット）が空いているにもかかわらず呼を
運べない状態が生じる。このように時分割多重装置にお
いて、多重装置においても、多元交換スイッチ同様呼の
配列上の制約条件がある。そこで第１２図に示す時分割
多重装置の多重化スイッチ部に再配列制御方式を用いる
ことで多重化スイッチの■のビット配列に呼を再配列し
、空き回線を捕捉し、端末５からの３２Ｋｂ／ｓの呼を
■の状態に示すような配列で運ぶことができる。この方
法により伝送路を効率よく使用できる。

【図面の簡単な説明】

第１図は多元交換スイッチと呼の再配列制御の構成図、
第２図は音声及びデータのフレーム構成図、第３図は多
元呼の分類図、第４図はツリーモデルの説明図、第５図
は通話路メモリ上の多元呼の配列を示す図、第６図は多
元呼のツリーモデル上の呼の配列例、第７図は再配列情
報の伝達方法を示す図、第８図（ａ）はホップフィール
ド形のニューラルネットワークのアナログ回路のモデル
図、第８図（ｂ）は、ニューロン細胞をモデル化したア
ンプの入出力特性図、第９図はツリーモデルからニュー
ラルネットワークへの変更を示すツリーモデル図、第１
０図はアドレスコントローラの入出力条件と処理を説明
する概要図、第１１図は呼の重複配列禁止条件を示すツ
リーモデル図、第１２図はニューロン間の距離の定義を
示すツリーモデル図、第１３図はニューラルネットワー
クを用いたアドレスコントローラの回路図、第１４図（
ａ）はニューロンのモデルを示す図、第１４図（ｂ）は
ニューロン細胞をモデル化した入出力特性図、第１４図
（ｃ）はフィードフォワード構造のニューラルネットワ
ークの構成図、第１５図（、）は入力パタ−ンベクトル
の一例を表現したツリーモデル図、第１５図（ｂ）は第
１５図（ａ）の状態で呼種Ｙが生起した時のアドレスコ
ントローラの理想出力を表現したツリーモデル図、第１
６図は多元交換スイッチを有したＰＢＸ間の通信例を示
す図、第１７図は多元交換スイッチを有した集線スイッ
チの構成図。 第１８図は本発明の多元交換スイッチを応用した時分割
多重装置の構成図である。 １・・・ポストアドレスコントロールメモリ、２・・・
アドレスコントローラ、 ３・・・プリアドレスコントロールメモリ、４・・・通
話路メモリ、 ５ａ及び５ｂ・・・アドレスカウンタ、６・・・アドレ
スカウンタ、 ７・・・アドレスコントロールメモリ、８ａ〜８ｅ・・
・分岐／挿入、 ９ａ・・・多元交換スイッチＡ、Ｂ、 １０・・・電流供給装置、　　　１１・・・コンダクタ
ンス、１２・・・ニューロン特性をもったアンプ。 １３ａ〜１３ｅ−Ｐ　Ｂ　Ｘ　Ａ　”　Ｐ　Ｂ　Ｘ　Ｅ
、１４ａ〜１４ｃｍ局Ａ−Ｃ１ １５・・・多元交換スイッチ、 １６ａ及び１６ｂ・・・多元分離装置、１７ａ、　１７
ｄ−ＯＣＵ、 １８ａ＝１８ｄ−コーデック、 １９〜２０．３４．３５−・・ベアラ速度８　Ｋｂ／ｓ
の端末、２１、２２．３６．３７・・・ベアラ速度１６
Ｋｂ／ｓの端末。 ２３、２４．３８．３９−・・ベアラ速度３２Ｋｂ／ｓ
の端末。 ２５、４０は時分割多重装置、 ２６〜３０・・・端末インタフェース部、３１・・・多
重化スイッチ部、　３２・・・多重化制御部。 ３３・・・ラインインタフェース部。 １０５８ 察 図 纂 ６ 図 （ａ） （ム） のＩ記列湊 ○未配列 嵩 ’ｒ’ｒ’ｒ’）ｆ’＠−ＭＶＬｙｕぞ５→すＣＮ１ｍ
／ＭＬＬ＋’＋１’＊”Ｊ／ｒ’（’７’）Ｔ”ｂ）稟 茹 Ｘ１ ↑ ゝソ１）−モ、テ゛ルかうニューラルネ、ットワーグへ
の麦挾嵩 １０ 図 算 １ 図 烏 ２ 図 ニューロンＴｇ１の距離 察 １４ 面 （のニューロンＯモデル （ｂ）ニューロンり入出々関赤 （Ｃ） 嵩 ５ 図 （０−） （ｂ） Ｏ−−−一畔か宅有１ていることｔｉｔ。 ○−−−−空であるミヒを米す。 篇 １７ 図 多元交換７Ａ−＋を有した集錦グ〜チ

Claims (1)

1. 【特許請求の範囲】 １、伝送路上に設定された２＾Ｍタイムスロット（Ｍ：
   正の整数）を有するフレーム内に、新たに生起した２＾
   Ｎ（Ｎ：正の整数、Ｎ＜Ｍ）のタイムスロット数を占有
   する多元呼を多重化する多元呼再配列制御方法であって
   、 該フレーム内の未配列タイムスロット数が ２＾Ｎまたはそれ以上であり、かつ該２＾Ｎタイムスロ
   ットを占有する多元呼が配列可能な位置に他の多元呼が
   未配列の場合、その位置に該多元呼を配列し、 一方、該フレーム内に未配列タイムスロット数が２＾Ｎ
   又はそれ以上あり、該２＾Ｎタイムスロットを占有する
   多元呼が配列可能な位置に２＾Ｎタイムスロット以下の
   他の多元呼が配列されている場合は、該他の多元呼を他
   の空き位置に再配列した後、該２＾Ｎタイムスロットを
   占有する多元呼を配列することを特徴とする多元呼再配
   列制御方法。 ２、伝送路上に設定された２＾Ｍタイムスロット（Ｍ：
   正の整数）を有する複数のフレーム内に、新たに生起し
   た２＾Ｎ（Ｎ：正の整数、Ｎ＜Ｍ）タイムスロット数を
   占有する多元呼を多重化する多元呼再配列制御方法であ
   って、 該複数のフレーム内の未配列タイムスロット数が２＾Ｎ
   またはそれ以上であり、かつ該２＾Ｎタイムスロットを
   占有する多元呼が配列可能な位置に他の多元呼が未配列
   の場合、その位置に該多元呼を配列し、 一方、該複数のフレーム内に未配列タイムスロット数が
   ２＾Ｎ又はそれ以上あり、該２＾Ｎタイムスロットを占
   有する多元呼が配列可能な位置に２＾Ｎタイムスロット
   以下の他の多元呼が配列されている場合は、該他の多元
   呼を該複数のフレーム内の他の空き位置に再配列した後
   、該２＾Ｎタイムスロットを占有する多元呼を配列する
   ことを特徴とする多元呼再配列制御方法。 ３、請求項１または２記載の多元呼再配列制御方法にお
   いて、 ベアラ速度の異なる多元呼の速度を ６４［ｋｂ／ｓ］×２＾−＾ｉ（ｉ：整数）で表される
   値に系列化し、 該系列化された多元呼のうち最低のベアラ速度の多元呼
   を基本交換単位とすることを特徴とする多元呼再配列制
   御方法。 ４、請求項１または２記載の多元呼再配列制御方法にお
   いて、 フレーム内の未配列タイムスロット数が２＾Ｎまたはそ
   れ以上有る場合、 ２＾Ｎタイムスロットを占有する多元呼が配列可能な複
   数の位置に存在する他の多元呼のタイムスロット数を ２＾Ｎ＾−＾ｎ（１≦ｎ≦Ｎ、ｎは整数） で表したとき、該配列可能な複数の位置のうちｎが最大
   となる位置の他の多元呼を他の空き位置に再配列した後
   、該２＾Ｎタイムスロットを占有する多元呼を配列する
   ことを特徴とする多元呼配列制御方法。 ５、フレーム単位に配列された複数の呼のデータの書き
   込み及び読みだしを行い、読み出したフレームをハイウ
   エイへ出力する通話路メモリと、交換すべき呼のフレー
   ム上の位置情報、及び生起又は消滅した呼の速度等の呼
   の情報を制御する呼制御部と、 該呼制御部からの該呼情報を受信し、蓄積するプリアド
   レスコントロールメモリと、 通話路メモリのフレーム上の各呼の位置を決定すると共
   に、新たに呼が生起した場合、必要に応じて既に配置し
   た呼の位置を変更し、新たに生起した呼の配置を行い、
   再配列された各呼の位置情報を出力するアドレスコント
   ローラと、該位置情報をアドレス情報に変換し、通話路
   メモリへ出力すると共に、該アドレスコントローラによ
   って該位置情報が変更された場合、対向する多元交換ス
   イッチへ該変更された位置情報を送出するポストアドレ
   スコントロールメモを有することを特徴とする多元交換
   スイッチ。 ６、請求項５記載の多元交換スイッチにおいて、前記通
   話路メモリの書き込み制御は、ランダムライト、読み出
   し制御は、シーケンシャルリードで行われることを特徴
   とする多元交換スイッチ。 ７、請求項５記載の多元交換スイッチにおいて、前記ア
   ドレスコントローラは、該フレーム内の未配列タイムス
   ロット数が２＾Ｎ（Ｎ：正の整数）またはそれ以上であ
   り、かつ該２＾Ｎタイムスロットを占有する多元呼が配
   列可能な位置に他の多元呼が未配列の場合、その位置に
   該多元呼を配列し、 一方、該フレーム内に未配列タイムスロット数が２＾Ｎ
   又はそれ以上有り、該２＾Ｎタイムスロットを占有する
   多元呼が配列可能な位置に２＾Ｎタイムスロット以下の
   他の多元呼が配列されている場合は、該他の多元呼を他
   の空き位置に再配列した後、該２＾Ｎタイムスロットを
   占有する多元呼を配列することを特徴とする多元交換ス
   イッチ。 ８、請求項７記載の多元交換スイッチにおいて、前記ア
   ドレスコントローラは、該フレーム内の未配列タイムス
   ロット数が２＾Ｎまたはそれ以上有る場合、 ２＾Ｎタイムスロットを占有する多元呼が配列可能な複
   数の位置に存在する他の多元呼のタイムスロット数を ２＾Ｎ＾−＾ｎ（１≦ｎ≦Ｎ、ｎは整数） で表したとき、該配列可能な複数の位置のうちｎが最大
   となる位置の他の多元呼を他の空き位置に再配列した後
   、該２＾Ｎタイムスロットを占有する多元呼を配列する
   ことを特徴とする多元交換スイッチ。 ９、請求項８記載の多元交換スイッチにおいて、さらに
   、ｎが最大となる呼の配列パターンを出力するよう学習
   するニューラルネットワークで構成されたを備え、 前記アドレスコントローラは、該多元呼再配列位置決定
   回路が出力する配列パターンにより多元呼を配列を行う
   ことを特徴とする多元交換スイッチ。 １０、ハイウェイからのフレーム単位に配列された複数
   の呼のデータの書き込み及び読み出しを行う通話路メモ
   リと、 交換すべき呼のフレーム上の位置情報、及び生起又は消
   滅した呼の速度等の呼の情報を制御する呼制御部と、 該呼制御部からの該呼情報を受信し、蓄積するアドレス
   コントロールメモリと、対向する多元交換スイッチより
   再配列された各呼の位置情報を受信し、該通話路メモリ
   の読み出しアドレスの情報を変更するアドレス位置変更
   回路 を有することを特徴とする多元交換スイッチ。 １１、請求項１０記載の多元交換スイッチにおいて、前
   記通話路メモリの書き込み制御は、シーケンシャルライ
   ト、読み出し制御は、ランダムリードで行われることを
   特徴とする多元交換スイッチ。 １２、請求項５又は請求項１０記載の多元交換スイッチ
   を備え、該多元交換スイッチ用いて交換処理を行なうこ
   とを特徴とする時分割交換機。 １３、複数の種類のベアラ速度の端末を収容する複数の
   端末インタフェース部と、 ディジタル回線と多重化スイッチ部との間のインタフェ
   ースを行なうラインインタフェース部と、 該端末インタフェース部からのデータを多重化制御部の
   制御により該ラインインタフェース部を介して高速ディ
   ジタル回線に多重化する多重化スイッチ部と、 該端末インタフェース部からのデータを固定的に該ディ
   ジタル回線に割り付けるよう該多重化スイッチ部を制御
   するとともに、端末インタフェース部から新たな接続要
   求が発生したとき、必要に応じて既に割り付けたデータ
   の位置を変更し、新たに接続要求のあった端末インタフ
   ェース部からのデータを割り付けるよう該多重化スイッ
   チ部を制御する多重化制御部とを有することを特徴とす
   る伝送装置。 １４、請求項１３記載の伝送装置において、前記多重化
   制御部は、割り付けたデータの位置情報、ベアラ速度の
   種類及び端末インタフェース部の帰属情報からなる再配
   列情報を前記ディジタル回線へ送出する手段を有するこ
   とを特徴とする伝送装置。 １５、複数の種類のベアラ速度の端末を収容する複数の
   端末インタフェース部と、 ディジタル回線と多重化スイッチ部との間のインタフェ
   ースを行なうラインインタフェース部と、 該ラインインタフェース部を介して受信した該ディジタ
   ル回線からのデータを多重化制御部の制御により各該端
   末インタフェース部への出力データに割り付ける多重化
   スイッチ部と、該ラインインタフェース部を介して該デ
   ィジタル回線から受信した再配列情報により該多重化ス
   イッチ部を制御する多重化制御部とを有することを特徴
   とする伝送装置。