CN1976486B - 一种信令转发系统及其方法 - Google Patents

Abstract

本发明公开了一种信令转发系统及其方法，包括：第一、第二信令转发装置，将接收到信令解析后，将非本级地址的信令转发出去；进一步的通过将信令发送至选择模块，选择模块根据误码率将信令比较后，选择将误码率低的转发装置转发的本级信令发送至CPU。本发明能节省CPU用于对地址解析的资源，提高了CPU的工作效率。可以实现多个转发装置的信令交换，而且当两个转发装置之间的一条链路出现故障时，仍然可以通过另一条链路实现信令的正常交换。本发明有实现简单、修改方便、经济的优点。

Description

一种信令转发系统及其方法

技术领域

本发明涉及一种信令转发系统及其方法，特别涉及一种用可编程逻辑器件来进行信令转发的系统及其方法。

背景技术

信令转发的方法有很多种，并且在通信领域中被广泛应用。但已有的方法中提到的信令转发都是以CPU实现的。

使用CPU转发信令时，所有的信令都传送给CPU，CPU首先解析信令地址，判断此信令是否属于本级单元所需信令，若不是，则将此信令转发出去。这样的不足在于：若是有大量不属于本级转发单元的小包连续送到CPU，则会无谓的大量消耗CPU的资源。

CPU的工作效率直接影响到信令转发的速度高低，反映了信令转发的性能高低，因此，如果CPU的资源被大量消耗的话，将会导致信令转发功能的降低。

发明内容

本发明所解决的技术问题在于提供了一种信令转发系统及其方法，以解决在信令转发中，CPU因信令地址解析而导致的资源消耗。

为解决上述技术问题，本发明提供了一种信令转发系统及其方法，包括CPU，本系统还包括：第一信令转发装置，与所述CPU相连，把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令转发出去。

所述第一信令转发装置可以包括：

第一地址解析模块，把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令发送至调度器模块；

第一调度器模块，将从所述CPU与第一地址解析模块发出的信令转发出去。

本系统还可以进一步包括：

第二信令转发装置，与所述CPU相连，把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令转发出去。

所述第二信令转发装置可以包括：

第二地址解析模块，把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令发送至调度器模块；

第二调度器模块，将从所述CPU与第二地址解析模块发出的信令转发出去。

本系统还可以进一步包括：

选择模块，将第一地址解析模块、第二地址解析模块发送到的信令根据误码率比较选择后，将误码率低的地址解析模块发送的本级信令发送至所述CPU。

本发明还提供了一种该系统的应用方法，可以包括如下步骤：

第一信令转发装置把接收到的信令解析，第一信令转发装置将本级信令发送至所述CPU，将非本级信令转发出去。

所述第一信令转发装置把接收到的信令解析，第一信令转发装置将本级信令发送至所述CPU，将非本级信令转发出去，可以包括如下步骤：

第一地址解析模块把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令发送至调度器模块；

第一调度器模块将从所述CPU与第一地址解析模块发出的信令转发出去。

本方法可以进一步包括如下步骤：

第二信令转发装置把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令转发出去。

所述第二信令转发装置把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令转发出去，可以包括如下步骤：

第二地址解析模块把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令发送至调度器模块；

第二调度器模块将从所述CPU与第二地址解析模块发出的信令转发出去。

本方法进一步包括如下步骤：

第一地址解析模块、第二地址解析模块将接收到的信令发送到选择模块；

选择模块将第一地址解析模块、第二地址解析模块发送到的信令根据误码率比较选择后，将误码率低的地址解析模块发送的本级信令发送至所述CPU。

由于本发明在信令送到CPU之前进行了地址解析，因此节省了CPU用于对地址解析的资源，从而提高了CPU的工作效率。

本发明中提供了双环的发送接收机制，这样不仅可以实现多个转发装置的信令交换，而且当两个转发装置之间的一条链路出现故障时，仍然可以通过另一条链路实现信令的正常交换。

在发明中提供的选择模块可以根据信令的误码率比较后，再把误码率低的地址解析模块发送的本级信令发送到CPU去处理，这样实现了CPU优收的效果，进一步降低了对CPU资源的消耗。

本发明中对系统的实现采用了FPGA(可编程逻辑器件，FieldProgrammable Gate Array)，而FPGA是电路中设计周期最短、开发费用最低、开发风险最小、功耗低的器件之一，与CPU价格相比还很便宜，使得本发明有着实现简单、方便修改、经济的优点。

附图说明

图1是本发明实施例适用的环境示意图；

图2是本发明所述的信令转发系统信号流示意图；

图3是本发明所述的信令转发系统实施方法的步骤流程图；

图4是实施例中所述采用可编程逻辑器件来实现的信令转发系统的信令转发流程图。

具体实施方式

下面我们将结合附图对本发明进行阐述，同时介绍本发明的具体实施。

图1是本发明实施例适用的转发环境示意图。如图1所示：

为了简化说明，我们假设在仅有三个信令转发系统的转发环境中，第一信令转发系统1转发信令时，分别将信令发送到第二信令转发系统2和第三信令转发系统3，同样的第二信令转发系统也是把自己需转发的信令分别发送给第一信令转发系统和第三信令转发系统。

下面以无线基站中的射频远端单元信令转发为例来描述本发明的具体实施方式。如图2所示，在无线基站中的射频远端单元信令转发中，本发明的系统中各模块对信令处理过程中所产生的信号流关系是：

第一地址解析模块121、第二地址解析模块131将信令发送至选择模块14，选择模块14对输入的信令分别统计误码率，根据统计误码率的结果选择误码率低的作为本级转发装置的接收端口，将此端口解析的地址与本级转发装置地址一样的信令送给主控单元CPU11。对于转发装置来说，其两个方向接收的属于本级的信令都是一样的，如果一个方向的输入的链路发生故障时，另一个转发装置还能正常的从另一个方向的输入端口接收信令。

信令进行地址解析后，若是其地址与本级转发装置地址不相符，则第一地址解析模块121将此信令转发至第一调度器122，第二地址解析模块131将此信令转发至第二调度器132。本级转发装置在转发信令的同时还需要发送本级CPU11要发送的信令。本级待发送信令和地址解析模块接收下来的需要转发的信令分别存储在各自的存储器中。当CPU11根据一定的调度原则将需要发送到下一级转发装置的信令发送至第一调度模块122、第二调度器132模块，它们再将信令分别发送出去。

设置两个信令转发装置，并且CPU向两个调度器模块并行发送信令，这样的目的是在信令转发过程中实现双环保护，当一条链路出现故障，导致链路中断时，仍然可以使用另一条链路来保证链路信令的正常收发。，从而实现了双环保护的功能。

如图3所示，在无线基站中的射频远端单元信令转发中，本发明的系统中各模块对信令处理过程中，各模块的实施方法的步骤流程是：

首先地址解析模块对输入的信令解析地址，即从信令中取出地址；

然后若解析出来的信令地址与本级转发单元的地址相同，则将此信令送到CPU；

若从信令中解析出来的地址与本级转发装置的地址不相同，则将此信令往下一个转发装置发送。而且本级转发装置的CPU也需要向下一个转发装置发送信令，这两个信令分别存放到存储器中，按照一定的调度原则将它们发送到下一个。

为了信令转发中实现了双环保护，也就是为了在当一条链路出现故障，导致链路中断时，仍然可以达到使用另一条链路来保证链路的信令的正常收发的目的。

方法中增加一个优收功能，即选择模块对两个地址解析模块接收到的本级信令统计误码率后，选择误码率低的端口为接收端口。

并进一步中增加并发功能，即将两个解析模块接收到的与本级信令转发装置地址不相符的信令，发送到相应的两个输出调度器模块，以及CPU将需要发送的信令分别发送到两个调度器模块。

具体来说是：

步骤301：第一、第二信令转发装置接收到信令，转到步骤302与步骤304；

步骤302：第一、第二地址解析模块分别解析信令地址与本级信令转发装置地址是否相符；如果相符转入步骤303，如果不相符转入步骤305；第一地址解析模块将本级信令发送至选择模块，非本级信令发送至第一调度器模块；第二地址解析模块将本级信令发送至选择模块，非本级信令发送至第二调度器模块；

步骤303：选择模块统计第一地址解析模块、第二地址解析模块发送来的信令误码率，根据误码率比较，将误码率低的地址解析模块发送来的本级信令发送给CPU；

步骤304：CPU接收及发送信令至第一、第二调度器模块；

步骤305：第一、第二调度器模块将第一、第二地址解析模块发送来的非本级信令和CPU发送来的信令发送出去。

我们再结合图4的信令转发流程来进行说明。图4是采用可编程逻辑器件来实现的信令转发系统的信令转发流程图。

可编程逻辑器件从输入端口I1和输入端口I2接收信令，之后对接收的信令进行地址解析，如果解析出来的地址同本级远端射频单元的地址相同，则从两个输入端口信令I1和I2中选择一个送给CPU处理；如果解析的信令地址与本级远端射频单元地址不相符，则将它们向两个输出端口转发，输入端口I1的转发信令I3送到输出端口I7，输入端口I2的转发信令I4送到输出端口I8。在向输出端口转发信令的同时要插入本级远端射频单元要发送的信令I5。

在本发明的实施例中，对于以前由CPU执行的解析地址和转发信令等工作的信令转发装置，选用了FPGA来完成，它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA的基本特点主要有：

1)采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。

2)FPGA可做其它全定制或半定制ASIC电路的中试样片。

3)FPGA内部有丰富的触发器和I/O引脚。

4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5)FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。同时，与CPU相比，FPGA在价格上也要便宜得多。

Claims (10)

1.一种信令转发系统，包括CPU，其特征在于，包括第一信令转发装置，所述第一信令转发装置是可编程逻辑器件，与所述CPU相连，把接收到的信令解析后，将本级信令发送至所述CPU，将非本级信令转发出去，其中，

所述第一信令转发装置包括：

第一地址解析模块，把接收到的信令解析后，将所述本级信令发送至所述CPU，将所述非本级信令发送至第一调度器模块；

第一调度器模块，将从所述CPU与所述第一地址解析模块发出的信令转发出去。

2.如权利要求1所述的系统，其特征在于，进一步包括：

第二信令转发装置，与所述CPU相连，把接收到的信令解析后，将本级信令发送至所述CPU，非本级信令转发出去。

3.如权利要求2所述的系统，其特征在于，所述第二信令转发装置包括第二地址解析模块、第二调度器模块，其中：

第二地址解析模块，把接收到的信令解析后，将所述本级信令发送至所述CPU，将非本级信令发送至第二调度器模块；

第二调度器模块，将从所述CPU与所述第二地址解析模块发出的信令转发出去。

4.如权利要求2所述的系统，其特征在于，所述第二信令转发装置是可编程逻辑器件。

5.如权利要求3所述的系统，其特征在于，进一步包括：

选择模块，将所述第一地址解析模块、所述第二地址解析模块发送到的信令根据误码率比较选择后，将误码率低的地址解析模块发送的本级信令发送至所述CPU。

6.一种利用如权利要求1所述系统的信令转发方法，其特征在于，包括如下步骤：

第一信令转发装置把接收到的信令解析，第一信令转发装置将本级信令发送至所述CPU，将非本级信令转发出去，具体包括如下步骤：

第一地址解析模块把接收到的信令解析后，根据解析结果将所述本级信令发送至所述CPU，将所述非本级信令发送至第一调度器模块；

第一调度器模块将从所述CPU与所述第一地址解析模块发出的信令转发出去。

7.如权利要求6所述的方法，其特征在于，所述系统包括第二信令转发装置，与所述CPU相连，所述方法进一步包括如下步骤：

第二信令转发装置把接收到的信令解析后，根据解析结果将所述本级信令发送至所述CPU，将所述非本级信令转发出去。

8.如权利要求7所述的方法，其特征在于，所述第二信令转发装置包括第二地址解析模块和第二调度器模块，所述第二信令转发装置把接收到的信令解析后，将所述本级信令发送至所述CPU，将所述非本级信令转发出去的步骤，包括如下步骤：

第二地址解析模块把接收到的信令解析后，根据解析结果将所述本级信令发送至所述CPU，将所述非本级信令发送至第二调度器模块；

第二调度器模块将从所述CPU与所述第二地址解析模块发出的信令转发出去。

9.如权利要求7所述的方法，其特征在于，所述第二信令转发装置是可编程逻辑器件。

10.如权利要求8所述的方法，其特征在于，所述系统包括选择模块，所述方法进一步包括如下步骤：

所述第一地址解析模块、所述第二地址解析模块将接收到的信令发送到选择模块；

选择模块将所述第一地址解析模块、所述第二地址解析模块发送到的信令根据误码率比较选择后，将误码率低的地址解析模块发送的本级信令发送至所述CPU。

Images