JPS61502092A - パケット交換回線交換統合交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 パケット交換回線交換統合交換機 返±立！ 本発明は少なくともひとつの交換モジュールを含み、交換モジュールにタイムス ロット入替装置と、アクセス線を通してユーザ端末に接続されたライン装置と； タイムスロット入替装置とライン装置とに接続された制御装置とを含むような交 換機に関する。

皇ｉ艮帆 パーソナルコンピュータ、その他のデータ処理設備が家庭でも、オフィスでも広 汎に使用されるようになったため、広汎に音声とデータの伝送・交換の機能を提 供する必要が生じてきた。これによって、音声とデータのサービスが同一の伝送 および交換設備を通して提供されるような、ネットワークユーザの間のエンド・ エンドのディジタル接続性を提供する交換通信ネットワークである統合サービス ディジタル網（ＩＳＤＮ）の概念が開発されて来た。

音声とデータのトラヒックが異なる特性を持っているために、□音声は比較的長 時間にわたって一方向性であり、雑音に強いが、遅延の変動に弱く、データはバ ースト性で誤りに弱いが中程度の遅延、遅延の変動には強いが、−二つの基本的 に異なる交換技術が伝統的に適用されて来ている０回線交換では、ユーザの間の 交換接続は呼の期間の開環用されるようになっており、これが現代の交換された 音声通信ネットワークの基本となっている。

これに対してパケット交換では多数の呼からのデータパケットが単一の高速の線 を共用し、パケットに含まれる論理チャネル番号に従って高速回線が交換される が、種々の公衆データネットワークに実現されて来た。

音声とデータの要求を共に持つ顧客を取扱うために最も一般に使用される方法は 、二つのタイプのトラヒックに対して別々のネットワークと別々のアクセスライ ンを使用する方法である。音声アクセス回線も、データアクセス回線も、典型的 にはわずかの時間しか使用されないから、この方法で生ずる装置の重複は無駄で あり、設備を共用できる場合に比べて金がかかることになる。ある種の利用可能 な装置では音声とデータの両方を同一のアクセス線に多重化している。しかしア クセス線が多重化されたとしても、極めて異なるフォーマットで伝送される音声 とデータの各々は、各々その適切な宛先に交換されなければならない、このよう な交換を行なうためのひとつの方法は、完全に別々のパケット交換機と回線交換 機を用いることである。しかしこの方法もまた不必要な重複である。ライン回路 から内側では、２つの情報タイプは２つの別々の装置によって取扱れる。この方 法を使用する主な理由は、これらの二つの極めて異なるタイプ（およびフォーマ ント）を持つトラヒックを能率よく統合された形で取扱うことが困難であるとい うことである。

ユーザと交換機の間で回線交換およびパケット交換の両方の呼を設定するために 授受される信号パケットを取扱うために使用される機構に関する統合パケット交 換・回線交換環境における問題は、呼を任意の時点で開始できるようにするため に、信号チャネルが本質的に永久に各ユーザに利用できるよ６になっていなけれ ばならないことである。さらに、制御機能が分散しているような交換システムで は、回線交換設備を通して集中化されたパケット交換設備にすべての信号パケッ トを転送することは特にコストを要することである。

本発明に従えば、この問題は、交換モジュールはさらにパケット交換装置と、ユ ーザ端末に接続されたディジタルライン装置と、タイムスロット入替装置と、パ ケット交換装置を含み、制御ユニットはさらにディジタルラインユニットに接続 されており、タイムスロット入替装置は複数のユーザ端末の間に回線交換通信チ ャネルを提供し、制御装置はタイムスロット入替装置によって回線交換通信チャ ネルの設定を制御し、パケット交換装置は制御装置に接続されたプロセッサイン ターフェースと各々がユーザ端末の内の関連してものに接続できる複数のプロト コルハンドラとプロセッサインターフェースとプロトコルハンドラとを接続する パケット相互接続を含み、パケット交換装置は複数のユーザ端末の間のパケット 交換通信チャネルの設定を制御提供する。

１里二！飽 本発明の原理に従えば、パケット交換と回線交換サービスの両方を必要とするユ ーザを取扱う各交換モジュールにパケット交換装置を持ち：パケット交換装置は 多数のユーザパケット交換ノードを制御パケット交換ノードに接続し、回線交換 とパケット交換呼の両方で使用するためにシステムのユーザと制御装置の間で時 分割信号チャネルを提供するパケット相互接続を含むことを特徴とする統合パケ ット交換・回線交換システムによって上述の問題が解決される０本発明の一実施 例に従えば、呼を制御するための信号パケットを交換するのに用いられるのと同 一のメカニズムが有利に交換モジュールによってサービスされるユーザの間でパ ケットを交換するのに使用される。この実施例においては、与えられたユーザ端 末はその二つの回線交換呼を二つの異なる宛先に伝達することができ、また多数 のパケット交換呼をさらに他の宛先に伝え、すべてが同時にアクティブで、しが も制御装置に対して信号チャネルを利用することができる。

本発明に従う交換システムは回線交換装置、例えば、多数のユーザ端末の間で回 線交換された通信チャネルを提供するためのタイムスロット入替装置と回線交換 装置を制御するための関連する制御装置を含む、システムはさらに制御装置に接 続された制御パケット交換ノード（プロセッサインターフェース）と、各々がユ ーザ端末の内の関連するものに接続できるユーザパケット交換ノード（プロトコ ルハンドラ）を含んでいる。ノードは受信されたデータビットをパケットに組立 て、次にパケットをその宛先に向けて送出するので、ノードはパケット交換ノー ドと呼ばれる。パケット交換装置はまた制御パケット交換ノードとユーザパケッ ト交換ノードを相互接続するパケ７）相互接続を含んでいる。

本発明の一実施例に従えば、多数のユーザアクセス線がユーザ端末をタイムスロ ット入替装置とパケット交換装置に接続する。

各々のユーザアクセス線はタイムスロット入替装置に接続された２本の回線交換 チャネルとそれに加えて、１本のパケット交換チャネルを持っている。しかしパ ケット交換プロトコルの性質によって、この１本のパケット交換チャネルを多数 の論理的通信チャネルに分割することができ、それを通して、異なる宛先に対し て別々の呼を伝送することができる。ユーザパケット交換ノードの各々はパケッ トを記憶するメモリーと、各々が一義的なユーザアクセス線に接続された多数の プロトコルプロセッサを持っている。

各プロトコルプロセッサは与えられたプロトコルに従って、関連するユーザアク セス線からパケットを検索し、これらのパケットをメモリーに送って記憶する。

プロトコルプロセッサはまたメモリーからパケットを読み、これらのパケットを 与えられたプロトコルに従づて関連するユーザアクセス線に送出する。ユーザパ ケットの交換ノードの各々はさらにパケット相互接続からパケット受信して、こ れらのパケットをメモリーに送って記憶し、またメモリ−からパケットを読み出 してパケット相互接続に送出するための通信コントローラを含んでいる。制御パ ケット交換ノードはまたパケットを記憶するためのメモリーと、パケット相互接 続からパケットを受信して、これらのパケットを記憶のためにメモリーに送信し 、メモリーからパケットを読み出してこれらのパケットをパケット相互接続に送 信するための通信コントローラを含んでいる。制御装置はメモリーからパケット を読み出しまたメモリーにパケットを送信するようにメモリーに結合されている 。

本実施例においては、パケット交換ノードはパケット相互接続に対して要求信号 を送信する。パケット相互接続は各々がひとつのノードを指定した選択信号を発 生し、与えられたノードからの要求信号に応動して、与えられたノードに対して クリア信号を送信することによって、与えられたノードを規定する選択信号を発 生する。与えられたノードはパケット相互接続からのクリア信号に応動して、そ れに対してパケットを送出する。

パケット相互接続はノードの任意のひとつから受信されたパケットを他のノード に放送する。与えられたノードによって送信されたパケットから、そのパケット のビットを規定する関連するクロック信号がパケット相互接続に送られる。関連 するクロック信号はまたパケット相互接続によって他のノードに放送される。各 ノードは関連するクロック信号によって規定されるようにパケット相互接続から パケットのビットを受信する。

システムはまた各ノードがパケット相互接続に対して情報を順次に送信できるよ うにする順序付は装置を含んでいる。制御パケット交換ノードは与えられたユー ザパケット交換ノードの付勢のたびに１６回付勢される。順序付は装置はクロッ ク信号からの信号に応動してノードを規定する選択信号も発生するカウンタを含 んでいる。マルチプレクサは与えられた選択信号に応動して、与えられた選択信 号によって規定されるノードからの要求信号をカウンタに送り、選択信号のそれ 以上の発生を消勢し、またこれをデマルチプレクサに送る。デマルチプレクサは 与えられた選択信号と要求信号とに応動して、与えられた選択信号によって規定 されるノードに対してクリア信号を送る。ノードはデマルチプレクサからのクリ ア信号に応動してパケットをパケット相互接続に送信する。

各ユーザパケット交換ノードのメモリーはパケット交換呼に関する情報を規定す るルーティング表を記憶している。第１の与えられたノードに関連する第１のユ ーザ端末から第２の与えられたノードに関連する第２のユーザ端末への与えられ たパケット交換呼について、記憶されたルーティング表は第１のユーザ端末から 第１の与えられたノードで受信されたデータパケットをパケット相互接続を通し て第２の与えられたノードに送信すべきことを示し、またこれらのデータパケッ トを与えられた呼と関連付けるビットを含んでいる。記憶された表はさらにデー タパケットを与えられた呼と関連付けるビットを含むパケット相互接続から第１ の与えられたノードによって受信されたデータパケットが第１の与えられたノー ドから第１のユーザ端末に送信されるべきことを規定する。

図面の簡単な説明 本発明のより完全な理解は図面に関連して以下の説明を読むことによって完全に 理解されるものである。

第１図乃至第３図は第１２図に従って配列される本発明の原理を図示する統合パ ケット交換・回線交換システムの一実施例のブロック図； 第４図は第１図乃至第３図のシステムに含まれたディジタルライン装置の詳細な ブロック図； 第５図乃至第１１図は第１３図に従って配列される第１図乃至第３図に含まれる パケット交換装置とパケット交換ノード（プロトコルプロセッサインターフェー ス）の詳細図；第１４図は回線交換呼を設定し、切断するための第１図乃至第３ 図のユーザ端末と交換システムの間の制御メツセージの流れを図示する時間シー ケンス図； 第１５図および第１６図は第１図乃至第３図のシステムでモジュール内のパケッ ト交換呼を設定して、除去するのに関連した通信シーケンスの機能図； 第１７図はモジュール内のパケット交換呼の例に関連した２つのプロトコルハン ドラのルーティング表の内容；第１８図はモジュール間のパケット交換呼の例に 関連した４つのプロトコルハンドラのルーティング表の内容；第１９図はモジュ ール間のパケットトラヒックのための第１図乃至第３図のシステムの４つの交換 モジュールを相互接続するのに使用される直接接続メツシュトポロジーの図；第 ２０図は本発明の第１の代替実施例におけるモジュール間バケツトトラヒンクの ために４つの交換モジュールを相互接続するスタートボロジーの図； 第２１図は本発明の第２の代替実施例で必要とされる第１図乃至第３図のシステ ムに加えられる変更のみを示す図；第２２図はパケット交換機能を提供するため に第１図乃至第３図に示すように４個の追加の交換モジュールを統合する前の時 分割回線交換システムのブロック図； 第２３図は第２２図のシステムに利用されるタイムスロット入替装置と関連する 制御装置のより詳細な図：第２４図は第２２図のシステムの時分割多重スイッチ と通信するために使用される各タイムスロット入替装置の中に含まれたインター フェース装置の図； 第２５図は第２２図のタイムスロット入替装置との通信に利用される時分割多重 スイッチのインターフェース装置の図；第２６図は第２２図のシステムで用いら れるデータワードの形式； 第２７図は第２２図のシステムでの呼設定のために必要となる通信シーケンスの 機能図； 第２８図は第２２図システムのＥピント制御シーケンス図；第２９図は第２２図 のシステムに用いられるＥビットチェック回路の図である。

二瓜呵脱里 第１図乃至第３図は第１２図に従って配列され、本発明の原理を図示した時分割 交換機の一実施例のブロック図を示す。システムは２７個の交換モジュール、例 えば、５０１．５２７と、複数の通常の加入者セット、例えば２３乃至２６の間 で回線交換された通信チャネルを提供する時分割交換機１０を含んでいる。各交 換モジュールはタイムスロット入替装置による回線交換チャネルの設定を含む交 換モジュールの動作を制御する制御装置を含んでいる。例えば、交換モジュール ５０１はタイムスロット入替装置１１の動作を制御する制御装置１７を含み、交 換ユニフト５２７はタイムスロット入替装置１２の動作を制御する制御装置１８ を含む、交換モジュールの制御装置例えば、１７．１８と時分割多重スイッチ１ ０の動作を制御するのに用いられる中央制御３０は後に詳述する方法で時分割多 重スイッチ１０の予め定められた制御チャネルと制御分配装置３１を使用したプ ロセッサ間通信メカニズムを経由して相互に通信する。例えば制御装置１７がま ず加入者セット２３のオフフック条件を検出し、続いて交換モジュール５０１に よって取扱われる他の加入者セットのひとつを指定する数字のシーケンスのダイ ヤルを検出したとすれば、制御装置１７と中央制御３０は制御メツセージをやり とりし、中央制御１７はそのあとで、セット２３と２４の間の音声呼の間加入者 セット２３と　２４の間で双方向の回線交換通信チャネルの設定を実行する。さ らに、加入者セント２３が交換モジュール５２７によって取扱われる加入者セッ ト、例えば２６を呼べば、制御装置１７と１８および中央制御１１３０は呼を設 定するために制御メツセージをやりとりする。中央制ｍ３０はタイムスロット入 替ユニット１１と１２の間で利用できる時分割多重スイッチ１０のチャネルを規 定する命令を経路４９を通して制御メモリー２９に書き込む、制御装置１７は加 入者セット２３と利用できる時分割多重スイッチ１０のチャネルの間の回線交換 通信チャネルをタイムスロット入替装置を通して設定する。同様に、制御装置１ ８は加入者セット２６と利用できる時分割多重スイッチ１０のチャネルの間の回 線交換通信チャネルをタイムスロット入替装置によって設定する。交換システム は時−空一時タイブであり、タイムスロット入替装置１１は第１段の時間段であ り、さらに空間段の時分割多重スイッチｌＯとを含み、さらに第２段の時間段で あるタイムスロット入替装置１２を通して、加入者セント２３からの呼は加入者 セット２６に伝えられる。

本発明のこの実施例に従えば、４個の交換モジュール１０００．２０００．３０ ００および４０００がシステムに含まれており、例えば、顧客端末、販売用デー タベース、電話交換台の端末あるいはパケットアクセスポートのような複数のユ ーザ端末、例えば、１００１．１００２．４００１および４００２に対して回線 交換およびパケット交換のサービスを提供する。第２図および第３図には交換モ ジュール１ｏｏｏおよび４０００だけが詳細に図示されている。各ユーザ端末、 例えば、１００１はその関連する交換モジュール、例えば、１０００との間で、 Ｂチャネルと呼ばれる２本の６４キロビフト／秒のチャネルとＤチャネルと呼ば れる１本の１６キロビツト／秒のチャネルで情報を送信し、受信する。

本実施例においては、１本のＢチャネルは８０００　８ビットチャネル／秒の速 度でディジタル化された音声サンプルを使用するのに用いられ、他方のＢチャネ ルは６４キロビット／秒の同一の速度でデータを伝送するのに用いられる。（シ かし、各Ｂチャネルを音声あるいはデータトラヒックの一方で使用することもで きる。）各Ｂチャネルはシステムによって別個に回線交換されて、他の端末、例 えば１００２．４００１．４００２あるいは加入者セット、例えば、２３乃至２ ６に接続される。Ｄチャネルはユーザ端末とシステムの間でメツセージ信号の伝 達を行なう信号パケットを運ぶためと、ユーザ端末の間でデータパケットを運ぶ ための両方の目的で使用される。Ｄチャネルは他のユーザ端末あるいは交換モジ ュール１０００の中で回線交換呼およびパケ７）交換呼の両方の設定を制御する 制御装置１０１７のいずれかに対して、システムによってパケット交換される。

ユーザ端末と制御装置１０１７の間でのメツセージ信号は関数形あるいは刺激形 である。

関数形ではその発生と分析にある程度の知能的処理が必要であるが、刺激形はユ ーザ端末における単一の事象、例えば、キーの押下の結果として発生されるが、 あるいはユーザ端末によって実行されるべき交換システムからの基本命令を含ん でいる。

本実施例においては、情報はユーザ端末、例えば、１００１と交換モジュール１ ０００の間で、伝送の各方向ごとに１対の線を用いた４線式ユーザアクセス線１ ００３を経由して伝送される。

ユーザ線１００３は１９２キロビット／秒の周波数で直列のビットの流れを伝送 し、この内、上述した２つの６４キロビット／秒のＢチャネルと、ひとつの１６ キロビツト／秒のＤチャネルに１４４キロビット／秒が使われ、残りの４３キロ ビット／秒はフレーミング、直流平衡、制御および保守を含む多数の機能に使用 される。ユーザインターフェース１００３は電信電話国際諮問委員会（ＣＣＩＴ Ｔ）でＴインターフェースと呼ばれるものである。

本システムでＴインターフェースを使用するのは一例にすぎない。

本発明は同様に他のアクセス法を使用したシステムにも応用できる。

交換モジュール１０００においては、ユーザ回線、例えば１００３と１００４は ２つのディジタルライン装置１１０１と１１０２によって終端されている。情報 は複数の３２チヤネルの双方向性時分割データバス１２０１を経由してディジタ ルライン装置１１０１と１１０２の各々とタイムスロット入替装置１ｏ１１の間 で伝送される。さらに、情報は複数の３２チヤネルの双方向データバス１２０２ を経由してディジタルライン装置１１ｏ１および１１０２とパケット交換装置１ ４００の間で授受される。データバス１２０１は主にタイムスロット入替ユニッ ト１ｏ１１によって交換モジュール１０００が取扱うユーザ端末あるいは時分割 多重スイッチ１０のいずれかに対して回線交換されるＢチャネル情報を伝送する のに用いられる。しかし、データバス１２ｏ１はまたＤチャネル情報を伝送する のにも使用され、これはさらにシステムの初期化のときに予め定められるタイム スロット入替装置１０１１のチャネルを経由してさらに３２チヤネルの双方向デ ータバス１２０５を通してパケット交換装置１４００に伝送される。データバス １２０１上の各チャネルすなわちタイムスロットはひとつのユーザ端末からの８ 個のＢチャネルビットあるいは４個の異なるユーザ端末からの２個のＤチャネル ピントを含む、データバス１２０２はＤチャネルの情報だけを伝送するのに使用 される。データバス１２０２および１２０５上の各チャネルあるいはタイムスロ ットは異なるユーザ端末の各々からの２ビツトのＤチャネルビットを含む。

本実施例においては、パケット交換装置１４００は９６個のプロトコルハンドラ １７０Ｇ−０乃至１７００−９５とプロトコルハンドラ１７００−０乃至１７０ ０−９５とプロセッサインターフェース１３００を相互接続するパケット相互接 続１８００とを含んでいる。各ユーザ端末、例えば、１００１はプロトコルハン ドラ１７００−０乃至１７００−９５のひとつ、特に関連するプロトコルハンド ラに含まれた３２個のハイレベルデータリンク制御（ＨＤ　Ｌ　Ｃ）回路のひと つ１４０６−０　（第８図）に接続されている。本実施例においては、通信リン クはプロトコルハンドラのＨＤＬＣ回路とユーザ端末のＨＤＬＣ回路（図示せず ）の間で、システムの初期化時に設定される。これらのリンクは周知のＨＤＬＣ プロトコルに従ってＨＤＬＣフレーム内めパケットを伝送するのに使用される。

与えられたプロトコルハンドラとデータバス１２０２と１２０５上に関連するＤ チャネルの接続は６個のファンアウト装置のひとつ、例えば１６００−０　（第 ７図）によって行なわれる。

ユーザ端末と関連するプロトコルハンドラの間のＤチャネルの通信リンク上を伝 送されるパケットは可変長である。各ユーザ端末、例えば、１００１はひとつあ るいはそれ以上の論理チャネルでパケットを送信および受信する。この例に従え ば、論理チャネルＬＣＮＩはユーザ端末１００１との間で回線交換およびパケッ ト交換呼の両方を設定する信号パケットを伝送するのに使用され、論理チャネル ＬＣＮ２はユーザ端末１００１との間でパケット交換呼の間にデータパケットを 伝送するのに使用される。各パケットの論理チャネル番号はパケットのへラダの 一部によって規定される。ユーザ端末からのプロトコルハンドラ（ユーザパケッ ト交換ノード）によって受信される各パケットはそのプロトコルハンドラのラン ダムアクセスメモリー（ＲＡＭ）　、例えば、ＲＡＭ１４７０　（第３図）に記 憶される。もし受信されたパケ７）が信号パケットであれば、すなわち、それが ＬＣＮＩで受信されれば、これはパケット相互接続１８００によってプロセッサ インターフェース１３００に送られる。もし受信されたパケットがデータパケッ トであれば、すなわち、それが論理チャネルＬＣＮで受信されるならば、もしパ ケット交換呼が設定されていれば、これはパケット相互接続１８００を経由して 宛先ユーザ端末に関連したプロトコルハンドラに送られ、そこから次に送信され る。　（もしパケット交換呼が同一のプロトコルハンドラに関連した２つのユー ザ端末の間で設定されるならば、データパケットをパケット相互接ｖｔｌ　８０ ０を経由して伝送する必要はない。その代り、プロトコルハンドラは単にデータ パケットを適切なチャネルで宛先のユーザ端末に送る。

与えられたプロトコルハンドラ、例えば、１７００−０がユーザ端末から完全な パケットを受信し、パケットの宛先、すなわち他のプロトコルハンドラのひとつ かあるいはプロセッサインターフェース１３００を判定すれば、これはパケット 相互接続１８００への導体バス１７０１−０のひとつの導体で、ここでは要求信 号と呼ばれる論理Ｏの送信要求信号（ＲＴＳ）を送信する。同様に、プロセッサ インターフェース１３００がプロトコルハンドラのひとつに対して送信する準備 ができたパケットを持っていれば、これは論理０のＲＴＳ信号を６導体バス１３ ０１の１本の導体に送出する。パケット相互接［１８００はプロトコルハンドラ とプロセッサインターフェース１３００の各々を付勢して予め定められた順序で 送信を行なう。プロセッサインターフェース１３００は交換モジュール１ｏｏｏ によって取扱われるユーザ端末のすべてに対して信号パケットを送るから、パケ ット相互接ａｔ　８　Ｑ　Ｏによって実行されるシーケンスによって、プロセッ サインターフェース１３００は個々のプロトコルハンドラの各々の付勢ごとに１ ６個付勢される。パケット相互接続１８００のシーケンスがプロトコルハンドラ １７００−０に達したとき、パケット相互接続１ｓｏｏはバスｉ’ｙｏｉ−ｏ上 のＲＴＳ信号に応動して、プロトコルハンドラ１７００−０に対してバス１７０ １−０上の第２の導体を通して、ここではクリア信号と呼ばれる論理０のクリア 信号クリアツーセンド（ＣＴＳ）信号を送る。プロトコルハンドラ１７００−０ はＣＴＳ信号に応動して、それに記憶されたパケットを高速、例えば、１０メ力 ピツト／秒で、パケット相互接続１８００を通してその宛先に送る。プロトコル ハンドラとプロセッサインターフェース１３００のすべてはパケットを受信する ことができるが、本実施例においては、パケットヘッダによって規定された宛先 だけが、次に伝送するためにパケットを記憶する。

プロトコルハンドラ１７００−０によって完全なパケットが送信されたあとでは じめて、パケット相互接′ＩＩｔ１８００のシーケンスが再開される。宛先のプ ロトコルハンドラあるいはプロセッサインターフェース１３００によってパケッ トが受信されたことは、プロトコルハンドラに対して確認パケットを返送するこ とによって確認される。

バケ・フト交換のために設けられた他の３つの交換モジュールは本質的に交換モ ジュール１０００と同様である。交換モジュール４０００においては構成要素に は交換モジュール１０００の対応する構成要素より正確に３０００だけ大きい番 号が付けである。

交換モジュール１０００の中のプロトコルハンドラ１７００−０乃至１７００− ９５とプロセッサインターフェース１３００および交換モジュール４０００の中 のそれに対応する構成要素は、受信されたデータビットをパケットにまとめ、次 にその宛先に向けてパケットを送出するので、ここではパケット交換ノードと呼 ばれる。この実施例では、プロトコルハンドラ１７００−０と１７０２乃至１７ ００　９５はユーザ端末からＤチャネルに接続され、ユーザパケット交換ノード と呼ばれる。プロセッサインターフェース１３００は制御装置１０１７との間で 制御情報を運ぶように接続されているので、プロセッサインターフェース１３０ ０は制御パケット交換ノードと呼ばれる。各交換モジュール中のひとつのプロト コルハンドラ、例えば交換モジュール１０００のプロトコルハンドラ１７００− １と交換モジュール４０００のプロトコルハンドラ４７００−１はモジュール間 パケット呼のデータパケットを交換するために用いられ、中間パケット交換ノー ドと呼ばれる。

本実１例においては、データバスの４チヤネルはシステム初期化時にタイムスロ ット入替装置によって、時分割多重スイッチ１０の入出力ボート対Ｐ５５の４つ のチャネル、例えばチャネル１０９乃至１１２に接続される。同様にデータバス ４２０５上の４チヤネル（第３図）はタイムスロット入替装置４０１１によって 入出力ボート対Ｐ６１のチャネル１０９乃至１１２に接続される。制御メモリー ２９は時分割多重スイッチｌＯのサイクルのチャネル１０９乃至１１２の間に入 出力ボート対Ｐ５５とＰ６１の間で双方向通信路が設定されるべきことを指定す る。これらの予め定められた接続を使用することによって、プロトコルハンドラ １７００−１および４７００−１は４つのチャネルすべてを使って２５６キロビ ツト／秒の速度で一時に１パケツトを送信したり、あるいは６４キロビット／秒 の速度で各々がチャネルの内の一つを使い一時に４パケツトまでを送信したり、 あるいは種々の他の組合わせを用いることができる。（毎秒ｎ×６４キロビツト の速度でパケットを送信するために多数のチャネルが使用されるときには、ｎ× ６４キロピント／秒のビットの流れがプロトコルハンドラ１７００−１によって 送信されたのと同一の順序でプロトコルハンドラ４７００−により受信されるよ うにタイムスロット入替装置１０１１および４０１１を通して接続を行なわなけ ればならない。）ユーザ端末１００１がプロトコルハンドラ１７００−０に接続 されており、ユーザ端末４００１がプロトコルハンドラ４７００−０に接続され ていると仮定しよう、パケット交換呼がユーザ端末１００１と４００１の間に一 度設定されると、データパケットはまずユーザ端末１００１からプロトコルハン ドラ１７００−０に対して１６キロビツト／秒の速度で伝送され、記憶される。

パケット相互接Ｍｌ　８００によって付勢されたとき、プロトコルハンドラ１７ ００−０は次にデータパケットを１０メガビット／秒の速度でプロトコルハンド ラ１７００−１に送る。

プロトコルハンドラ１７００−１はデータパケットをバス１２０５の予め定めら れたチャネル、タイムスロフト入替装置１０１１時分割多重スイッチ１０、タイ ムスロット入替装置４ｏ１１およびバス４２０５を通して、例えば２５６キロビ ツト／秒の速度でプロトコルハンドラ４７００−１に送る。パケット相互接続４ ８００によって付勢されたとき、次にプロトコルハンドラ４７００−１はデータ パケットを１０メガビット／秒の速度でプロトコルハンドラ４７００−０に送る 。最後にプロトコルハンドラ４７００−０はデータパケットを１６キロビツト／ 秒の速度でユーザ端末４００１に送る。もちろん、プロトコルハンドラ１７００ −０．１７００−１．４７００−１および４７００−０の各々のルーティング表 には適切な内容を、このようなパケット交換呼設定のプロセスの一部として入れ なければならない、制御装置１０１７．４０１？および中央制ｍ３０の間の制御 通信の必要なやりとりを含むプロセスについては以下に詳述する。

用豊左翌肌 第２２図は時分割回線交換システムのブロック図である。第１図乃至第３図の統 合パケット交換、回線交換システムは、第２２図のシステムに４つの追加の交換 モジュール１０００．２０００．３０００および４０００が追加されたものであ る。以下の説明は二つの部分から成っている。まず第２２図のシステムについて 説明する。その説明を基本として次に第１図乃至第３図の本発明の詳細な説明さ れる。

２２図のシステム 第２２図の時分割交換システムは加入者セット２３乃至２６のような加入者セン トを相互接続するのに使用され、６４の入力ポートと６４の出力ポートを持つ時 分割空間分割スイッチを含む。

また２７個のタイムスロット入替装置を含み、その中で代表的なタイムスロット 入替装置１１および１２を特に示している。各々のタイムスロット入替装置１１ ．１２は双方向のタイムスロット入替を含んでいる。さらに各々のタイムスロッ ト入替装置１１．１２は時分割多重スイッチ１０の２つの入力ポートと２つの出 力ポートに接続されている。第２２図のシステムにおいては、タイムスロット入 替装置１１は時分割多重線１３および１４を通して時分割多重スイッチ、の２つ の入力ポートに接続され、時分割多重線１５および１６を通して２つの出力ポー トに接続されている。

以下の説明においては、時分割多重スイッチ１ｏの入力および出力ポートは入出 力ボート対と呼ばれている。与えられた入出力ポート対の入力ポートへのデータ ワード源はまたその対の出力ポートからのデータワードの宛先にもなるためにこ のような用語が用いられるのである。第２２図に図示されるように入出力ポート 対Ｐ１は時分割多重線１３および１５に関連している。各々の時分割多重線１３ 乃至１６は、各々が２５６個の時分的に分離したチャネルを含む１２５マイクロ 秒のフレームでディジタル情報を伝送する。従って、各タイムスロット入替装置 は、各１２５マイクロ秒のフレームの間に、５１２チヤネルまでのディジタル情 報を送信・受信する。

各タイムスロット入替装置は制御装置に一義的に対応しており、その内制御装置 １７はタイムスロット入替袋Ｗ、１１に関連しており、制御装置１８はタイムス ロット入替装置１２に関連している。

さらに、各々のタイムスロット入替装置は複数のライン装置に接続されており、 その内ライン装置１９乃至２２が第２２図で個々イン装置１９と２０はタイムス ロット入替装置１１に接続されており、ライン装置２１と２２はタイムスロット 入替装置１２に接続されている。ライン装置の各々は多数の加入者セットに接続 されており、その内加入者セフト２３乃至２６が図示されている。

各タイムスロット入替装置に接続されるライン装置の正確な数および各ライン装 置に接続される加入者セットの正確な数は取扱われる加入者の数とこれらの加入 者の発呼率によって決まることになる。各々のライン装置は複数の加入者セント 例えば２３乃至２６からの周知のタイプのアナログループを終端し、アナログ音 声信号を含む呼情報をディジタルデータワードに変換し、これはそれに関連する タイムスロット入替装置に転送される。さらに各ライン装置は加入者セントから のサービス要求を検出し、これらの加入者セットに対しである種の信号情報を発 生する。それからの音声のサンプルがとられて符号化される特定の加入者セット およびライン装置とそれに接続されたタイムスロット入替装置の間で結果として 得られたコードを伝送するのに用いられる特定の時分割チャネルは、関連するタ イムスロット入替ユニットの制御装置によって決定される。

加入者セット、ライン装置およびタイムスロット入替装置の関係は、相互接続さ れたこのようなグループごとに同一である。従って、以下の説明は直接には加入 者セット２３、ライン装置１９およびタイムスロット入替装置１１に関するもの であるが、これはこのような装置の他のグループのすべてについての関係を示し ているものである。ライン装置１９はサービス要求を検出するために、各々の加 入者セットに接続されたラインを走査する。もしこのような要求が検出されれば 、ライン装置１９は制御装置１７に対して要求を示すメツセージを送り、要求を 生じた加入者セットの番号を知らせる。このメツセージは通信路２７を通して制 御装置１７に対して伝送される。制御装置１７はサービス要求にもとづいて必要 な翻訳を行ない、要求した加入者セットと、利用できる装置を識別し、通信路２ ７を通して、加入者セット２３からタイムスロット入替装置１１に対して情報を 伝送するのに、ライン装置１９とタイムスロット入替装置１１の間で複数のチャ ネルの内のどれを使用するかを規定するメツセージを送信する。このメツセージ に従って、ライン装置１９は加入者セット２３からのアナログ情報をディジタル データワードに符号化し、結果として得られたデータワードを割当てられたチャ ネルで伝送する。ライン装置１９は割当てられたチャネルで加入者セント２３に 接続された加入者ループの直流状態、すなわち開路、閉路を送信する。

ライン装置１９とタイムスロット入替装置１１の間で時分割チャネルが与えられ た加入者セットに割当てられた後で、制御装置１７は割当てられたチャネルで伝 送される情報をサンプリングすることによって加入者セントからの信号情報を検 出する。このようなサンプリングの動作は通信路２８を経由して実行される。制 御装置１７は加入者のチャネルからの信号情報と、他の制御装置例えば１８と中 央制御装置３０からの信号情報に応動してタイムスロット入替装置１１のタイム スロット入替機能を制御する。前述したように、タイムスロット入替装置と時分 割多重スイッチ１０の間の時分割多重線は１２５マイクロ秒のフレームの間に２ ５６チヤネルを有している。これらのチャネルにはその生起順序に従って、１か ら２５６までの数字の番号が割当てられている。

与えられたチャネルが１２５マイクロ秒ごとに利用できるように、チャネルの番 号は繰返す、タイムスロット入替機能はライン装置から受信されたデータワード を取り込み、制御装置１７と１８の制御によって、データワードをタイムスロッ ト入替装置と時分割多重スイッチｌＯの間の時分割多重線のチャネルに与える。

時分割多重スイッチ１０はタイムスロットの繰返しフレームで動作し、各々の１ ２５マイクロ秒のフレームは２５６タイムスロツトから成っている。各タイムス ロットの間で、時分割多重スイッチ１０はその６４個の入力ポートの任意のもの で受信されたデータワードを制御メモリー２９に記憶されたタイムスロ・ノド制 御情報に従って、その６４個の出力ポートの任意のものに接続する。

時分割多重スイッチ１０を通しての接続の構成パターンは、それ自身２５６タイ ムスロツトごとに繰返し、各タイムスロットには１−２５６のシーケンスで数字 の番号が付けである。従って、第１タイムスロツトＴＳＩの間で、時分割多重線 １３上のチャネル（１）の情報は時分割多重スイッチ１０によって出力ポートＰ ６４にスイッチされ、一方決のタイムスロットＴＳ２の間で、時分割多重線１３ の次のチャネル（２）の情報は出力ポートＰ５５にスイッチされる。タイムスロ ット制御情報は種々の制御装置、例えば、１７と１８から得られた制御メツセー ジから制御情報を発生する中央制御３０によって制御メモリーに記入される。

中央制２１１３０と制御装置１７および１８はタイムスロット入替装置と時分割 多重スイッチ１０の間の時分割多重線、例えば、１３乃至１６の制御チャネルと 呼ばれる選択されたチャネルを使用して制御メツセージをやりとりする。各制御 メツセージは複数の制御ワードを含み、各制御チャネルは２５６０時分割チャネ ルのフレーム当り、ひとつの制御ワードを伝送することができる。

与えられた入出力ボート対に関連した２つの時分割多重線では、同一のチャネル が制御チャネルとして予め定められている。さらに、与えられたチャネルは１対 の時分割多重線のためだけの制御チャネルとして使用される０例えば、もしチャ ネル１が時分割多重線１３およびそれに関連した時分割多重線１５０制御チヤネ ルとして使用されれば、これ以外の時分割多重線がチャネル１を制御チャネルと して使用することはない。制御チャネルと同一の番号を持つ各タイムスロットの 間には、時分割多重スイッチ１０はその制御チャネルを占有するデータワードを 出力ポートＰ６４に接続し、また入力ポートＰ６４を上述した制御チャネルに関 連する出力ポートに接続する。以下の例はチャネル１が時分割多重線１３および １５の制御チャネルであり、チャネル２が時分割多重線１４および１６の制御チ ャネルであるときの第２２図のシステムの動作例である。タイムスロット７３１ ０間で、制御メモリー２９からの情報は、他の接続と共に、時分割多重線１３の チャネル１の制御ワードが出力ポートＰ６４に接続され、入力ポートＰ６４の制 御ワードが時分割多重線１５に接続されることを規定する。同様にタイムスロッ トＴＳ２の間では、制御メモリー２９からの情報によって、時分割多重線１４の チャネル２の制御ワードが出力ポートＰ６４に接続され、入力ポートＰ６４のチ ャネル２の制御ワードが時分割多重線１６に接続されることが規定される。

このように動作しているときには、出力ポートＰ６４は時分割多重スイッチ１０ からそれが時分割多重スイッチに送出されたのと同一の番号を持つチャネルのす べての制御情報を受信する。さらに、各制御チャネルはその関連する制御チャネ ルと同一の番号を持つタイムスロットの間に、入力ポートＰ６４から制御ワード を受信するように接続されている。出力ポートＰ゛６４にスイッチされた制御ワ ードは制御分配装Ｗ３１に送信され、これは一時的にこれを制御チャネルに関連 した位置に記憶する。制御チャネルと制御分配装置３１の記憶位置の関連によっ て、記憶された情報の情報源が識別される。

タイムスロット入替装置からの各制御メツセージは、スタートキャラクタ、宛先 部、信号情報部および終了キャラクタを含む。

宛先部は制御メツセージの期待される宛先を一義的に識別する。

制御分配装置３１は各制御メツセージの宛先部を解釈して、制御メツセージの適 切な宛先を決定し、メツセージをその宛先の装置に関連した制御チャネルと同一 の番号を持つチャネルで、時分割多重スイッチ１０の入力ポートＰ６４に対して 再送する。

上述したように動作しているとき、タイムスロット入替装置１１はタイムスロッ ト入替装置１２を識別する宛先部を持つ制御メツセージを形成するよう、その繰 返し制御チャネルの間に、制御ワードを送信することによって、タイムスロット 入替ユニット１２に対して制御メツセージを送出する。制御分配装置３１は制御 ワードを累積し、宛先部を解釈し、タイムスロット入替装置１２に関連した制御 チャネルと同一の番号を持ったチャネルの間に、入力ポートＰ６４に対してメツ セージを再送する。制御メツセージの宛先部で、中央制御３０を指定することに よって、制御メツセージは中央制御３０に対して送信することができる。これが 生じたときには、制御分配装置３１はメツセージを時分割多重スイッチ１０に戻 すのではなく、通信リンク３２を経由して、中央制御３０に対してメツセージを 送る。同様に、特定のタイムスロット入替装置を指定した宛先部を持つ制御メツ セージを制御分配装置３１に送信することによって、メツセージは中央制御３０ からタイムスロット入替装置のひとつに送られる。この伝送もまた通信リンク３ ２を用いて実現される。

制御装置、例えば、１７および１８の各々は関連する制御装置の制御のためのプ ログラムと、制御装置、それに関連するタイムスロット入替装置およびそれに関 連する加入者の主要な機能に関連するデータを記憶するメモリー５７　（第２３ 図）を含んでいる。

メモリー５７はサービスクラス、利得と減衰の加入者ごとの限界、市外制限情報 および通常の呼取扱い手順、例えば、着信者保留や共同保留のような情報を記憶 する。与えられたメモリー５７の内容の多くは任意の他の制御装置あるいは中央 制御に関連した記憶位置には記憶されない、しかしながら、これは保守の目的で バルク記憶（図示せず）に記憶するようにしてもよい。メモリー５７中の情報、 例えば、着信加入者保留あるいは共同保留情報は主として他の制御装置によって 実行される機能に関連している。この情報は情報の重複を防止し、このような情 報の集中記憶の不能率を防止するために、加入者に関連して記憶されている。制 御分配装置３１を通して伝送される制御チャネルを利用した先に述べた装置は、 この呼に関連した情報を他の制御装置と中央制御３０に送るために利用される。

先に述べたように、制御装置１７はライン装置の各々によって実行される動作の 大部分を制御する。制御装置１７の主たる処理主体はメモリー５７に記憶された 命令に応動して動作するプロセッサ６６　（第２３図）である。制御装置１７は バス５９を経由してプロセッサ６６から命令を受信する制御インターフェース回 路５６を有し、その命令に応動して通信路２７を経由して、ライン装置、例えば 、１９および２０と通信する。制御装置１７はまた信号プロセッサ６５とディジ タルサービス装置６７を含んでいる。

信号プロセッサ６５はタイムスロット入替装置１１によって受信された各データ ワードの信号部（第２６図のビットＡ乃至Ｇ）を受信して分析することによって 、プロセッサ６６の実時間負荷要求を軽減する。ディジタルサービス装置６７は タイムスロット入替装置１１によって受信された各データワードのデータ部（第 ２６図）を受信してＰＣＭ信号に変換された加入者からのトーン信号を受信する 。ディジタルサービス装置６７はまたゲート５１を通して、ゲート５２を通して 時分割多重スイッチに対してＰｃＭの形式でトーン信号を送信するのに用いられ る。制御インターフェース回路５６、信号プロセッサ６５およびディジタルサー ビス装置６７それにライン装置１９の動作は当業者には周知である。

第２２図のシステムにおいて、ライン装置の内部で使用されるクロック信号はイ ンターフェース装置６９（第２３図）の中のクロック回復回路８４（第２４図） によって、制御インターフェース５６および通信路２７を経由して送信される。

ライン装置の各々は、各々が１６ビツトの６４デイジタルチヤネルの繰返しのフ レームを送信する。この情報はタイムスロット入替装置１１の中のマルチプレッ クス装置６０（第２３図）に送られる。マルチプレフクス回路６０は８個のライ ン装置からの出力信号を受信し、これはフォーマント変換されて、１２５マイク ロ秒のフレームごとに５１２チヤネルを持つ出力時分割多重線６２に送出される 。同様に、デマルチブレックス回路６１は時分割多重線６３上の各１６ビツトの ５１２チヤネルを受信し、このチャネルは予め定められた配置でライン装置１９ のような８個のライン装置に分配される。さらに、マルチプレックス装置６０は 情報の入来チャネルを直列から並列に変換し、デマルチプレクサ６１はそれが受 信する情報を並列から直列に変換する０時分割多重線６２上の与えられたチャネ ルを伝送された情報は、与えられたチャネルに一義的に関連した受信タイムスロ ット入替５０の記憶位置に記憶される。

与えられたデータワードが記憶される特定の記憶位置はタイムスロットカウンタ ５４によって発生されるタイムスロット番号情報によって規定される。タイムス ロットカウンタ５４はタイムスロット当り１タイムスロット番号の割合で、５１ ２個のタイムスロットの繰返しシーケンスを発生する。与えられたデータワード が発生されるタイムスロットの間に発生された特定のタイムスロット番号はその データワードを記憶すべき受信タイムスロット入替装置中の記憶位置を規定する 。データワードはまたタイムスロットにひとつの割合で受信タイムスロット入替 ５０から読み出される。与えられたタイムスロットの間に受信タイムスロット入 替５０から読み出されるべきデータワードの記憶アドレスは、読み出し制ｉＲＡ Ｍ５５から得られる。制御ｌＲＡＭ５５はタイムスロットカウンタ５４からのタ イムスロット番号によって規定されたアドレスで読み出され、このようにして読 み出された量は、そのタイムスロットについての読み出しアドレスとして受信タ イムスロット入替５０に送られる。受信タイムスロット入替５０から読多重線６ ８′およびインターフェース装置６９を経由して時分割多重スイッチ１０に送ら れる６時分割多重スイッチ１０からのデータワードはインターフェース装置６９ によってタイムスロット入替装置１１で受信され、時分割多重！７０’、ゲート ９および時分割多重線７０を通して送信タイムスロット入替５３に運ばれる。タ イムスロット入替装置１１に接続されたライン装置によって取扱われる加入者の 間の呼については、制御ｌＲＡＭ５５がゲート８および９の動作を実行し、受信 タイムスロット入替５０によって時分割多重線６８に送信されたデータワードが ゲート８および９を経由して、送信タイムスロット入替５３に運ばれるようにす る。送信タイムスロット入替５３は制御ＲＡＭ５５からのアドレスによって規定 される位置に入来データワードを記憶する。データワードは送信タイムスロット 入替５０のタイムスロットカウンタ５４によって規定されるアドレスから読み出 される。このように読み出されたデータは、時分割多重線６３を通して、ライン 装置１９に向けて送信される。制？ｌＲＡＭは各々が、特定の回路、例えば、送 信タイムスロット入替５３に関連した、多数の制御メモリーとして実現できるこ とに注意していただきたい。制御メモリーの特定の構成はこの説明には重要では なく、タイムスロット入替装置！１１の中のタイミングと回路的な要求によって 変化する。

受信タイムスロット入替５０、制御ＲＡＭ５５、タイムスロットカウンタ５４お よび送信タイムスロット入替５３によって実行されるタイムスロット入替動作の 一般的原理は周知であり、ここでは詳しくは述べない。

第２２図のシステムの制御情報のやりとりの１次モードは、制御メツセージを信 号源タイムスロット入替装置から、時分割多重スイッチ１０および制御分配装置 ３１を通して送り、宛先のタイムスロット入替装置に戻すようになっている。２ 次通信モードもまた使用され、これでは与えられた呼に関する制御情報は信号源 タイムスロット入替装置から宛先タイムスロット入替装置に、その呼に割当てら れたタイムスロットで時分割多重スイッチを経由して送られる。呼タイムスロフ トのデータワードのＥビット位置が２次通信モードに使用される。しかし、この ２次通信モードでは信号ビットの内の任意のものあるいはすべてを使用できるこ とがわかる。Ｅビットは通信路の連続性チェック°と信号の確認の二重の目的で 使用される。制４１１ＲＡＭ５５（第２３図）はその５１２個の記憶位置の各々 にＥビー／　）位置を含んでいる。呼の過程でプロセッサ６６はそ呼に関連した 制？ｌＲＡＭ５５の各記憶位置のＥビット位置に記憶された桁を制御する。制御 ＲＡＭ５５が、受信タイムスロット入替５５から読み出されるべきデータワード を規定したアドレスを送ったときに、これは受信タイムスロット入替５５に記憶 されたＥビットに記憶されたＥピントを時分割多重＆９ｊ５０に送信する。これ によって、タイムスロット入替装置の間のＥビットチャネルを利用したメツセー ジの伝送ができることになる。第２３図の装置はまた時分割多重線７０で受信さ れた各データワードのＥビットを受信するＥビットアキエミュレータ４３を含ん でいる。これらのＥビットはＥビットアキエミュレータ４８によってＥピットチ １フク回路１９２に送信される。Ｅピットチ１フク回路１９２は導体１９５上の プロセッサ６６からの命令に応動して、選択されたデータワードのＥビットに関 連した出力信号をプロセッサ６６に送出する０例えば、通信路設定の間に、プロ セッサ６６はＥピットチ１フク回路１９２に対して、特定のチャネルのＥビット 位置を調べ、プロセッサ６６に対して、予め定められた時間以内に論理“１”が 受信されたかどうかを知らせるように指示する。第２８図はＥピットチ１フク回 路１９２によって実行される機能の流れ図である。指定されたチャネル中で、予 め定められた時間以内に論理“１″のＥビットが見付からなければ、この事実を 示す不連続信号が導体１９３を通して、プロセッサ６６に対して送られる。その 代りに、その時間の内で、このような論理“１″がＥピットチ１フク回路１９２ によって見付かれば、導体１９４を経由して連続性信号がプロセッサ６６に対し て送られる。Ｅピットチ１フク回路１９２はまた各々のアクティブな呼のＥビッ トを調べる。アクティブな呼のＥビットが論理“０′となり、この状態に予め定 められた時間の間留れば、上述した不連続性信号が関連するプロセッサ６６に送 られる。不連続性信号を受信した任意のプロセッサ６６はこの事実を知らせる制 御メツセージを中央制御３０に送出する。

第２９図はひとつの入来チャネルすなわち通信路に関連したＥビットチェック回 路１９２の部分を示している。タイマ１９６は導体１９５を通して来たプロセッ サ６６からの命令に応動して計数を開始する。プロセッサ６６から命令が受信さ れたあと、予め定められた時間が経過すると、タイマ１９６はＡＮＤゲート１９ ９の一方の人力に接続された導体１９７を通して論理゛１”を送出する。ＡＮＤ ゲート１９９の出力は導体１９３に接続されている。

連続性信号発生器１９８は関連するチャネルのＥビット位置を受信し、論理′１ ″のＥビットに応動して、導体１９４に論理“１”の出力を発生する。導体１９ ４上の論理“】”は論理“０′のＥビットが連続性信号発生器１９８によって見 付かるまで連続的に印加される。連続性信号発生器１９８からの出力信号はまた 反転されて、ＡＮＤゲート１９９の入力に与えられる。従って、タイマ１９６が その論理“ｌ”の出力を発生したときに、連続性信号発生器１９８が論理“０” の出力を発生し、Ｅビットが受信されていないことを示していれば、これはＡＮ Ｄゲート１９９を通して不連続性信号として導体１９３に与えられる。その代り に、連続性信号発生器１９８が論理“ｌ”の出力を発生していれば、導体１９３ 上の信号は強制的に０１となり、一方導体１９４上には論理°１°の連続性信号 が送信される。Ｅビットチェック回路の機能は有利にプロセッサ６６によって実 行され、これによって別個のＥピットチエフク回路１９２を不要にできることに 注意されたい。呼を完了させるときのＥビットチャネルの使用方法については後 に詳しく述べる。

以下には交換システム内の種々の制御実体の間の１次通信モードについて述べる 。プロセッサ６６は完全なダイヤル数字を受信すると、そのダイヤルささた番号 に付いての翻訳を実行し、中央制御３０（第２２図）のための制御メツセージを 形成し、その呼のために時分割多重スイッチ１ｏを通して空きタイムスロットが 設定されるようにする。この制御メツセージはプロセッサ６６によって、メモリ ー５７に記憶される。当業者には周知のタイプのＤ　Ｍ　Ａ、装置５８はフレー ム当り、１制御ワードの割当で制御メツセージを読み、そのワードをインターフ ェース装置６９の制御ワード源レジスタ８０　（第２４図）に送信し、時分割多 重線を通して時分割多重スイッチ１０に送る。同様に制御メツセージは他の制御 装置および中央制御３０からインターフェース装置６９の制御ワード宛先レジス タ９２（第２４図）で受信され、ＤＭＡ装置５８によってメモリー５７に送られ 、ここでプロセッサ６６によって読み取られる。インターフェース装Ｗ、６９は 第２４図に詳細に図示されているが、マルチブレックス／デマルチブレックス回 路７５と２つのリンクインターフェース７８．７９を含んでいる。

マルチプレックス／デマルチブレックス回路７５は時分割多重線６８′を通して データワードをタイムスロット入替装置５ｏから受信し、時分割多重線７０′を 通してデータワードをタイムスロット入替装置５３に送信するように接続されて いる０両方の時分割多重線６８′および７０’は１２５マイクロ秒のフレーム当 り５１２チヤネルの速度でデータワードを運ぶようになっていることを想起して いただきたい、マルチブレックス／デマルチブレックス回路７５は時分割多重線 ６８′で受信された情報を２本の時分割多重線７６および７７に分割する。すｒ ａ’）５４Ｆ４　教番号のチャネルのデータワードを時分割多重ｖＡ７７に送信 し、奇数番号のチャネルのデータワードを時分割多重線７６に送信する。従って 、時分割多重線７６および７７はフレーム当り２５６チヤネルの割合で情報を運 ぶ。さらに、マルチプレックス／デマルチブレックス回路７５に２本の２５６チ ヤネルの時分割多重線８５および８６上の情報を５１２チヤネルの時分割多重線 ７０’に組合わせる。この組合わせは時分割多重線８５および８６がらのデータ ワードを交互に任意して、時分割多重線８５からのデータワードが時分割多重線 ７０′の奇数番号のチャネルで伝送され、一方時分割多重４１１８６からのデー タワードが、偶数番号のチャネルで伝送されるようにすることによって実行され る。時分割多重線７６および８５はリンクインターフェース７８に接続されてお り、時分割多重線７７および８６はリンクインターフェース７９に接続されてい る。タイムスロット入替装置１１ｔｌｌはフレーム当り５１２チヤネルで動作し 、一方リンクインターフェース７８．７９と時分割多重スイッチ１０はフレーム 当り２５６タイムスロツト（チャネル）で動作することに注意しマいただきたい 。さらに、タイムスロット入替装置１１との間で送受信されるデータワードのチ ャネルは完全に同期している。すなわち、与えられた番号のチャネルがタイムス ロット入替装置１１からリンクインターフェース７８に受信されているときには いつでも、両方のリンクインターフェース７８と７９はタイムスロット入替装置 １１と同一の番号を持つチャネルを受信・送信している。スプリントしたあとで 同期を保つために、時分割多重線６８′のすべての母数番目のチャネルはマルチ プレックス／デマルチプレックス回路７５によって遅延されて、舌数番目のチャ ネルと直後の偶数番目のチャネルが本質的に同時に時分割多重線７６および７７ 上を伝送されるようにする。

同様に、時分割多重線８６上のラインインターフェース７９がらの各データワー ドはマルチプレックス／デマルチブレックス回路７５によって遅延されて、それ が時分割多重線７０’上を、それと本質的に同時にマルチプレックス／デマルチ ブレックス回路７５で受信されたデータワードの直後に送信されるようにする。

以下の説明の過程において、与えられたデータワードのタイムスロットとしては 、リンクインターフェース７８および７９と時分割多重スイッチ１０のタイムス ロットを指すものとする０例えば、時分割多重線６８′のチャネル１および２か らのデータワードは、共にリンクインターフェース７８．７９と時分割多重スイ ッチ１０ではタイムスロット１に対応する。リンクインターフェース装置７８お よび７９の各々は時分割多重スイッチ１０の入出力ボート対に一義的に対応して いる。

リンクインターフェース７８　（第２４図）は時分割多重線１５を通して時分割 多重スイッチ１０から直列に伝送されて来たデータワードを受信し、この情報を 導体８３に直列に再送信するような受信機８２を含んでいる。クロック回復回路 ８４は導体８３への接続によって入来ビットの流れを受信し、それから３２．７ ６８メガヘルツのクロックを回復する。後に詳述する理由から、時分割多重線１ ５で受信された情報は必ずしも時分割多重線１３で送信される情報と同期してい る必要はない。時分割多重線７６と８５上のデータワードの間でチャネル同期を 達成するために、導体８３上の入来データワードはランダムアクセスメモリー回 路８７でバンファされる。導体８３上のデータワードはランダムアクセスメモリ ー８７の下記込みアドレス発生器８８で規定される位置に書き込まれる。書き込 みアドレス発生器８Ｉｌｉはクロック回復回路８４からの２．０４８メガヘルツ のクロック信号を受信し、それに応動して、導体８３上の入来データワードと同 期して２５６個の書き込みアドレスの繰返しシーケンスを発生する。データワー ドは２５６個の読み出しアドレスの繰返しシーケンスを発生する読み出しアドレ ス発生器８９によって規定されるランダムアクセスメモリー８７中の位置から読 み出されて、タイムスロット入替装置１１に伝送される。読み出しアドレスはオ フセント回路９０から受信された情報より誘導される。オフセット回路９０は書 き込みアドレス発生器８８によって発生された書き込みアドレスを受信し、これ から実効的に予め定められた数を減算する。この減算の結果は次に読み出しアド レス発生器に送られる。このようにして読み出しアドレス発生器８９は読み出し アドレスを発生し、これは書き込みアドレス発生器８８によって発生されたアド レスからほぼ１／４フレーム（６４タイムスロフト）遅れたものになっている。

インターフェース装置６９のリンクインターフェース７８と７９はマスター／ス レーブモードで動作して、チャネル同期を維持する０本実施例においては、リン クインターフェースがマスターであり、上述した方法で動作を続ける。しかし、 リンクインターフェース７９の読み出しアドレス発生器は、リンクインターフェ ース７８の読み出しアドレス発生器８９からの読み出しアドレスによって駆動さ れる０時分割多重ｖＡ１５．１６の長さには差がこあり得るから、リンクインタ ーフェース７９で使用される書き込みアドレスと読み出しアドレスは１／４フレ 一ム前後分離される。

これは時分割多重量８５．８６で送信されるデータワード１０チヤネル同期して いるが、時分割多重線１５、】６ではこのような同期は必要ないために生ずる。

与えられたリンクインターフェースでは、制御メツセージの送信と受信の両方で 同一のチャネルが使用される。与えられたリンクインターフェース、例えば、リ ンクインターフェース７８で制御メツセージを運ぶために使用される特定のチャ ネルは予め設定されており、制御チャネルレジスタ８１に記憶されている。読み 出しアドレス発生器８９によって発生された各々の読み出しアドレスは比較器９ １に送られ、これはその読み出しアドレスを制御チャネルレジスタ８１に記憶さ れた予め定められた制御チャネル番号と比較する。比較器９１によって現在の読 み出しアドレスが制御チャネルの番号と等しいことが判定されると、これはゲー ト信号を発生し、これに制御ワード源レジスタ８０と制御ワード宛先レジスタ９ ２に送信される。制御ワード宛先レジスタ９２は比較器９１からのゲート信号に 応動して、時分割多重線８５上の情報を記憶する。その特定のチャネルの間に、 時分割多重線８５上の情報は、制御装置１７によって利用される制御チャネルの 内容を含んでいる。ＤＭＡ装置５８の動作によって、制御ワードレジスタ９２の 内容と、次の制御チャネルの前にメモリー５７に送信される。同様に、制御ワー ド源レジスタ８０は比較器９１からのゲート信号に応動して、その内容を時分割 多重線７６に与え、これによって制御ワードを送信する。制御ワードはリンクイ ンターフェース７９によって本質的に同様の方法で送信および受信されるが、リ ンクインターフェース７９に関連した特定の制御チャネル番号は、リンクインタ ーフェース７８に関連したものとは異なっている。

読み出しアドレス発生器８９によって発生された読み出しアドレスはまたフレー ムシーケンス発生器９３に送信される。フレームシーケンス発生器９３はそれに 応動して、チャネル当り１ビ。

トの割合でフレーミングビットの一義的なシーケンスを発生する。

各チャネルの間に、フレームシーケンス発生器９３によって発生されたビットは フレーム挿入回路９４に送信され、これはタイムスロット入替装置１１のＧビッ ト位置にフレーミングビットを入れる。このフレーミングビットを含むデータワ ードは次に並直列レジスタ９５とドライバ回路９６を通して、時分割多重！１３ に送信され、これは時分割多重スイッチ１０の一義的な入力ボートに接続されて いる。リンクインターフェース７８によって受信された各データワードは時分割 多重スイッチ１０によって発生され、送信さ・れたフレーミングビットを含んで いる。フレームチエンカ９７は、時分割多重スイッチ１０から各データワードの 各フレーミングビットの各々を読み、時分割多重スイッチ１０とそれ自身の間の 同期がまだとれているかを判定する。もし同期がとれていれば、訂正は行なわれ ない、しかし同期がとれていないことがわかれば、当業者には周知の方法でクロ ック回復回路と通信してフレーム同期が行なわれる。

時分割多重スイッチ１０の入出力ボートは、両方のボートが同一のリンクインタ ーフェースに接続されているから、対であると考えられる。さらに、時分割多重 スイッチ１０の入出力ボートの多対は、リンクインターフェース７８と７９と同 様のタイプの時分割多重スイッチのリンクインターフェースに接続される。リン クインターフェース７８はデータワードを時分割多重線１３から受信し、これら のワードを時分割多重！１０３を経由して直並列レジスタ１０３に送信する受信 機１０１を含む時分割多重スイッチのリンクインターフェース１００（第２５図 ）に接続されている０時分割多重線１０３からのビットの流れはまたそこからク ロンク信号を誘導し、フレーム同期がとれているかどうかを判定するクロック回 復回路１０４とフレームチェック回路１０５に与えられる０時分割多重スイッチ のリンクインターフェース１００はさらにクロック回復回路１０４からの信号に 応動して書き込みアドレスのシーケンスを発生する書き込みアドレス発生器１０ ６を含んでいる。直並列レジスタ１０２に送信された各データワードは書き込み アドレス発生器１０６によって発生されるランダムアクセスメモリー１０７のア ドレスに書き込まれる。

時分割多重スイッチ１０はまたその入力と出力の間で経路を完成するための、各 々約４８８マイクロ秒の２５６タイムスロツトのフレームで動作する時分割空間 分割スイッチを含んでいる。各タイムスロットの間に接続されるべき入力、出力 ポートの間の交換経路を規定する制御情報は制御メモリー２９（第２２図）に記 憶されており、これは各タイムスロットで読み出されてこれらの接続を設定する 。各タイムスロットは番号を持っており、与えられたタイムスロットでは同一の 番号を持つデータワードのチャネルが交換されることを想起されたい、従って、 不正確な交換を防止するためには、それに関連するタイムスロットの間に、与え られた番号を持つチャネルのすべてのデータワードを時分割空間分割スイッチに 送らなければならない、この目的で、時分割多重スイッチ１０は２５６個の読み 出しアドレスの繰返しシーケンスを発生するマスタクロ７り回路１０９を含み、 これは各々の時分割多重スイッチリンクインターフェースに本質的に同時に送信 される。従って、ランダムアクセスメモリー１０７とすべての他の時分割多重ス イッチのリンクインターフェースに含まれた等価なランダムアクセスメモリーは 、本質的に同時に同一のタイムスロ。

トに関連したデータワードを読み出す、ランダムアクセスメモリー１０７から読 み出されたデータワードは並直列シフトレジスタ１１０に送信され、ここから、 これは時分割空間分割スイッチ１０８に送信される。

時分割多重線１５上を通して、リンクインターフェース７８に伝送されるすべて のデータワードは、それを時分割空間分割スイッチ１０８に送信する前１タイム スロット以内に時分割空間分割スイッチから受信される。時分割多重スイッチリ ンクインターフェ・−ス１００はタイムスロット当り、１ビツトの割合でフレー ミングビットのシーケンスを発生するフレームシーケンス発生器を含んでいる。

フレーミングビットはフレーム挿入回路１１３に送られ、これはフレームビット を導体１１１の各データワードのビット位ＷＧに入れる。導体１１１上の各デー タワードは次にドライバ回路１１４を通して、時分割多重線１１５を通してリン クインターフェース７８に送られる。

以下には第２２図のシステムにおける呼の設定と除去の例を示す。この例では加 入者セット２３における加入者が、加入者２６に対して呼を望んだものとする。

ライン装置１９は加入者２３における発信のオフフックを検出し、通信路２７を 経由して制御装置１７に対してメツセージを送信する。制御装置１７はライン装 置１９からのこのメツセージに応動して、データワードの通信のためにライン装 置１９とタイムスロット入替装置１１の間のどの通信チャネルを使用するかを規 定する命令をライン装置１９に送信する。さらに、制御装置１７はタイムスロッ ト入替装置１１とライン装置１９の間の新しくオフフックした加入者に関連する チャネルに対してダイヤル音の送信を開始する。制御装置１７は加入者セット２ ３の直流状態の検査を続ける。制御装置１７はさらに加入者セット２３からのダ イヤル数字を検出し、最初の数字が検出されるとダイヤル音を止める。全体のダ イヤル数字と起呼加入者の番号に従って、制御装置１７は中央制御３ｏのための 制御メツセージを形成する。この制御メツセージは中央制御３ｏを識別する宛先 部を含み、さらに起呼加入者の番号、被呼加入者の番号およびサービスクラスの ような、起呼加入者に関連したある種の情報を含んでいる。

第２７図は加入者の間の呼の設定のためのプロセッサの間の通信の機能図である 。第２７図では、発信装置１９０は発信加入者セット２３、ライン装置１９、タ イムスロット入替装置１１および制御装置エフを表わしている。同様に、着信装 置１９１は着信加入者セット２６、ライン装置２２、タイムスロット入替装置１ ２および制御装置１８を表わしている。呼完成シーケンスの中の各々の通信は線 によって第２７図で示されており、線の終りには矢印が付けられて方向を示して おり、これに［ａｌ乃至＋ｇ＋の文字が付いている。以下の説明の過程では、文 字（ａｌ乃至（蜀は説明している特定の通信を識別するのに用いる。発信装置１ ９０の制御装置１７によって形成された制御メツセージｆａｌは先に述べたよう に時分割多重線１３の制御チャネルで、１フレームに１制御ワードの割合で伝送 される。基数番の入出力ボートに接続された時分割多重線は制御メツセージを伝 送するのに使用される１次時分割多重線である。偶数番目の入出力ポート対に接 続された時分割多重線はプログラムおよび／あるいはデータ更新メツセージのよ うな長いメツセージを運ぶのに用いられる。従って、時分割多重線１３の制御チ ャネルは本例の制御メツセージを運ぶのに使用される。

この制御チャネルの制御ワードは、その制御チャネルに関連したタイムスロット の間に時分割多重スイッチ１０によって制御分配装置３１にスイッチされる。先 に述べたように、制御分配装置３１に受信されたメツセージの宛先部を解釈して 、メツセージを中央制御３０に送信する。

中央制御１３０は被呼加入者の番号に関連したタイムスロット入替装置の番号を 計算し、被呼加入者と起呼加入者の間の通信に空きタイムスロットを割当てる。

この例では、タイムスロットＴＳ１６がこの通信に割当てられているものと仮定 する。中央制御３０は次に、着信装置１９１のタイムスロット入替装置１１Ｆ１ ２に制御メツセージ山）を送信する。着信装置１９１は制御分配装置３１と時分 割多重スイッチ１０を通して加入者セット２６に接続されている。この制御メツ セージ山）は被呼加入者番号、起呼加入者に接続されたタイムスロット入替装置 １１の番号および時分割多重スイッチ１０を通しての通信に使用されるタイムス ロットを含んでいる。中央制御３０が制御メツセージ（ｂｌをタイムスロット入 替装置１２に送信したのと、本質的に同一のタイムスロットで、これは通信路４ ９を経由して制御メモリー２９に対して命令を送り、これはタイムスロット入替 装置１１をタイムスロット入替装置１２に接続するためにタイムスロットＴＳ１ ６の間に使用される交換路を規定する。着信装置１９１の制御装置１８は中央制 御３０からの制御メツセージ（ｂｌに応動して加入者セント２６との通信のため のライン装置２２とタイムスロット入替装置１２の間でチャネルを割当て、加入 者セット２６に関連したチャネルで、時分割多重スイッチ１０に対して論理“１ ′のＥビン）　（ｄ）の送信を開始する。制御装置はそのチャネルに関連したＲ ＡＭ５’５の記憶位置をアクセスし、Ｅビット位置を論理“１”にセットするこ とによって、与えられたチャネルでの論理“１″の伝送を制御することを想起さ れたい、さらに制御装置１８は着信装置１９１のタイムスロット入替装置１２の 番号、通信に使用されるタイムスロット（ＴＳ１６）および呼を完成するために 制御装置１７を必要とする加入者セント２６に関する任意の情報を規定する制御 メツセージを形成する。この制御メツセージ（８１は制御チャネルを経由して時 分割多重スイッチ１ｏへ、また制御分配装置３１へ送られ、さらにタイムスロッ ト入替装置１１に関連した制御チャネルによって時分割多重スイッチ１０を通し てタイムスロット入替装置１１に伝送される。上述したことに加えて、制御装置 １８のプロセッサ６６はＥピットチエフク回路１９２に対して予め定められた期 間、例えば、１２８フレームの間、タイムスロットＴＳ１６のＥビットの状態を 調べることを指示する。

制御装置１７は、制御装置１８からのメツセージに応動して、加入者セット２３ に関連したチャネルで、時分割多重スイッチ１０に対して論理“１”のＥビット （ｆ）の送信を開始する。さらに、発信装置１９０の制御装置はタイムスロット 入替装置１２からの入来チャネル１６のＥビットを検査して論理“１”の存在を 検査する。このような論理′１″のＥピントが受信されたときに、連続性信号は Ｅピットチエフク回路１９２から制御装置１７のプロセッサ６６に送られ、タイ ムスロット入替装置１２からタイムスロット入替装置１１への通信路の連続性が 判明したことを示す。

タイムスロット入替装置１１からタイムスロット入替装置１２への通信路の連続 性が存在するときには、制御装置１８のＥピットチエフク回路１９２は予め定め られた期間の間にチャネル１６の論理“１”のＥビットを検出する。制御袋Ｗ、 １８のＥビット検査回路１９２は、論理１１”のＥビットに応動して、それに関 連するプロセッサ６６に対して連続性信号を送信する。制御装置１８のＥピット チエフク回路１９２からの連続性信号に応動して、ライン装置２２は加入者セン ト２６に対して、呼び出し電流を送出するように指示され、加入者セット２３に は、タイムスロット１６の間で可聴リンギング音が返送される。加入者セット２ ６がオフフックされると、ライン装置２２は制御装置１８に対して知らせ、これ は加入者セット２３に対する可聴リンギング音の送出を停止し、加入者セント２ ６に対する呼び出し信号の印加を停止する。制御装置１８は次に制御メツセージ （ｇ’）をタイムスロット入替装置１２からタイムスロット入替装置１１に送信 して、応答が生じたことを示す。ここで加入者は通信できることになる。

呼の終了は通常は起呼加入者に関連した制御装置、この例では、制御装置１７に よって制御される。加入者セット２３がオフフックすると、加入者セット２３と ２６の間のチャネルのＥビットは論理′０”に変わる。制御装置１８は論理“０ ”のＥビットに応動して、制御メツセージを中央制御３０に送り、呼のその部分 が完了したことを示す。さらに、オンフックが検出されたとき、同様のメツセー ジが制御装置１７から送信される。これらの二つのメツセージに応動して、中央 制御！３０は制御メモリー２９を制御して、加入者セット２３と２６の間のチャ ネルを接続する経路を落す。さらに、制御装置１７．１８はそれに関連する加入 者セントから時分割多重スイッチ１０への経路を空きとして、これらの経路が以 降の通信に使用できるようにする。加入者セット２６が最初にオフフックになっ たときには、制御装置１８は、オフフッタが生じたことを制御チャネルを通して 制御装置１７に知らせるために、制御装置１７に対して制御メツセージを送信す る。制御装置１７はこのようなメツセージに応動して、ヒツトタイミングと同様 の予め定められた期間だけ待ち、次に上述したような呼終了の手順を開始する。

着信加入者の特性によっては、通常の呼完成／終了のルーチンが異なることがあ る。例えば、加入者２６（前の例での着信加入者）が呼トレーシングを行なって いるとしよう。この状況では、加入者２６がオフフックするまで、加入者２６へ のすべての呼を完成された状態に保つことが望ましいかもしれない、この例に従 えば、呼は先の例で述べたのとほとんど同様に設定される。しかし、タイムスロ ット入替装置１２からタイムスロット入替装置１１への第１の制御メソセージは 間もな（完成される呼については呼トレーシングが゛かかっていることを示す部 分を含んでいる。

制御装置１７はこの制御メツセージに応動して、呼終了のシーケンスを変更して 、制御装置１８から加入者２６がオンフックしたことを示すメツセージが受信さ れるまで完成された経路が除かれないようにする。

オ遺訓Ｉとも１医 第１２図に従って配置される第１図乃至第３図に図示する本発明の一実施例は、 第２２図の時分割回線交換システムを含め、それに４個の追加の交換モジュール １０００．２０００，３０００゜および４０００が統合されている。追加の交換 モジュールが時分割多重スイッチ１０の入出力ポート対Ｐ５５乃至Ｐ６２を用い て接続されている。第２図および第３図には交換モジュール１０００および４０ ００だけが詳細に図示されている。与えられた交換モジュール、例えば、１００ ０はそのようなチャネルを時分割多重スイッチ１０を通して送信することなしに それに接続された複数のユーザ端末、例えば、１００１．１００２の間でパケッ ト交換通信チャネルおよび回線交換通信チャネルの両方を提供する。時分割多重 スイッチ１０はモジュール間呼のためだけに使用される。

ヌ１」ゴムと１火工１」」− 交換モジュール１０００　（第２図）は２個のディジタルライン装置１１０１お よび１１０２、タイムスロンド入替装［０１１、ｗ制御装置１０１７、プロセッ サインターフェース１３００それにパケット交換装置１４００を含んでいる。タ イムスロット入替装置１０１１と制御装置１０１７はすでに説明したタイムスロ ット入替装置１１および制御装置１７（第２３図）と本質的に同様である０本実 施例においては、端末と制御装置１０１７の間の信号伝送は、ユーザのＤチャネ ル、パケット交換装置１４ＱＱ、プロセッサインターフェース１３００を経由し たメツセージ信号伝送によって行なわれるから、オンフックおよびオフフック条 件やダイヤル数字を検出するために制御語２１７に要求されるプロセッサの機能 は制御装置１０１７では必要ない、制御装置１７においては、制御インターフェ ース５６　（第２３図）が経路２７を通して制御情報を伝送するのに使用される 。制御装置１ｏ１７においては、通信路１０２７を通してディジタルライン装置 １１０１と１１０２およびパケット交換装置１４００に制御情報を伝送するのに 、等価な制御インターフェース５６が使用される。プロセッサ６６との通信に使 用される制御装置１７中のバス５９と等価なディジタルライン ディジタルライン装置１１ｏ１は第４図に詳細に図示されている。各ユーザアク セス線、例えば、１００３は複数のディジタルライン回路１１０５の個々のもの に接続されている０本実施例においては、ユーザアクセス線１００３は各方向に 別々の線の対を用いて１９２キロビット／秒のビットの流れを伝送するＴインタ ーフェースであることを想起されたい、またメツセージ信号を含むユーザ情報を 伝送するためには１４４キロビット／秒が使用され、１４４キロビット／秒は６ ４キロビット／秒の回線交換Ｂチャネルと１６キロビツト／秒のパケット交換Ｄ チャネルを含む。

ユーザ端末１００１は４０００ラインフレ一ム／秒で４８ビツトのラインフレー ムの形で、１９２キロビット／秒の流れを送信する。４８ビツトのラインフレー ムの各々はフレームの開始を印すためのバイポーラバイオレーションを使用した フレーミングビット、種々の他の制御ビット、直流平衡ビット、スーパーフレー ムビットおよび予備のビットを含み、また各々のＢチャネルの８ビツトの単位を ２個と、単一のＤチャネルの２ビツトの単位を２個含んでいる。ディジタルライ ン回路１１０５は直流分離、共通モード信号の除去および過負荷保護を行なうた めのトランス結合を経由して、ユーザ端末１００１から１９２キロビット／秒の ピントの流れを受信する。ディジタルライン回路１１０５は各ラインフレームの 開始を検出し、そのあとで２個のＢチャネルおよび１個のＤチャネルからの情報 を別々のレジスタ（図示せず）に記憶される。このような受信された情報はその あとで、３２チヤネルの両方向バス１１０８でタイムスロット割当装置１１１１ に送られるか、あるいは他の３２チヤネルの両方向バス１１０９で、第２のタイ ムスロット割当装置１１１２に送られる。それを用いてＢチャネルあるいはＤチ ャネルを送信するための２本のバス１１０８あるいは１１０９中の１本の中の特 定のタイムスロットすなわちチャネルを規定する情報は１６個のディジタルライ ン回８１１０５の動作を調整するライングループコントローラ１１０６から受信 された情報に従って決定される。バス１１０８のひとつの与えられたタイムスロ ットがディジタルライン回路１１０５のひとつからの１個のＢチャネルの８ピン トの単位あるいは４個のディジタルライン回路１１０５の各々からのＤチャネル の２ビツトの単位を伝送するのに用いられる。タイムスロット割当装置１１１１ はバス１１０８のひとつを経由して１６個のライン回路ロフト割当装置１１１２ はバス１１０９のひとつを経由して１６個のライン回路１１０５の各グループか らの情報を受信する。バス１１０８および１１０９はユーザのＢチャネルおよび Ｄチャネルとバス１１０８および１１０９上のタイムスロットの間のマツピング を規定するライングループコントローラ１１０６による割当に従って負荷を分担 する。ライングループコントローラ１１０６は次にこのようなマツピングを初期 化するために通信路１０２７を経由して、単一のライン装置コントローラ１１０ ７からその情報を受信する。ライン装置コントローラ１１０７はまたタイムスロ ット割当装置１１１１および１１１２の動作を制御する。タイムスロット割当装 置１１１１および１１１２の機能はディジタルライン回路１１０５から受信され たタイムスロットをタイムスロット入替装置１０１１への５１３２チヤネルの両 方向データバス１２０１上の指定されたタイムスロットに与えたり、パケット交 換装置１４００への３２チヤネルの両方向データバスの指定されたタイムスロッ トに与えたりすることである。バス１２０１は１次的にはＢチャネル情報を運ぶ が、あるＤチャネル情報はその上を伝送されてから後で、予め定められたチャネ ルでタイムスロット入替装置１０１１とバス１２０５を通してパケット交換装置 １４００に伝送されることを想起されたい、バス１２０２はＤチャネル情報を直 接にパケット交換装置１４００に伝送する。

タイムスロット割当袋２１１１１と１１１２はまたバス１２０１を通してタイム スロット入替装置１０１１から、バス１２０２を通してパケット交換装置１４０ ０から情報を受信し、このような受信された情報を指定されたタイムスロットで ディジタルライン回路１１０５に送るように動作する。各々のディジタルライン 回路１１０５はバス１１０８および／あるいは１１０９の関連するタイムスロッ トから２本のＢチャネルと１本のＤチャネルを受信し、受信された情報を４８ビ ツトのラインフレームにフォーマット化する。このようなラインフレームは次に 、１９２キロビット／秒の速度でトランス結合を通してユーザライン、例えば、 ］、００３に送信される。

％　’ｒ　７　）　”＊’Ｊｔ１１４００パケツト交換装置１４００とプロセッ サインターフェース１３００、のより詳細な図は、第１３図に従って配置される 第５図乃至第１１図に示されている。パケット交換装置１４００は、ディジタル ライン装置】１０１および１１０２からバス１２０２を通して、またタイムスロ ット入替装置ｆ１０１１からバス１２０５を通して受信されたタイムスロットを プロトコルハンドラ１７００−０乃、至１７００−９５に分配する６個のデータ ファンアウト装置１６００乃至１６００−５　（第７図）を含んでいる０図には この内プロトコルハンドラ１７００−０．１７００−１５．１７０〇−８０およ び１７００−９５のみを第８図および第９図で詳細に示している。データファン アウト装置１６００−０乃至１６００、−５はまたバス１２０２の割当てられた タイムスロットでプロトコルハンドラから受信された情報を、タイムスロット入 替装置１０１１へのバス１２０５上のディジタルライン装ｚｉｉｏｉおよび１１ ０２に送出する。各々のデータファンアウト装置は１６個のプロトコルハンドラ に接続されている０例えば、データファンアウト装置１６００−０はプロトコル ハンドラ１７００−０乃至１７００−１５に接続され、データファンアウト装置 １１６００−５はプロトコルハンドラ１７００−８０乃至１７００−９５に接続 されている。データファンアウト装置１６００−０乃至１６００−５は通信路１ ０２７、制御ファンアウト装置１５００（第６図）および制御バス１５０１を経 由して％ｌＩ御装置１０１７からプロトコルハンドラとバス１２０３および１２ ０５のタイムスロットのマフピングに関する割当信号と呼ぶ割当情報を受信する 。プロトコルハンドラ１７００−０乃至１７００−９５はそれに関連したユーザ 端末のＤチャネルからのパケット（あ葛いはバス１２０５を経由したモジエール 間パケット）を受信、処理ならびに蓄積し、パケット相互接続１８００　（第１ ０図、第１１図）によって付勢されたときには、このような記憶されたパケット を宛先のプロトコルハンドラに、また信号パケットのときにはプロセッサインタ ーフェース１３００　（第５図）に送信する。宛先のプロトコルハンドラはパケ ット相互接続１８００から受信されたパケットを記憶し、次にこれらのパケット を宛先ユーザ端末のＤチャネルで送信する。プロセッサインターフェース１３０ ０はプロトコルハンドラからの信号パケットに応動して、このような信号パケッ トを記憶し、バス１０５９を経由して後に制御装置１０１７によって読めるよう にする。プロセッサインターフェース１３００はまた制御装置１０１７によって バス１０５９を経由して書き込まれた信号情報を受信し、このような情報を信号 パケットで受信し、パケット相互接続によって付勢されたときに信号パケットを 宛先のプロトコルハンドラに送る。任意の与えられた時点で、多数のプロトコル ハンドラは予備となっている。このような予備の指定と他の構成および制御情報 は制御装置１０１７によって、通信路１０２７、制御ファンアウト装置１５００ および制御バス１５０２を通して、パケット相互接続１８００に伝送される。パ ケット相互接Ｍｌ　８００はまた制御バス１７０２−０乃至１７０２−５　（第 ９図）を通して、ある種の制御情報を特定のプロトコルハンドラに分配する。パ ケット相互接続１８００は６個のパケットファンアウト装置１９００−０乃至１ ９００−５゜（第１１図）を含む。各々のパケットファンアウト装置は１６個の プロトコルハンドラとの間でパケットを受信しまたパケットを送信する０例えば 、パケットファンアウト装置１９００−０はプロトコルハンドラ１７００−０乃 至１７００−１５とパケットを送信し、パケットファンアウト装置１９００−５ はプロトコルノ＼ンドラ１７００−８０乃至　１７００−９５との間でパケット を送信する。

データファンアウト装　１６００−０ データフアンアウト装置１６００−０　（第７図）は３２チヤネルバス１２０２ でディジタルライン装置１１０１および１１０２から、３２チヤネルのバス１２ ０５でタイムスロット入替装置１０１１からタイムスロットを受信し、このよう な受信されたタイムスロットを単一の時分割多重線１６１２を通して受信タイム スロット入替１６５０に送信するマルチプレクサ１６１０を含む。

受信タイムスロット入替１６５０はタイムスロット入替機能を実行し、マルチプ レクサ１６１０から時分割多重線１６１３上の予め定められたタイムスロットで 受信された情報をマルチプレクサ１６２０に送信する。受信タイムスロット入替 １６５０で使用されるタイムスロットの定義は、プロセッサ１６３２によって、 システムの初期化時あるいはそのあとのシステム再構成時に制御ｌＲＡＭ１６５ ５に記憶される。プロセッサ１６３２はこのようなタイムスロット指定を制御フ ァンアウト装置１５００　（第６図）に含まれたプロセッサ１５１０から汎用非 同期受信送信機（ＵＡＲＴ）１６３１、制御バス１５０１および関連するＵＡＲ Ｔ　１５１１−〇を経由して受信する。デマルチプレクサ１６２０は時分割多重 線１６１３上のタイムスロットを予め定められた方法でデータファンアウト装置 １６００−０に関連する１６個のプロトコルノ１ンドラ１７００−０乃至１７０ ０−１５に接続された１６個の３２チヤネルの両方向データバス１６０１−０乃 至１６０１−１５に分配する。同様に逆方向では、マルチプレクサ１６２１はプ ロトコルハンドラ１７００−０乃至１７００−１５から、３２チヤネルのバス１ ６０１−０乃至１６０１−１５でタイムスロットを受信し、受信タイムスロット を単一の時分割多重線１６１４を通して送信タイムスロット入替１６５３に送る 。制御ＲＡＭ１６５５に記憶されたタイムスロット定義に従うて、送信タイムス ロット入替１６５３はマルチプレクサ１６２１から受信された情報を単一の時分 割多重線１６１５を通して、デマルチプレクサ１６１１に送信する。デマルチプ レクサ１６１１は次に時分割多重線１６１５で受信されたタイムスロットを予め 定められた方法でバス１２０２に送ってディジタルライン装置ｌｌ　１０１およ び１１０２に送信し、バス１２０５に送ってタイムスロット入替装置１０１１に 送信する。バス１２０５はデータファンアウト装置の内のひとつだけ、すなわち 装置１６００−０にだけ接続されていることに注意していただきたい、データフ ァンアウト装２１６００−〇はバス１２０５を経由してタイムスロット入替装置 １０１１からタイミング信号を受信し、このようなタイミング信号をデータファ ンアウト装置１６００−１乃至１６００−５および例えばプロトコルハンドラ１ ７００−０　（第８図）に含まれた装置１４０５のようなプロトコルハンドラ中 のタイムスロット割当・速度適応装置の各々に対してこのようなタイミング信号 を分配し、その中の種々の構成要素の動作のタイミングをとる。タイミング信号 の分配は図示には示されていない、データファンアウト装置１１　（第２３図） の動作は、すでに述べたタイムスロット入替装置１１　（第２３図）の動作と一 般的には類似しているが、タイムスロット入替装置１１が回線交換機能を実行す る。すなわち呼の通信チャネルを提供するためにタイムスロット入替を行なうの に対して、データファンアウト装ｆ１６００−０はバス１２０２および１２０５ の各タイムスロットを比較的永久的にバス１６０１−０乃至１６０１−１５の指 定されたタイムスロットにマツピングすることによって分配機能を実行し、呼に 対する交換機能は実行しないようになっていることに注意していただきたい。

プロトコルハンドラ１７００−０ プロトコルハンドラ１７００−０　（第８図）はデータファンアウト装置１６０ ０−０からの両方向データバス１６０１−０を３２個のＨＤＬＣ回路１４０６− ０乃至１４０６−３１に接続するタイムスロット割当・速度調整装置１４０５を 含んでいる。各々のＨＤＬＣ回路、例えば、１４０６−０は、ひとつのユーザ端 末からの１６キロビツト／秒のＤチャネルからのＨＤＬＣリンクレベルプロトコ ルを終端するのに使用され、ここではプロトコルプロセッサと呼ばれている。デ ータバス１６０１−０上の与えられたチャネルあるいはタイムスロットは４個ま でのＤチャネルに使用される。すなわち８ビツトは各Ｄチャネルからの２ビツト で形成される。タイムスロット割当・速度調整装置１４０５は各ＨＤＬＣ回路に ついて３２個の入来シストレジスタ（図示せず）、３２個の出シフトレジスタ（ 図示せず）、１個の入来シフトレジスタおよび１個の出シフトレジスタを含んで いる。与えられた入来シフトレジスタは各１２５マイクロ秒のフレームの間にデ ータバス１６０１−０の予め定められたタイムスロットから２ビツトを受信する 。このようなフレーム４個のあとで入来シフトレジスタは８ビ、トを累積し、装 置１４０５はクロック信号を関連するＨＤＬＣ回路、例えば１４０６−０に送信 し、累積された８ビフ）　ハＨＤ　Ｌ、　Ｃ回路１４０６−Ｑに送信される。与 えられた入来シフトレジスタは１２５マイクロ秒のフレーム当り１タイムスロツ トだけからしか情報を受信しないから、ビットは入来シフトレジスタからＨＤＬ Ｃ回路１４０６−０に、それがデータバス１６０１−Ｏで受信されたときより低 い速度で送出される。その逆方向では、ＨＤＬＣ回路１４０６は８ビツトを与え られた出シフトレジスタに送信し、これらのビットはデータバス１６０１−０の 予め定められたタイムスロットに挿入される。２ビツトは４個の１２５マイクロ 秒フレームの予め定められたタイムスロットが生ずるたびに挿入される。タイム スロット割当・速度適応装置１４０５はまた、与えられたＩ（ＤＬＣ回路がより 速い速度でＤチャネルを接続できるように再構成でき、例えば、多数の入来およ び出シフトレジスタと多数のタイムスロットを使用して、６４あるいは２５６キ ロビツト／秒で送信できる。

プロトコルハンドラ１７００−０は３個の制御主体、すなわちプロセッサ１４４ ２、ＤＭＡプロセッサ１４２３および通信コントローラ１４４３を含んでいる。

ＤＭＡプロセッサ１４２３はＨＤＬＣ回路１４０６−０乃至１４０６−３１とＲ ＡＭ１４７０中のバッファの間のバス１４２０を経由した情報の伝送に責任を持 つ低レベルのプロセッサである０通信コントローラ１４４３　ババス１７０１− ０　（パケット相互接続１８００に接続されている）とＲＡＭ１４７０中のバッ ファの間のバス１４４０を経由した情報の転送に関して同様の機能を実行する。

プロセッサ１４４２はプロトコルハンドラ１７００−０の高レベルの知能を表わ している。ＤＭＡプロセッサ１４２３はそのプログラムを記憶する消去可能なプ ログラマブル　リード　オンリー　メモリー（ＥＰＲＯＭ）１４２１とプログラ ムスタックおよび種々のローカル変数を記憶する関連するＲＡＭ１４２２を持っ ている。ＲＡＭ１４７０に関連して、デュアルポートＲＡＭコントローラ１４７ １．３１検出訂正装置１４７２およびセレクタ１４７３が設けられている。

本実施例においては、ＲＡＭ１４７０は２５６にで２２ビア）位置を持っており 、各々が２５６にで１ビツト位置を持つ２２個のメモリーとして実装されている 。ＲＡＭ１４７０の各位置は誤り検出、訂正装置！！１４７２によって発生され た１６ビツトのデータワードと６ビツトの誤り検査コードを記憶するのに使用さ れる。

誤り検査コードは装置Ｅ１４７２によって利用され、ＲＡＭ１４７０から読み出 されたデータワードのすべての２ビット誤りを検出し、すべての１ビット誤りを 訂正する。デュアルポートＲＡＭコントローラ１４７１は任意の与えられた時点 で２本のバス１４２０および１４４０のいずれがＲＡＭ１４７Ｑにアクセスする かを規定するために、セレクタ１４７３に対して選択番号を送信する。

ＲＡＭ１４７Ｑは２個のシステム制御ブロック（図示せず）を含み、一方はＤＭ Ａプロセッサ１４２３に接続され、他方は通信コントローラ１４４３に接続され ている。プロセッサ１４４２はバス１４４０を通して、制御情報をＲＡＭ１４７ ０の適切なシステム制御ブロックに書き込み、次に導体１４３１を経由してＤＭ Ａプロセッサ１４２３にあるいは導体１４４５を通して通信コントローラ１４４ ３に制御信号を送信することによって、ＤＭＡプロセッサ１４２３と通信コント ローラ１４４３の動作を制御する。

このような制御信号に応動して、ＤＭＡプロ妄ツサ１４２３と通信コントローラ １４４３はＲＡＭ１４７０中の関連するシステム制御ブロックを読み、プロセッ サによってどのような動作が要求されたかを判定する。ＲＡＭ１４７０はさらに ＨＤＬＣ回路１４０６−０乃至１４０６−３１から受信されたパケットとバス１ ７０１−０を経由してパケット相互接Ｍｌ　８００から受信されたパケットを記 憶するのに使用される予め定められた大きさの複数のバッファを含んでいる。こ のようなバッファの各々はバッファのある種の特性、例えば、バッファの大きさ を規定する関連するバッファ制御ブロックを有している。与えられたパケットは チェーンとして接続されたいくつかのバッファを要求することもある。各々のバ ッファ制御ブロックはこのようなチェーンの次のバッファの位置を規定する。

システムの初期化時に、制御装置１０１７は、通信路１０２７、制御ファンアウ ト装置１５００および制御バス１５０２を通してプロセッサ】４４２に対してプ ロセッサ１９２２　（第１１図）から、バス１７０２−０の導体を通してリセッ ト信号を送信する。

これに応動して、プロセッサ１４４２ば既知の状態に戻り、次にバス１４４０を 経由してＲＡＭ１４７０の通信コントローラ１４４３用のシステム制御ブロック に読み出しコマンドを書く。

次にプロセッサ１４４２は通信コントローラ１４４３への導体１４４５に制御信 号を送り、これに応動して通信コントローラ１４４３はそのＲＡＭ１４７０のシ ステム制御ブロックを読む。

そのシステム制御ブロックはパケットを記憶するために通信コントローラ１４４ ３によって使用されるべき利用可能なバッファのリストを規定した情報を含んで いる。システム制御ブロック中の読み出しコマンドに応動して、通信コントロー ラ１４４３はバス１７０１−０を聴いて、パケットの開始を探索する。初期化の 一部として、制御装置１０１７はプロセッサインターフェース】３００に対して 初期化情報を送信する。プロセッサインターフェース１３００　（これはプロト コルハンドラ１７００−０について述べたのと同様の方法で先に制御装置１０１ ７によって初期化されている。）は次にパケット相互接続１８００とバス１７０ １−Ｏを通してプロトコルハンドラ１７００−０に対して初期化情報を含むパケ ットを送信する。通信コントローラ１４４３はパケットの開始を検出し、パケッ トを記憶するのに使用されるＲＡＭ１４７０中の利用できるバッファの内のひと つあるいはそれ以上を割当てる。通信コントローラ１４４３がパケットの終りを 検出したとき、これは導体１４４４を通してプロセッサ１４４２に対して割込み 信号を送る。割込み信号に応動してプロセッサ１４４２はＲＡＭ１４７０から初 期化パケットを読む、初期化パケットはシステム構成情報を含む。このような情 報はタイムスロット割当・速度適応装置１４０５の構成定義、例えば、１６．６ ４あるいは２５６キロビツト／秒のような種々の定義されたビット周波数で動作 するよう、特定のＨＤＬＣ回路とデータバス１６０１−０のタイムスロットを対 応させるデータを含んでいる。プロセッサ１４４２はバス１４４０を通して、こ のような構成情報をタイムスロット割当・速度適応装置１４０５に送信する。プ ロセッサ１４４２は次にバケント相互接Ｍｌ　８００を通してプロセッサインタ ーフェース１３００に対して通信コントローラ１４４３から確認パケットを送信 する。これに応動して、制御装置１ｏ１７はプロトコルハンドラ１７００−０の ＲＡＭＩ　４７０に対して、次の初期化パケットを送信する。プロセッサ１４４ ２は次にＲＡＭ１４７０からこのパケットを読む、このときＨＤＬＣ回路のある ひとつを規定するパケットがアクティブユーザ端末に関連している。そのパケッ トに応動して、プロセッサ１４４２はＲＡＭ１４７０のシステム制御ブロックに 対してＤＭＡプロセッサ１４２３用のコマンドを書く、プロセッサ１４４２は次 に導体１４３１を経由して　ＤＭＡプロセッサ１４２３に対して制御信号を送信 し、これに応動してＤＭＡプロセッサ１４２３はバス】４２０を経由して、シス テム制御ブロック中のコマンドを読む。

このコマンドに従って、ＤＭＡプロセンサ１４２３はバス１４２０を通して制御 情報を送信し、ＨＤＬＣ回路１４０６−１乃至１４０６−３１あるものが、その 関連するユーザ端末内の相手のＨＤＩＩＣ回路（図示せず）とのＨＤＬＣ通信リ ンクを初期化することを要求する。リンク初期化はリンクの各端のＨＤＬＣ回路 で空きフラグを連続的に送信する動作を含む。ＨＤＬＣ回路は、当業者には周知 の方法で、ピントスタッフィング、誤りチェックその他のＨＤＬＣのリンクレベ ル機能を実行する。ＤＭＡプロセッサ１４２３はＨＤＬＣ回路１４０６−０乃至 １４０６−３１の各々を繰返し走査し、何時パケットの開始が受信されたかを判 定する。ＨＤＬＣ回路、例えば、１４０６−０がパケットの開始を受信したと判 定したあと、プロセッサ１４２３少なくともパケットの初期部分を記憶するのに 使用する利用可能なＲＡＭ１４７０のバッファを選択する。プロセッサ１４２３ は選択されたバッファのアドレスをそれに関連したＲＡＭ１４２２に記憶する。

そのあとで、ＨＤＬＣ回路１４０６−０によって受信された各バイトは、バス１ ４２０を経由して、ＲＡＭＩ　４２２に記憶されたアドレスに従って、選択され たＲＡＭ１４７０のバッファに転送される。

（その代り、１６ビツトのワード全体をＲＡＭ１４７０に転送できるように、Ｒ ＡＭ１４２２でひとつおきのバイトを一時的に記憶してもよい、もちろん、パケ ットが充分な長さを持ち、第１に割当てられたバッファを越えるときには、必要 に応じて、追加のバッフ１が割当てられる。パケット全体を記憶するのに使用さ れるバッファの全チェインは、バッファに関連したバッファ制御ブロックに記憶 されたポインタを経由して相互にリンクされる。ＨＤＬＣ回路１４０６−０が全 パケットを受信したことを判定すると、これは完了を示すビットをその内部レジ スタ（図示せず）に記憶する。これはまたパケットを含むＨＤＬＣフレームが誤 りなく受信されたかを示すビットを記憶する。ＤＭＡプロセッサ１４２３はパケ ットの終りを示すビットを読み、これに応動して、導体１４３２を通してプロセ ッサ１４４２に対して割込み信号を送信する。これに応動して、プロセッサ１４ ４２はＲＡＭ１４７０からバス１４４０を経由して、パケットの少なくとも−・ ラダを読む。ヘッダによって、パケットが信号パケットであることが示されると 、そのヘッダは論理チャネルＬＣＮＩを示しており、プロセッサ１４４２は通信 コントローラ１４４３によって、そのパケットを内部パケットフレームで、パケ ット相互接Ｍｌ　８００を通して、プロセッサインターフェース１３００に送信 する。内部パケットフレームの一部はバケットの宛先として、プロセッサインタ ーフェース１３００の物理アドレスを規定する。これに対して、ＲＡＭ１４７Ｑ からのパケットのヘッダを読んで、プロセッサ１４４２が、そのパケットをデー タパケットであると判定すれば、プロセッサ１４４２はＲＡＭ１４７０に記憶さ れたルーティング表を調べ、そのパケットを正しいユーザ端末に正しい論理チャ ネルで送信するために、宛先プロトコルハンドラと、宛先プロトコルハンドラに よって使用されるべき内部論理チャネル番号（ＩＬＣＮ）の両方を判定する。（ ２つのユーザ端末の間でバーチャルサーキッドを設定するプロセスのこのような ルーティング表の記憶については後述する。）プロセッサ１４４２に次に通信コ ントローラ１４４３によって、パケット相互接続１８００を経由して宛先プロト コルハンドラに対して、内部パケットフレームによるデータパケットの伝送を行 なう。内部パケットフレームは宛先プロトコルハンドラの物理アドレスとＩＬＣ Ｎの両方を含んでいる。

内部パケットフレームはまた信号源プロトコルハンドラに対して確認パケットを 返送するときに宛先プロトコルハンドラによって使用される信号源プロトコルハ ンドラ、例えば、１７００−０の物理アドレスを含んでいる。プロトコルハンド ラ１７００−０の中で、プロセッサ１４４２は、すべてのネットワークレベルの 機能、例えば、信号およびデータパケットの適切なルーティングの責任を持って いる。プロセッサ１４４２はまたＤＭＡプロセッサ１４２３を経由して、フレー ムが誤って受信されたと判定されたときにＨＤＬＣフレームの再送を実行する。

通信コントローラ１４４３はパケット相互接続１８００からバス１７０１−０で 受信された入来パケットをＲＡＭ１４７０中の利用できるバッファにＤＭＡプロ セッサ１４２３がＨＤＬＣ回路１４０６−０乃至１４０６−３１からＲＡＭ１４ ７０中のバッファにパケットを転送するのに類似した方法で転送する。データパ ケットについては、プロセッサ１４４２はＲＡＭ１４７０に記憶されたルーティ ング表を再び使用して、データパケットを正しいＬＣＮで正しいＨＤＬＣ回路に 対して送信する。パケット相互接続１８００からバス１７０１−０に受信された 信号パケットのあるものはプロセッサ１４４２によって使用されて、バーチャル サーキットの設定のプロセスでＲＡＭ１４７０のルーティング表に必要な内容を 書き込む、バス１７０１−０で受信された他の信号パケットはそのＩＬＣＮとＲ ＡＭ１４７０のルーティング表に従って、ＨＤＬＣ回路１４０６−０乃至１４０ ６−３１を通してユーザ端末に転送される。

図面には示していないが、プロトコルハンドラ１７００−０はさらにプロトコル ハンドラ１７００−０を二重のパケット相互接続に接続するために、バス１４４ ０に接続された二重の通信コントローラを含んでいる。バス１７０２−０を通し てプロセッサ１９２２から受信されたスタータスビットを記憶するレジスタ１４ ４７は通信コントローラ１４４３あるいは二重の通信コントローラが現在アクテ ィブであるかどうかを規定するビットを記憶する。

プロセッサインターフェース１３００ プロセツサインターフエース１３００　（第５図）の主要部分はプロトコルハン ドラ１７００−０と同様である。詳しく述べれば、ＥＰＲＯＭＩ　３４１、バス １３４０、プロセッサ１３４２、導体１３４４．１３４５、通信コントローラ１ ３４３、セレクタ１３７３、デュアルボー）ＲＡＭコントローラ１３７１、ＲＡ Ｍ１３７０および誤り検出訂正装置１３７２はそれより丁度１００だけ大きい番 号を持つプロトコルハンドラ１７００−０の対応する構成要素と同様である。し かし、プロトコルハンドラ１７０〇−〇でＲＡＭ１４７０でＨＤＬＣ回路からの 情報を受信した代りに、プロセッサインターフェース１３００のＲＡＭ１３１０ はバス１０５９とバッファ１３５２を経由して制御装置１０１７から情報を受信 する。ＲＡＭ１３７０中のアドレス位置を間接にアドレスする手段として、アド レスカウンタ１３５１が制御装置によって使用される０例えば、ＲＡＭ１３７０ にある種の制御情報を書くために、制御装置１０１７はアドレスカウンタ１３５ １に、このような情報を記憶するのに使用される第１のＲＡＭ１３７０のバッフ ァのアドレスを書き込む、第１のＲＡＭ１３７０のバッファがいっばいになった とき、アドレスカウンタ１３５１は、そのバッファの位置を規定するために自動 的に増分される。プロセッサ１３４２はシステ゛ムを再初期化するために、バス １０５９の１本の導体を経由して、制御筒ｆｉｔ　Ｏ１７によってリセットする ことができる。

パケット相互　１８００ プロトコルハンドラ１７００−０乃至１７００−９５、プロセッサインターフェ ース１３００および二重のプロセッサインターフェース（図示せず）は、各々６ 導体バス（あるいはその代りに６対から成るバス）によって、パケット相互接続 に接続されている。（制御装置１０１７の故障時に交換モジュール１０００を制 御するために、二重の制御装置（図示せず）とパケット相互接続１８００を接続 するために、二重のプロセッサインターフェースが使用される。）プロトコルハ ンドラ１７００−０乃至１７００−９５はバス１７０１−０乃至１７０１−９５ によってパケット相互接続１８００に接続されている。プロセッサインターフェ ース１３００と二重のプロセッサインターフェースはバス１３０１と１３０２に よってパケット相互接続に接続されている。バス１７０１−０乃至１７０１−９ ５．１３０１および１３０２の各々は３つの信号（送信要求（ＲＴＳ）信号、送 信クロック（Ｔ　Ｃ）信号および送信データ（Ｔ　Ｄ）信号）をパケット相互接 続に送り、３つの信号（クリアツーセンド（ＣＴＳ）信号、受信クロック（ＲＣ ）信号および受信データ（ＲＤ）信号）をパケット相互接続から受信するために 使用される。プロトコルハンドラ１７００−０の通信プロセッサ１４４３が、パ ケットをパケット相互接続に送信する準備ができていると判定すると、これはパ ケット相互接ｙＥ１８００に対して、論理“Ｏ″のＲＴＳ信号を送信する。パケ ット相互接ｖｔ１８００は次にプロトコルハンドラ１７００−０に対して論理“ Ｏ”のＣＴＳ信号を返送する。これに応動してプロトコルハンドラ１７００−０ の通信コントローラ１４４３はパケット相互接続１８００へのＴＤ信号としてパ ケットを送信し、ＴＣ信号としてビット周波数のクロックを送る。パケット相互 接続１８００の動作によって、一時にはプロトコルハンドラあるいはプロセッサ インターフェースの内のひとつだけが、送信を許される。プロトコルハンドラ１ ７００−０によって送信されたＴＤ信号とＴＣ信号だけが、それぞれＲＤおよび ＲＣ信号としてプロトコルハンドラ１７００−０乃至１７００−９５、プロセッ サインターフェース１３００および二重プロセッサインターフェースの各々によ って受信される。しかし典型的にはパケットの開始で物理的宛先アドレスによっ て、ひとつだけの宛先が規定され、その宛先だけがＲＣ信号を使ってパケットの ビットの同期をとって通信コントローラにパケットを取り込みそのあとで使用す ることになる。

パケット相互接続１８００はプロトコルハンドラおよびプロセンサインターフェ ースへの送信の許可のために２レベルの選択を実装している。低レベルにおいて は、９６個のプロトコルハンドラ１７００−０乃至１７００−９５の間から選択 するのに６個のパケットファンアウト装置１９００−０乃至１９００−５　（第 １１図）が使用される０例えば、パケットファンアウト装置　１９０　Ｇ−０は １６個のプロトコルハンドラ１７００−０乃至　１７０Ｇ−１５から選択し、パ ケットファンアウト装置１９００−５は１６個のプロトコルハンドラ１７００− ８０乃至１７０Ｇ−９５から選択を行なう、高レベルでは、セレクタ装置１８１ ０　（第１０図）は６個のパケットファンアウト装置１９００−０乃至１９００ −５、プロセッサインターフェース１３００および二重化プロセッサインターフ ェースの間の選択を行なう、パケット相互接続１８００は固定された選択シーケ ンスを実現する。２レベルの選択によって、各プロセッサインターフェースは個 々のブロパケットファンアウト装ｆｆ１９００−０　（第１１図）は、プロトコ ルハンドラ１７００−０乃至１７００−１５からＲＴＳ、ＴＣおよびＴＤ信号を それぞれ受信する３個の１６対１のマルチプレクサ１９３１．１９３２および１ ９３３を含んでいる。（プロトコルハンドラ１７００−０乃至］、　７００−１ ５からのＲＴＳ信号は１６個のＡＮＤゲー１−１９２４−０乃至１９２１−１５ によヮて受信される。付勢されたラッチ１９２３は１６個のプロトコルハンドラ １７００−０乃至１７００−１５の各々が現在アクティブであるか、あるいは予 備となっているかを規定する１６ビツトを記憶している。これらのビットは、こ のような情報をＵＡＲＴ１９２１．、制御バス１５０２．制御ファンアウト装置 １５００および通信路１０２７を経由して制′４′Ｂ装置１０１７から受信する プロセッサ１９２２によって付勢ラッチ１９２３に記憶される。

例えば、プロトコルハンドラ１７００−０がアクティブであるときには、付勢ラ ッチ１９２３は論理＠１”の信号をＡＮＤゲート１９２４−０に送信する。従っ て、プロトコルハンドラ１７００−０からのＲＴＳ信号はＡ　Ｎ　Ｄゲート１９ ２４−０によってマルチプレクサ１９３１に送信される。）マルチプレクサ１９ ３１．　。

１９３２および１９３３の動作によって、プロトコルハンドラ１７００−０乃至 １７００−１５の内の選択されたものによって送信されたＲＴＳ、ＴＣ及びＴＤ 信号は高位の選択レベルのセレクタ装置１８１０に送信される。パケットファン アウト装置１９００−０さらに１：１６のデマルチプレクサ１９４１を含み、そ れによってセレクタ装置１８１０からのＣＴＳ信号はプロトコルハンドラ１７０ ０−０乃至１７００−１．５の内の選択されたものに送信する。マルチプレクサ １９３１．１９３２および１９３３とデマルチプレクサ１９４１によって行なわ れる選択は７ビツトの２進カカン々１８２２によって発生され、バス１８９８を 経由してパケ７トファンアうＩ−装置１９００−０に送信される７ビツト２進カ ウンタ１８２２　（第１０図）の上位４ビツトによって規定される。従ってカウ ンタ１８２２の与えられたカウントについて、マルチプレクサ１９３１、】９３ １および１９３３はプロトコルハンドラ１７００−０乃至１７００−１５の与え られたものから受信されたＲＴＳ、、ＴＣおよび′Ｉ″Ｄ信号を送信し、デマル チプレクサ１９４１けＣＴＳ信号を与えられたプロトコルハンドラに送信する、 パケットファンアウト装置１９００−０はさらにセレクタ装置１８ｉ０から受信 されたＲＣおよびＲＤ倍信号プロトコルハンドラ１７００−０乃至１７００−１ ５の各々に送信するのに使用する二つのバッフｙｉ９４２とＪ９４３を含んでい る。

ＲＣおよびＲＤ倍信号すべてのプロトコルハンドラとプロセッサインターフェー スに対してブロードカストされるが、典型的にはひとつだけの宛先が実際にこれ を記憶して、次に送信するようになっていることを想起されたい、バッファ１９ ４２と１９４３はバスＩＴ０１−０乃至１７０１−１５のＲＣおよびＲＤ厚導体 電気的に分離し、一方それ上の信号がプロトコルハンドラ１７００−Ｏ乃至１７ ００−１５の各々にブロードカストされるようにする。

６個のパケットファンアウト装置１９ｏｏ−ｌｏ乃至１９００−５、プロセッサ インターフェース１３００および二重化プロセッサインターフェース（図示せず ）を選択する高位レベルの選択を行なうセレクタ装置１８ＩＯは６個のパケット ファンアウト装置および２個のプロセッサインターフェースからＲＴＳ、ＴＣお 、よびＴＤ信号を受信する３個の８対１マルチプレクサ１８３１．１８３２およ び１８３３を含んでいる。セレクタ装置１８１０はさらにＣＴＳ信号を８個の可 能な装置の内の選択されたものに送信する１対８のデマルチプレクサ１８４１と 、マルチプレクサ１８３２および１８３３から送信されたＴＣおよびＴＤ信号を それぞれ導体１８５１および１８５２を通して受信し、受信された信号をＲＣお よびＲＤ倍信号して８個の装置に送信する２個のバッファ１８４２および１８４ ３を含んでいる。この信号はパケットファンアウト装置１９００−０乃至１９０ ０−５とセレクタ装置１８１０の間でバス１８９９を通して伝送される。第１０ 図および第１１図において、バス１８９９のパケットファンアウト装置１９００ −０に関連した導体はＲＴＳＯｌＴＣＯｌＴＤＯ。

ＣＴＳＯｌＲＣＯおよびＲＤＯと名付けられている。同様に、パケットファンア ウト装置１９００−５に関連したバス１８９９の導体はＲＴＳ５、ＴＣ５、ＴＣ ５、ＣＴＳ５、ＲＣ５およびＲＤ５と名付けられている。マルチプレクサ１８３ １．１８３２．１８３３とデマルチプレクサ１８４１によって行なわれる選択は バス１８９７を経由して受信されるカウンタ１８２２の下位の３ビツトによって 規定される。（カウンタ１８２２によって送信される７ビツトは、ここで選択信 号と呼ばれるものを形成する。）マルチプレクサ１８３１によって送信された信 号は２個の直列接続された同期式フリップフロップ１８２３と１８２４を経由し て、デマルチプレクサ１８４１とカウンタエ８２２の付勢入力端子の両方に結合 される。、１６メガヘルツのクロック１８２１はカウンタ１８２２を歩進し、フ リップフロップ１８２３と１８２４にクロックを与えるのに使用される。フリッ プフロップ１８２３と１８２４はクロック１８２１によって送られたクロック信 号の変化が生ずるのと正確に同時に信号が付勢入力端子に受信されたときに生ず る可能性があるカウンタ１８２２の発振を防止するために含まれている０例えば 、カウンタ１８２２が計数ｏｏｏｏｏ。

Ｏにあるときには、プロトコルハンドラ１７００−０によって送信された論理０ のＲＴＳ信号はマルチプレクサ１９３１、バス１８９９の導体ＲＴＳＯ、マルチ プレクサ１８３１およびフリップフロップ１８２３．１８２４を経由してカウン タ１８２２とデマルチプレクサ１８４１に送信される。論理０のＲＴＳ信号に応 動して、カウンタ１８２２は計数を止める。デマルチプレクサ１８４１は論理０ の信号をＣＴＳ信号として、バス１８９９の導体ＣＴＳＯとデマルチプレクサ１ ９４１を経由してプロトコルハンドラ１７００−０に送信する。これは応動して 、プロトコルハンドラ１７００−０はそれに記憶されたパケットとそれに関連し たクロックを、それぞれ、そのＴＤおよびＴＣ信号として送信開始する。ＴＤ信 号はマルチプレクサ１９３３、バス１８９９の導体ＴＤＯ、マルチプレクサ１８ ３３および導体１８５２を経由して、バッファ１８４３に運ばれ、ここから、こ の信号はＲＤ倍信号して、９６個のプロトコルハンドラのすべてと、２個のプロ セッサインターフェースとにブロードカストされる。ＴＣ信号はマルチプレクサ １９３２、バス１８９９の導体ＴＣＯ，マルチプレクサ１８３２および導体１８ ５１を通して、バッファ１８４２に運ばれ、ここから、信号はＲＣ信号として、 ９６個のプロトコルハンドラのすべてと、２つのプロセッサインターフェースに ブロードカストされる。導体１８５２は交換モ、ジニール１０００の共用通信路 資源であり、それを通して、交換モジュール１０００によって取扱われるユーザ 端末、例えば、１００１．１００２との間のすべてのパケットが伝送される。プ ロトコルハンドラ１７００−〇が一度そのパケットの送信を完了すると、論理“ Ｏ”のＲＴＳ信号が除去されて、この除去に応動して、論理“０”ＯＣＴＳ信号 が除かれ、カウンタ１８２２は計数を再開し、他の競合送信機で論理３０″のＲ ＴＳ信号を持ち、パケットを送信する準備ができているものに達するまで計数を 継続する。（セレクタ装置１８１・Ｏはまたタイムアウトカウンタ（図示せず） を持ち、もし予め定められた時間以内に論理１０”のＲＴＳ信号が除去されなく ても選択シーケンスが再開されるようになっている。）パケット相互接続１８０ ０によって実現されるシーケンスは次のようである。第１にパケットファンアウ ト装置１９００−０．１９０〇−１および１９００−２の各々に接続されたひと つのプロトコルハンドラが送信のために付勢される０次に、プロセッサインター フェース１３００が付勢される。次に、パケットファンアウト装置１９００−３ ．１９００−４および１９００−５の各々に接続されたひとつのプロトコルハン ドラが送信を行なう０次に二重化プロセッサインターフェースが送信する。カウ ンタ１８２２の次の８計数の間に、パケットファンアウト装置１９００−０．１ ９００−１．１９００−２の各々に関連した第２のプロトコルハンドラ、次にプ ロセッサインターフェース１３００．次にパケットファンアウト装置装置１９０ ０−３．１９００−４．１９００−５の各々に関連した第２のプロトコルハンド ラ、最後に二重化プロセッサインターフェースが順次に送信を付勢される。完全 なシーケンスはカウンタ１８２２の１２８計数を含み、この間にプロトコルハン ドラの各々は送信のため１回付勢され、プロセッサインターフェースの各々は１ ６回付勢される。

′ファンアウト装　１５００ 制御ファンアウト装置１５００　（第６図）はプロセッサ１５１０を含み、これ は通信路１０２７．１０個のＵＡＲＴＩ　５１１−０乃至１５１１−５および１ ５１２−０乃至１５１２−５を経由して制御装置１０１７と交信する。ＵＡ、Ｒ Ｔｌ　５１１−０乃至１５１１−５の各々はデータファンアウト装置１６００− ０乃至１６００−５のひとつの関連するＵＡＲＴと通信する。例えば、ＵＡＲＴ １５１１−０は制御バス１５０１の部分を経由してデータファンアウト装置１６ ００−０のＵＡＲＴ１６３１と通信し、プロセッサ１５１０がプロセッサ１６３ ２を制御できるようにする。このような制御は例えば、ディジタルライン装置１ １０１および１１０２からタイムスロット入替装置１０１１へのバス１２０２お よび１２０５と、プロトコルハンドラ１７００−０乃至１７００−１５へのバス １６０１−０乃至１６０１−１５との間のタイムスロットのマツピングを規定す る。　ＵＡＲＴＳ　１５１２−０乃至１５１２−５の各々はパケットファンアウ ト装！　１９００−０乃至１９００−５のひとつの関連するＵＡＲＴと交信する 。

例えば、ＵＡＲＴＩ　５１２−０は制御バス１５０２一部を経由してパケットフ ァンアウト装置のＵＡＲＴＩ　９２１と交信し、プロセッサ１５１０がプロセッ サ１９２２を制御できるようにする。

このような制御はプロトコルハンドラ１７０Ｇ−０乃至１７００−１５のどれが あるいは各プロトコルハンドラの二重化通信コントローラのどれがアクティブで あると指定する情報を含んでいる。

皿豊交逸呼 回線交換呼を設定するための方法と第２７図に関連して先に述べた方法の差は、 ただユーザ端末と交換システムの間にメツセージ信号が用いられることと、与え られたユーザ端末は２本のＢチャネルを使用して、同時に二人の異なる相手と回 線交換呼を設定できることだけである。メツセージ信号は交換モジュール１００ ０において関連するプロトコルハンドラに対してユーザのＤチャネルを用いて信 号パケットを送信し、これらのパケットをパケット相互接続１８００を通してプ ロセッサインターフェースｉａｏ。

に交換することによって実現される。次に信号情報は制御装置１０１７によって プロセッサインターフェース１３００から読み取られる。制御装置１０１７から の制御情報は信号パケットによってプロセッサインターフェース１３００によっ てパケット相互接続１８００を経由して与えられたプロトコルハンドラに送られ 、それが関連していれば、ユーザのＤチャネルに送られる０例えば、ユーザ端末 １００１と加入者セット２３の間の呼は呼の一端ではユーザ端末１００１のＤチ ャネルと制御装置１０１７の間の交換モジュール１０００の中のメツセージ信号 を用い、呼の他端においては、加入者セット２３と制御装置１７の間の通常の帯 域内信号を用いる。

第１４図はユーザ端末１００１からユーザ端末４００１への回線交換呼を設定す るためのユーザ端末１００１および４００１と交換システムの間のメツセージの 流れを示すシーケンス図である。

最初にユーザ端末１００１は交換システムに対してセットアツプ（設定）のメツ セージを送信し、あるタイプのユーザ端末４００１に対して呼を完成する要求を 示す、このセットアンプメツセージはユーザ端末４００１の電話番号とユーザ端 末１００１の２本のＢチャネル内のいずれを使用するかの指定を含んでいる。交 換システムはセットアツプ確認メツセージをユーザ端末１００１に返送して、セ ットアツプメツセージの受信を確認し、次にユーザ端末４００１にセントアップ メツセージを送って入来呼の到来を示す、セットアツプメツセージは交換システ ムが呼を転送したあとユーザ端末４００１に送信される。メツセージは呼タイプ とその呼のために交換システムによって選択されたユーザ端末４００１のＢチャ ネルを含む。ユーザ端末はセットアンプメソセージの到着を確認するアラートメ ツセージを返送し、可聴リンギング音に等価なコール・プログレス情報を転送す る。交換システムはユーザ端末１００１に対してアラートメツセージを転送する 。ユーザ端末４００１におけるユーザが入来呼に応答したとき、ユーザ端末４０ ０１は交換システムに対して接続メツセージを送信し、これに応動してユーザ端 末１００１のＢチャネルからユーザ端末４００１の選択されたＢチャネルへの回 線交換通信チャネルを設定する。交換システムユーザ端末１００１．４００１に 対して接続メツセージをユーザ端末１００１に送り、接続確認メツセージをユー ザ端末４００１に返送することによって、呼が設定されたことを知らせる。ここ で両加入者は通信できることになる。

ユーザ端末１００１あるいはユーザ端末４００１は交換システムに対して切断メ ツセージを送信することによって、呼の切断を開始することができる。交換シス テムは呼のＢチャネルを切断し、呼に関連した資源を空きとし、他方のユーザ端 末に対して切断メツセージを送信し、これは切断手順が成功したことを確認する 切断確認メツセージを返送する。

モジュール　パケット六　゛の 次にはユーザ端末１００１と１００２の間のモジュール内パケット交換呼の設定 と除去の例を述べる。必要な通信は第１５図で関連する文字（Ａ）乃至（Ｍ）を 持ち、方向を示す矢印を付けた線によって示されている。呼を開始するためには 、ユーザ端末１００１は関連するプロトコルハンドラ１７００−０に対して、論 理チャネルＬＣＭＩで、呼要求パケソ）　（Ａ）を送信する。プロトコルハンド ラ１７００−０はユーザ端末１００１の論理チャネル番号ＬＣＮ２が現在空きで あることを確認するタスクを含む呼要求パケットを処理する。プロトコルハンド ラ１７００−０はその呼と関連して、プロトコルハンドラ１７００−０に対して パケットを送信するために宛先プロトコルハンドラによって使用されるべき内部 論理チャネル番号（Ｉ　ＬＣＮ）　、例えば、ＩＬＣＮ３を選択する。プロトコ ルハンドラは次にＬＣＮ３をユーザ端末１００１のＬＣＮ２にマツピングするル ーティング表に中味を書き込む、（その中味は第１７図に示したプロトコルハン ドラ］、　７００−０のルーティング表の上方の内容である。ＩＬＣＮ３として 下線を施しであるのは、プロトコルハンドラ１７００−０が［ＬＣＮ３を選択し たことを示している。）次に、プロトコルハンドラ１７００−０パケツト開始要 求（Ｂ）をパケット相互接続１８００を通してプロセッサインターフェース１３ ００に送信する。パケット開始要求発信ユーザ端末１００１．着信電話番号およ びプロトコルハンドラ１７００−０によって呼のために選択されたＩＬＣＮ３を 規定する。パケット発信要求は次に制御装置１０１７によって、プロセッサイン ターフェース１３００から（Ｃ）を読む。制御装置１０１７は制御メツセージ（ Ｄ）にパケット発信要求の情報を挿入し、その制御メツセージをタイムスロット と、入替装置１０１１、時分割多重スイッチ１０の予め定められた制御チャネル ５５および制御分配装Ｗ、３１を経由して、中央制御３０に送信する。中央制御 ３０は、この例では、ユーザ端末１００２を規定する被呼電話番号を翻訳する。

中央制′ａ３０は次に制御分配’ｔｉＷ３１、時分割多重スイッチ１０の制御チ ャネル５５およびタイムスロット入替装置ｆｌ　Ｏ１１を通してｗｉ御装置１０ １７に対してパケット終了要求（Ｅ）を送信する。制御装置１０１７は被呼ユー ザ端末１００２をその関連するプロトコルハンドラ、例えば、１７００−９５に アップし、プロトコルハンドラ１７００−９５とユーザ端末１００２が共にサー ビス中であることを確認する。制御装置１０１７は次にパケット終了要求（Ｆ） をプロセフサインターフエース１３００に転送する。宛先プロトコルハンドラ１ ７００−９５を規定する情報に従って、プロセッサインターフェース１３００は パケット終了要求（Ｇ）をパケット相互接Ｍ１８００を経由してプロトコルハン ドラ１７００−９５に送信する。これに応動して、プロトコルハンドラ１７００ −９５は、それが呼と関連付ける内部論理チャネル番号、例えばＩＬＣＮ８を選 択する。プロトコルハンドラ１７００−９５はルーティング表（第１７図）に中 味を書き込み、ＩＬＣＮ８をユーザ端末１００２のＩＬＣＮ２にマツピングする 。プロトコルハンドラ１７００−９５は次にパケット相互接続１８００を経由し て、プロトコルハンドラ１７００−０に対してＩＬＣＮ３とＩＬＣＮ８の両方を 規定する情報を含むパケット経路設定メツセージ（Ｈ）を送信する。これに応動 して、プロトコルハンドラ１７００−０はユーザ端末１００１のＬＣＮ２をプロ トコルハンドラ１７００−９５のＩＬＣＮ８にマツピングする第２の内容をルー ティング表（第１７図に記憶する０次にプロトコルハンドラ１７００−０はパケ ット相互接Ｍｌ　８００を経由して、プロトコルハンドラ１７００−９５に対し てパケット設定完了メツセージ（１）を送信する。これに応動して、プロトコル ハンドラ１７００−９５はユーザ端末１００２のＬＣＮ２をプロトコルハンドラ １７ｏｏ−０のＩＬＣＮ３にマフピングする第２の内容をルーティング表（第１ ７図）に記憶する０次にプロトコルハンドラ１７００−９５は入来呼パケット（ Ｊ）をユーザ端末１００２に送信する。ユーザ端末１００２は呼受理パケフ）　 （Ｋ）をプロトコルハンドラ１７００−９５に返送し、これは、応動して、パケ ット相互接続１８００を経由して、プロトコルハンドラ１７００−０に対してパ ケット経路接続表示（Ｌ）を送信する。最後に、プロトコルハンドラ１７００− ０は呼接続パケット（Ｍ）をユーザ端末１００１に送信し、ユーザ端末１００１ と１００２の間にパケット交換通信チャネルが設定される。

呼の間で、プロトコルハンドラ１７００−０および１７００−９５に記憶された ルーティング表の内容は、ユーザ端末１００１と１００２　（第１７図）の間で データパケットを交換するために使用される。ユーザ端末１００１のＬＣＮ２か らプロトコルハンドラ１７００−０によって受信されたデータパケットはＩＬＣ Ｎ８をもちいて、パケット相互接ｘｉ　ａ　ｏ　ｏを経由して、プロトコルハン ドラ１７００−９５に送信する。ＩＬＣＮ８を用いてパケット相互接続１８００ からプロトコルハンドラ１７００−９５によって受信されたデータパケットは、 ＬＣＮ２を通して、ユーザ端末１００２に送信する。他方の方向では、ユーザ端 末１００２のＬＣＮ２からプロトコルハンドラ１７００−９５によって受信され たデータパケットは、Ｉ　ＬＣＮ３を用いて、パケット相互接ａ１．８００を通 して、プロトコルハンドラ１７００−０に送信される。ＩＬＣＮ３でパケット相 互接続１８００からプロトコルハンドラ１７００−０によって受信されたデータ パケットは、ＬＣＮ２によって、ユーザ端末１００１に送信される。

呼を切断するのに用いられるメツセージのシーケンスは第１６図に図示されてい る。ユーザ端末１００１はプロトコルハンドラ１７００−０に対してクリア要求 パケット（Ａ）を送信する。これに応動して、プロトコルハンドラ１７００−０ はユーザ端末１００１のＬＣＮ２を空きであるとマークし、パケット相互接続１ ８００を通してプロトコルハンドラ１７００−９５に対してクリアメツセージ（ Ｂ）を送信する。プロトコルハンドラ１７００−〇はまたユーザ端末１０ｏ１に 対してクリア確認パケット（Ｃ）を送信する。クリアメツセージ（Ｂ）に応動し て、プロトコルハンドラ１７００−９５はユーザ端末１００２に対してクリア指 示パケット（Ｄ）を送信する。ユーザ端末１００２はプロトコルハンドラ１７０ ０−９５に対してクリア確認パケット（Ｅ）を返送することによって応動する。

これに応動して、プロトコルハンドラ１７００−９５はユーザ端末１００２（７ ）ＬＣＮ２とＩＬＣＮ８を共に空きにする。プロトコルハンドラ１７００−９５ は次にパケット相互接ｆｉｌ　８００を経由して、プロトコルハンドラ１７００ プロトコルハンドラ１７０Ｑ−ＱはＩＬＣＭ３を空きにマークして、切断シーケ ンスが完了する。パケット交換呼の設定と解消における中央制御３０と制御装置 １０１７の唯一の役割は呼の初期ルーティングであることに注意していただきた い。

モジュール間パケット交換呼の ユーザ端末１００１からユーザ端末４００１へのモジュール間パケット交換呼の 設定は、パケット交換装置１４００の２つのプロトコルハンドラ１７００−０と １７００〜１およびパケット交換装置４４００の２つのプロトコルハンドラ４７ ００−０と４７００−１とに関連している。呼を開始するためには、ユーザ端末 １００１は論理チャネルＬＣＮＩで、そｉに関連したプロトコルハンドラ１７０ ０−０に対して呼要求、パケットを送信する。

プロトコルハンドラ１７００−０は呼要求パケットを処理し、ユーザ端末１００ １の論理チャネル番号ＬＣＮ２が空きであることを確認する。プロトコルハンド ラ１７００−０はその呼と関連させ、プロトコルハンドラ１７００−０に対して パケットを送信するのにモジュール間プロトコルハンドラ１７００−１によって 使用されるべき内部論理チ、ｒネル番号（ＩＬＣＮ）を選択する。次にプロトコ ルハンドラ１７００−０はユーザ端末１００１　（第１８図）のＬＣＮ２に対し てＩＬＣＮ９をマツピングするよう、ルーティング表に内容を書き込む。プロト コルハンドラ１７００−〇は次にパケット相互接続１８００を経由して、プロセ フサインターフエース】３００に対して、パケット発信要求を送信する。

パケット発信要求は発信ユーザ端末１００１　、被呼電話番号およびプロトコル ハンドラ１７００−０によって選択されたＩＬＣＮ９を規定する。パケット発信 要求は次に制御装置１０１７によってプロセッサインターフェースから読み取ら れる。制御装置１０１７はパケット発信要求の情報を制御メツセージに挿入し、 この制御メツセージをタイムスロット入替装置１０１　Ｉ、時分割多重スイッチ １０の予め定められた制御チャネル５５および制御分配装置３１を経由して中央 制御３０に送信する。中央制御３０は被呼電話番号を翻訳するが、これはこの例 では、ユーザ端末４００１を規定する。中央側？１Ｉ３０は次に制御分配装Ｗ、 ３１、時分割多重スイッチ１０の制御チャネル６１およびタイムスロット入替装 置４０１１を経由して、被呼ユーザ端末４００１を規定するパケット着信要求を 制御装置４０１７に対して送信する。中央側？１ｌ１４０１７は被呼ユーザ端末 ４００１をそれに関連するプロトコルハンドラ４７００−０にマンプし、プロト コルハンドラ４７００−０とユーザ端末４００１が共に現在サービス中であるこ とを確認する。制御装置４０１７は次にプロセッサインターフェース　４３００ に対してパケット着信要求を転送する。宛先プロトコルハンドラ４７００−０を 規定する情報に従って、プロセッサインターフェース４３００はパケット相互接 続４３００を経由して、プロトコルハンドラ４７００−０に対してパケット着信 要求を送信する。プロトコルハンドラ４７００−０はパケット着信要求中のパラ メータに従って、呼がモジュール間の呼であることを判定する。プロトコルハン ドラ４７００−０はこのあとで、その間にパケット交換チャネルを設定するため に、モジュール間プロトコルハンドラ４７００−１との間で制御メツセージのや りとりをする。このあとで、プロトコルハンドラ４７００−１は交換モジュール １０００のモジュール間プロトコルハンドラ１７００−１と制御メツセージのや りとりを実行し、二つのモジュール間プロトコルハンドラの間でチャネルを設定 する。プロトコルハンドラ４７００−１と１７００−１の間の通信はバス４２ｏ ５の４個の予め定められたチャネル、タイムスロット入替装置４ｏ１１、入出力 ボート対Ｐ６１とＰ５５の間の時分割多重スイッチ１０のチャネルＣＨ１０９乃 至１１２、タイムスロット入替装置１ｏ１１およびバス１２０５の４個の予め定 められたチャネルを通してプロトコルハンドラ１７００−１に送られる。プロト コルハンドラ４７００−１と１７００−１の間の予め定められたチャネルは２５ ６キロビツト／秒、６４キロビット／秒あるいは他の種々の速度でパケットを伝 送するのに使用できる。最後にプロトコルハンドラ１７００−１はプロトコルハ ンドラ１７００−０と制御メツセージを授受して、プロトコルハンドラ４７００ −０からプロトコルハンドラ１７００−０へのパケット交換チャネルが完成され る。呼を設定するのに必要となる追加のステップは、上述したモジュール内呼と 同一である。

上述したモジュール間呼についての種々のプロトコルハンドラ１７００’−０， １７００−１，４７００−１および４７００−０のルーティング表の内容の例を 第１８図に図示する。モジュール間チャネルに使用される論理チャネル番号はモ ジュール間論理チャネル番号（ＩＭＬＣＮ）と呼ばれる。モジュール内呼の場合 と同様に、発信プロトコルハンドラと着信プロトコルハンドラの各々はパケット 相互接続から受信されたどのパケットが、特定の呼と関連しているかを判定する ためにＩＬＣＮを選択する。モジュール間プロトコルハンドラの各々はパケット 相互接続からとモジュール間チャネルから受信されたパケットを、呼と関連させ るのに必要なｒＬｃＮとＩＭＬＣＮの両方を選択する。第１８図に示された例に 従えば、呼が一度設定されたとき、ユーザ端末１００１のＬＣＮ２からプロトコ ルハンドラ１７００−０によって受信されたデータパケットはＩＬＣＮ４でパケ ット相互接ｍｌ　８００を経由して、プロトコルハンドラ１７００−１に送信さ れる。ＩＬＣＮ４でパケット相互接続からプロトコルハンドラ１７００−１によ って受信されたパケットはモジュール間チャネルのＩＭＬＣＮ８で、プロトコル ハンドラ４７００−１に送信される。モジュール間チャネルからＩＭＬＣＮ８で プロトコルハンドラ４７００−１によって受信されたパケットはＩＬＣＮ３でパ ケット相互接続を経由してプロトコルハンドラ４７００−０に送信される。最後 に、ＩＬＣＮ３のプロトコルハンドラ４７００−０によってパケット相互接続か ら受信されたパケットはＬＣＮ２でユーザ端末４００１に送信される。逆方向で は、ユーザ端末４００１のＬＣＮ２からプロトコルハンドラ４７００−０によっ て受信されたパケットにＩＬＣＮ１４でパケット相互接続４８００を経由してプ ロトコルハンドラ４７００−１に送られる。ＩＬＣＮ１４のパケット相互接続４ ８００からプロトコルハンドラ４７００−１によって受信されたパケットはＩＭ ＬＣＮ３でプロトコルハンドラ１７００−１によってモジュール間チャネルに送 信される。モジュール間チャネルからプロトコルハンドラ１７００−１でＩＭＬ ＣＮ３によって受信されたパケットはＩＬＣＮ９でパケット相互接続１８００を 経由してプロトコルハンドラ１７００−０に送信される。接続を完成するために 、パケット相互接続１８００からＩＬＣＮ９でプロトコルハンドラ１７００−０ によって受信されたパケットはＬＣＮ２で、ユーザ端末１００１に送信される。

本実施例においては、交換モジュール１０００．２０００．３０００および４０ ００は、パケットトラヒックに関して、直接接続、すなわちメツシュトポロジー （第１９図）で接続されている。交換モジュールの各々の対はモジュール間のパ ケット通信のために、４個の時分割多重スイッチ１ｏのチャネルを使用する。

例えば、パケットは（第１９図のモジュール１０００と２０００の間の線の上に 示された数字で示されるように）、交換モジュール１０００と２０００の間では 、パケットは時分割多重スイッチ１０のチャネルＣＨＩＯＩ乃至ＣＨ１０４を用 いて伝送される。

モジュール間のパケットトラヒックでは、各交換モジュールからの１２個の時分 割多重スイッチ１ｏのチャネルが使用される。

オペレータのサービス システムの他の交換モジュールによって取扱われている顧客に対して、電話番号 サービスや手動扱い市外サービスのようなオペレータサービスを提供するために 、モジュール１ｏｏｏのよウナひとつあるいはそれ以上の交換モジュールを電話 扱者台端末と接続するために使用することができる。例えば、もし交換モジュー ル１０００が、このようなオペレータサービスを提供するのに使用され、モジュ ール１０００に接続されたユーザ端末、例えば端末１００１．１００２が扱者台 の端末であれば、扱者位置の端末を他の交換モジュールに直接接続されたあるい はディジタルあるいはアナログのトランクを経由して他の交換システムから接続 された加入者セットすなわちユーザ端末とブリッジ接続するために、タイムスロ ット入替装置１０１１にはディジタル会議回路が接続される９例えば、起呼加入 者、例えば加入者２３はライン装置１９、タイムスロット入替装置１１、時分割 多重スイッチ１０、およびタイムスロット入替装置１０１】を通してディジタル インターフェース回路に接続される。被呼加入者、例えばユーザ端末４００１は 、ディジタルライン装置４１０１、タイムスロット入替装置４０１１、時分割多 重スイッチ】０およびタイムスロット入替装置１ｆｌ　Ｏ１１を通して、ディジ タル会議回路に接続される。

扱者位置の端末、すなわち、ユーザ端末】００１は、ディジタルライン装置１１ ０１とタイムスロット入替装置１０１１を通してディジタル会議回路に接続され 、オペレータを起呼者と被呼者の両方に接続する。端末１００１と制御装置１０ １７の間のメツセージ信号は、オペレータサービスを提供するのに端末１００１ の種々の機能キーの押下げに応動して、端末１００１から発信されるキーストロ ークのメツセージを含んでいる。

見１！杼いしく嵐桝 第１の代替実施例においては、交換モジュール１，０００゜２０００．３０００ および４０００はパケットトラヒックに関して、第２０図のスター形トポロジー で接続されている。各交換モジ５−７Ｉ’１ＯＯＯ１２０００，及び３０００は モジュール内バケット交換を行ない、交換モジュール４０００との間でパケット を交換するのに４個の時分割多重スイッチ１０のチャネルを用いる。

交換モジュール４０００もまたモジュール内パケント交換を行なうが、モジュー ル１０００．２０００，３０００および４００．０の間のモジエール間のパケッ トを運びパケット交換を実行するために、交換モジュール１０００．２０００お よび３０００の各々に対して時分割多重スイッチ１０の４個のチャネルを用いる 。この代り、交換モジエール４０００をモジュール間パケット交換だけに用いて もよい。ある種の条件、例えばシステムがこのようなモジュールを多く必要とす るときには、第２０図のスタートポロジーの実現で、第１９図のメツシュトポロ ジーより能率良く回線交換資源を使用する可能性がある。しかし、スタートボロ ジーの使用によって全パケット伝送遅延が増大する可能性がある。

員又■代翌大施斑 第２の代替実施例においては、モジュール間およびモジュール内のパケット交換 呼を共に交換するために、パケット交換リングネットワーク５０００が第１図乃 至第３図のシステムに付けて加わっている。このようなネットワークは当業者に は周知である。

第２１図はこの第２の代替実施例のための第１図乃至第３図のシステムの追加と 変更だけを図示している。パケット交換装置１４００．２４００．３４００およ び４４００はそれぞれ第１図乃至第３図の交換モジュール１０００．２０００， ３０００および４０００のパケット交換装置を表わしている。中央制御３０は、 通信リンク３２　（第３図）に加えて、リンクネットワーク５０００を制御する のに使用される第２の通信リンク５００５　（第２１図）を存している。パケッ ト交換装置の各々は複数のディジタル伝送設備５００２．例えば２４チヤネルの Ｔ１搬送システムによって、リングネットワークに接続されている。与えられた 伝送設備５００２はディジタル設備インターフェース５００３を経由して、リン クネットワーク５０００に接続され、ディジタル設備インターフェース５００１ を経由して、与えられたパケット交換装置に接続される。各々のディジタル設備 インターフェース５００１は３２チヤネルの双方向データバス５００４を経由し て、パケット交換装置に含まれたデータファンアウト装置に接続されている。

しかし、３２個のバス５００４のチャネルの内で２４だけが使用される。例えば 、パケット交換装置１４００内では、各プロトコルハンドラは設！５００２のひ とつのチャネルげに関連している。

プロトコルハンドラはユーザ端末からの信号パケットに応動して、先と同様これ らのパケットを制御装置１０１７　（第２図）に対して交換する。しかし、プロ トコルハンドラはデータパケットに応動して、これらを毎秒６４キロビツトの速 度で、関連する設備５００２上を伝送する。リングネットワーク５０００は、中 央制御３０と通信することによって、データパケットが宛先ユーザ端末に対して 交換するための正しい宛先プロトコルハンドラによって受信されるようにするた めにデータパケットを返送すべき、設備５００２の適切なチャネルを決定する。

リングネットワーク５０００では設備５００２の入来チャネルと、このようにし て決定された出チャネルの間で、バーチャルサーキフトが設定される。

以上述べた実施例は単に本発明の原理を例示するよすぎないものであり、本発明 の精神と範囲を逸脱することなく、当業者には多くの実施例を工夫することがで きることは明らかである。例えば、上述した実施例では、ユーザ端末は２Ｂ＋Ｄ のフォーマント（２本の６４キロビット／秒の回線交換Ｂチャネルと、１本の１ ６キロビツト／秒のパケット交換Ｄチャネル）を用いた４線式〇ＣＣＩＴＴのＴ インターフェースを用いて交換システムアクセスしたが、ユーザアクセスの他の 方法も可能である。例えば、ユーザ端末は同一の２８＋Ｄフオーマツトで２線式 のラインを通してアクセスすることもできる。（これはＣＣＩＴＴではＵインタ ーフェースと呼ばれる。）例えば２３Ｂ＋Ｄのフォーマット（２３個の６４キロ ビット／秒の回線交換Ｂチャネルと１個の６４キロビフト／秒のバケット交換Ｄ チャネル）でディジタルＰＢＸを経由しであるいは可変数の２８＋Ｄフオーマツ トがＴ１搬送システムに多重化されているような遠方の交換主体あるいはディジ タルループキャリヤの遠方の端末を経由して、ユーザアクセスを行なうのにＴ１ 搬送システムのようなディジタル伝送設備を用いることもできる。さらに、上述 した実施例ではユーザ端末とプロトコルハンドラの間の通信リンクには周知のＨ ＤＬＣのリンクレベルプロトコルが実装されている。他の多くのリンクレベルの プロトコルを使用することもできる。さらに異なるプロトコルを用いて、異なる ユーザ端末と通信することもできる。またＢチャネルを回線交換チャネルとして ではなく、パケット交換チャネルとして使用できることも理解されるであろう。

もしＢチャネルを第１図乃至第３図のシステムでパケット交換チャネルとして使 用すれば、これらのＢチャネルは直接、あるいはタイムスロット入替装置１０１ １０回線交換チャネルを経由してパケット交換装置に接続される。さらに第１図 乃至第３図に示したシステムはライン装置だけしか含まないが、他の交換システ ムからのトランクを接続するアナログあるいはディジタルのトランク装置を含め ることもできる。

国際調査刊失 ＡＮＮＥＸ　Ｔｏ　ＴＦＪ　ｒＮＴＥＲＨＡＴＸＯＮＡＬ　５ＥＡＲＣＨＲＥＦ ＯＲＴ　ＯＮ

Claims (11)

【特許請求の範囲】
1. １．タイムスロット入替装置（１０１１）と；アクセス線（１００４）を経由し てユーザ端末（１００２）に接続されたライン装置（１１０２）と；タイムスロ ット入替装置とライン装置に接続された制御装置（１０１７）とを含む交換モジ ュール（１０００）を少なくともひとつ含む交換方式において； 交換モジユールはさらに パケット交換装置（１４００）と； ユーザ端末（１００１）、タイムスロット入替装置（１０１１）およびパケット 交換装置（１４００）に接続された少なくともひとつのディジタルライン装置（ １１０１）とを含み；タイムスロット入替装置（１０１１）は複数のユーザ端末 の間で回線交換通信チャネルを提供し、 制御装置（１０１７）はタイムスロット入替装置によって回線交換通信チャネル の設定を制御し、 パケット交換装置（１４００）は： 制御装置（１０１７）に接続されたプロセッサインターフェース（１３００）と ； 各々がユーザ端末の関連するものに接続可能な複数個のプロトコルハンドラ（１ ７００）と； プロセッサインターフェースとプロトコルハンドラの各々を相互接続するための パケット相互接続（１８００）とを含み；パケット交換装置（１４００）は複数 のユーザ端末の間のパケット交換通信チャネルの設定と制御を行なうことを特徴 とする交換方式。
2. ２．請求の範囲第１項に記載の交換方式においてプロトコルハンドラの各々は、 そのプロトコルハンドラに関連するユーザ端末から受信された制御情報をパケッ ト相互接続（１８００）とプロセッサインターフエース（１３００）を経由して 制御装置（１０１７）に送信する制御手段（１４４３）を含み； 制御装置（１０１７）はユーザ端末の内の第１のものからユーザ端末の内の第２ のものへの回線交換呼を規定する制御情報の受信に応動して、第１のユーザ端末 から第２のユーザ端末に対して回線交換通信チャネルの交換モジュールによる設 定を制御するようになっていることを特徴とする交換方式。
3. ３．請求の範囲第２項に記載の交換方式において通信コントローラ（１４４３） はそのプロトコルハンドラに関連したユーザ端末から受信されたデータパケット を、パケット相互接続（１８００）を通して、プロトコルハンドラの他方に送信 し、 プロセッサインターフエース（１３００）は制御装置から受信された制御情報を プロトコルハンドラに送る通信コントローラ（１３００）を含み、制御装置（１ ０１７）は、回線交換呼の間に、パケット交換呼を規定する第３のユーザ端末に 対する第１のユーザ端末からの制御情報の受信に応動して該第１と第３のユーザ 端末に関連したプロトコルハンドラに対して制御情報を送って、第１のユーザ端 末から第３のユーザ端末に対して第１のユーザ端末に関連したプロトコルハンド ラ、パケット相互接続、第３のユーザ端末に関連したプロトコルハンドラを経由 してパケット交換通信チャネルを設定する ことを特徴とする交換方式。
4. ４．請求の範囲第１項に記載の交換方式において、プロトコルハンドラの各々は そのプロトコルハンドラに関連したユーザ端末から受信されたデータパケットを 、パケット相互接続（１８００）を経由してプロトコルハンドラの他方に送信す る手段と；そのプロトコルハンドうに関連したユーザ端末から受信された制御情 報をパケット相互接続とプロセッサインターフェースを経由して制御装置に送信 する手段とを含み；プロセッサインターフェースは 制御装置から受信された制御情報をプロトコルハンドラに送信するための通信コ ントローラ（１３４３）を含み；制御装置（１０１７）はユーザ端末の内の第１ のものからユーザ端末の第２のものに対してパケット交換呼を規定する制御情報 を受信してそれに応動して、第１および第２のユーザ端末に関連したプロトコル ハンドラに対して第１のユーザ端末から第２のユーザ端末に対して、第１のユー ザ端末に関連したプロトコルハンドラと、パケット相互接続と第２のユーザ端末 に関連したプロトコルハンドラを経由して、パケット交換通信チャネルを設定す るための制御情報を送信する ことを特徴とする交換方式。
5. ５．請求の範囲第４項に記載の交換方式において、制御装置はパケット交換呼の 間に第１のユーザ端末からの第３のユーザ端末への回線交換呼を規定する制御情 報の受信に応動して、第１のユーザ端末から第３のユーザ端末への回線交換チャ ネルを交換モジュールによって設定することを制御することを特徴とする交換方 式。
6. ６．請求の範囲第１項に記載の交換方式においてユーザ端末を交換ノードに接続 する複数のユーザアクセス線を含み； プロトコルハンドラの各々は： パケットを記憶するメモリー（１８７０）と；各々がユーザアクセスラインの個 々のものに接続された複数のプロトコルプロセサ（ＨＤＬＣ−１４０６）を含み 、各々のプロトコルプロセサは： 与えられたプロトコルに従って関連するユーザアクセス線から第１のパケットを 受信し、第１のパケットを記憶手段に送って記憶する手段と； 他のパケットをメモリーから読み出して、与えられたプロトコルに従って関連す るユーザアクセス線に送出する手段と；該他のパケットをパケット相互接続から 受信して該他のパケットをメモリーに送って記憶し、また該第１のパケットをメ モリーから読み出し該第１のパケットをパケット相互接続に送る通信コントロー ラ（１４４３） を含むことを特徴とする交換方式。
7. ７．請求の範囲第６項に記載の交換方式において、制御装置はさらに ユーザアクセス線を該プロトコルプロセッサと関連付ける割当信号を発生する手 段を含み、 交換方式はさらに制御装置に結合された手段を含み、割当信号に応動して、割当 信号の定義によって、ユーザのアクセス線の各々をプロトコルプロセッサの内の 関連するものに接続することを特徴とする交換方式。
8. ８．請求の範囲第６項に記載の交換方式において、ユーザアクセス線の各々は回 線交換手段に接続された少なくとも１本の回線交換チャネルと、少なくともひと つのパケット交換チャネルを含み； 制御手段はさらにユーザアクセス線とプロトコル処理手段との関連を規定する割 当信号を発生する手段を含み、交換方式はさらに、制御手段に接続され、該割当 信号に応動して、ユーザアクセス線の各々の少なくともひとつのパケット交換チ ャネルを該割当信号によって規定されるプロトコル処理手段の内の関連するもの に接続する手段を含むことを特徴とする交換方式。
9. ９．請求の範囲第１項に記載の交換方式において、プロセッサインターフェース は パケットを記憶するメモリー（１３７０）とパケット相互接続から第１のパケッ トを受信して、第１のパケットをメモリーに送って記憶する通信コントローラと 、メモリーから他のパケットを読み出して、他のパケットをパケット相互接続に 接続に送る手段とを含み、 制御装置はメモリーから第１のパケットを読み、他のパケットをメモリーに送信 するようにメモリーに結合されていることを特徴とする交換方式。
10. １０．請求の範囲第１項に記載の交換方式において、パケット相互接続（１８０ ０）は パケット相互接続（１８００）に対して情報を送るためにプロトコルハンドラの 各々を順次に付勢するセレクタ装置（１８１０）を含むこと を特徴とする交換方式。
11. １１．請求の範囲第１０項に記載の交換方式において、セレクタ装置（１８１０ ）は クロック信号を発生するクロック（１８２１）と、クロック信号に応動してその 各々がプロトコルハンドラを想定する選択信号を発生するカウンタ（１８２２） と、選択信号の内の与えられたものに応動して、与えられた選択信号によって規 定されるプロトコルハンドラのひとつから受信された要求信号をカウンタに送っ て選択信号のそれ以上の発生を止めるように動作するマルチプレクサ（１８３１ ）と、与えられた選択信号とマルチプレクサからの要求信号に応動して、与えら れた選択信号によって規定されたプロトコルハンドラのひとつに対してクリア信 号を送るデマルチプレクサ（１８４１）と、 デマルチプレクサからのクリア信号に応動してパケット相互接続に対してパケッ トを送信するプロトコルハンドラとを含むことを特徴とする交換方式。