JP2990456B2

JP2990456B2 - ディジタル交換機のマルチハイウェイ方式

Info

Publication number: JP2990456B2
Application number: JP3223922A
Authority: JP
Inventors: 和弘佐藤
Original assignee: Fujitsu Ltd; Fujitsu ACS Co Ltd
Current assignee: Fujitsu Ltd; Fujitsu ACS Co Ltd
Priority date: 1991-09-04
Filing date: 1991-09-04
Publication date: 1999-12-13
Anticipated expiration: 2014-12-13
Also published as: JPH0564242A; US5345442A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回線増設や機能拡張が
容易なディジタル交換機のマルチハイウェイ方式に関す
る。ディジタル交換機は、各種電子部品の小型化や大規
模集積回路化（ＬＳＩ化）等により小型化が進められて
おり、それに伴って回線系のプリント板パッケージ（カ
ード）に収容される回線数（回路数）も多くなってい
る。又加入者回線はディジタル化されて多重化され、実
質的な回線数は益々増加する傾向にある。又コンピュー
タとの連携動作等により高機能化が進められ、機能拡充
の為の各種のカードも開発されている。従って、回線系
カードや高機能化カード等の増設に柔軟に対応できると
共に、経済化を図ることが要望されている。

【０００２】

【従来の技術】ディジタル交換機は、少なくともタイム
スロットの入替えを行う時間スイッチを有するものであ
り、図１２は従来例の説明図で、ディジタル交換機の要
部を示すものである。同図に於いて、６１はハイウェ
イ、６２は時間スイッチ、６３は複数の回線を収容し或
いは各種の回路を実装したプリント板パッケージからな
るカード、６４はカード６３を挿入するカードスロッ
ト、６５はカードスロット群、６６はシェルフである。
シェルフ６６は６個のカードスロット群６５から構成さ
れ、カードスロット群６５は４個のカードスロット６４
から構成され、カードスロット群６５対応にハイウェイ
を割付けた場合を示す。

【０００３】ハイウェイ６１は、カード６３から時間ス
イッチ６２への上りハイウェイと、時間スイッチ６２か
らカード６３への下りハイウェイとの一対の構成からな
るものであり、１ハイウェイは、例えば、３２タイムス
ロットから構成され、その中の３０タイムスロットを通
話用とすることにより、カードスロット群６５対応に３
０チャネル分の回線を収容できる。又残りの２タイムス
ロットを制御用とし、この制御用のタイムスロットは、
マルチフレーム及びスーパーマルチフレーム構成とし、
中央制御装置（図示せず）と各カード６３との間に、例
えば、３２ｍｓに１回の割合で制御情報の授受を行うこ
とができる。又１シェルフ当たり８ハイウェイで構成さ
れ、時間スイッチ６２の内部で会議通話やサービストー
ン等に２ハイウェイ分を使用するので、実際には、ＨＷ
１〜ＨＷ６，ＨＷ９〜ＨＷ１４，ＨＷ１７〜ＨＷ２２，
ＨＷ２５〜ＨＷ３０として示すように、時間スイッチ６
１と各シェルフ６６との間は６本のハイウェイで接続さ
れている。

【０００４】時間スイッチ６２は、図示を省略した中央
制御装置により制御されて、カードスロット群６５との
間のハイウェイのタイムスロットの入替えを行って、交
換処理を行うものであり、この時間スイッチ６２と空間
スイッチとを組合せた構成も知られている。

【０００５】

【発明が解決しようとする問題点】前述のように、カー
ドスロット群６５対応にハイウェイが割付けられている
から、例えば、８回線を収容した３個のカードと、６回
線を収容した１個のカードとをカードスロット群６５に
実装した場合は、カードスロット６４を有効に利用する
ことができるが、例えば、１ハイウェイの全タイムスロ
ットを占有する３０回線を収容したカードを実装する
と、そのカードスロット群６５の残りの３個のカードス
ロット６４は空きスロットとなる。この空きスロット
は、単に使用不可能であるという問題に留まらず、将来
の増設や機能拡張に備えたカードスロットを確保する為
に、増設用のシェルフを準備する必要が生じることにな
り、キャビネットを大型化せざるを得ないという問題を
含むことになる。更に、交換機本体と主配線盤（ＭＤ
Ｆ）との間の接続ケーブルも用意しておく必要が生じる
問題もあった。従って、交換機の小型化を妨げる要因と
なるだけでなく、初期投資が多くなることによる経済的
な問題も生じていた。本発明は、小型化が容易で且つ経
済化を図ることを目的とする。

【０００６】

【課題を解決するための手段】本発明のディジタル交換
機のマルチハイウェイ方式は、図１を参照して説明する
と、複数のハイウェイ１のタイムスロットの入替えを行
い、且つ各種のタイミング信号を出力する時間スイッチ
２を有するディジタル交換機に於いて、複数の回線又は
回路を収容したカード３をそれぞれ挿入する複数のカー
ドスロット４からなる複数のカードスロット群５の全部
又は所定数毎に、時間スイッチ２からの各種タイミング
信号をマルチ接続により分配し、且つ複数のカードスロ
ット群５の少なくとも一つに、複数のハイウェイ１を割
付けたものである。

【０００７】又複数のハイウェイ１を割付けたカードス
ロット群５に実装するカード３に、そのカードスロット
群５に於ける論理的カードスロット位置の設定手段を設
けたものである。

【０００８】又時間スイッチ２と複数のハイウェイを割
付けられたカードスロット群５との間の信号線に、クロ
ック信号の正逆相のタイミングに従って二つのハイウェ
イのデータビットを交互に転送するものである。

【０００９】

【作用】カードスロット群５に複数のハイウェイ１を物
理的な本数として、或いは時分割による論理的な本数と
して割付けることにより、一つのカードスロット群５に
一つのハイウェイのタイムスロットを占有するカード３
を実装しても、そのカードスロット群５の残りのカード
スロットには、他のハイウェイと接続できるカード３を
実装することができる。即ち、空きカードスロットを生
じさせないように、各カードスロット群５内を有効に利
用することができる。

【００１０】又カード３の論理的カードスロット位置の
設定手段は、カード３をカードスロット群５に実装する
物理的なカードスロット位置に関係なく、論理的カード
スロット位置、即ち、タイムスロット位置を設定できる
ものであり、それにより、一つのカード３が複数のハイ
ウェイのタイムスロットを使用できるように、タイムス
ロット位置を設定することができるから、複数のハイウ
ェイのそれぞれのタイムスロットを有効に利用すること
ができる。

【００１１】又時間スイッチ２とカードスロット群５と
の間の信号線に、二つのハイウェイのデータビットを時
分割的に転送することにより、ハイウェイの本数を増加
することなく、一つのカードスロット群５に二つのハイ
ウェイを割付けることができる。

【００１２】

【実施例】図２は本発明の一実施例のシェルフの結線図
であり、図１に於ける一つのシェルフの部分を示し、カ
ードスロット１４は総計２４であり、４カードスロット
により一つのカードスロット群が構成され、総計で６個
のカードスロット群１５−１〜１５−６が構成されてい
る。又ＣＳＶ１〜ＣＳＶ４，ＣＳＣ１〜ＣＳＣ４，Ｆ
０，Ｆ１，ＣＬＫ，ＳＳＭは、図示を省略している時間
スイッチからのタイミング信号であり、ＣＳＶ１〜ＣＳ
Ｖ４は通話信号用カード選択タイミング信号、ＣＳＣ１
〜ＣＳＣ４，Ｆ０，Ｆ１は制御信号用カード選択タイミ
ング信号、ＣＬＫはタイムスロットタイミングとしての
２５６ｋＨｚのクロック信号、ＳＳＭは制御信号用送受
切替タイミング信号である。尚、ビットタイミング用の
２０４８ｋＨｚクロック信号２ＭＣＬＫは図示を省略し
ている。

【００１３】又ＵＨ１〜ＵＨ６，ＵＨ９〜ＵＨ１４は、
カードから図示を省略した時間スイッチへの上りハイウ
ェイ、ＤＨ１〜ＤＨ６，ＤＨ９〜ＤＨ１４は、時間スイ
ッチからカードへの下りハイウェイを示す。即ち、カー
ドスロット群１５−１〜１５−６対応の上りハイウェイ
ＵＨ１〜ＵＨ６と下りハイウェイＤＨ１〜ＤＨ６を有す
る従来例の構成に対して、それぞれカードスロット群１
５−１〜１５−６対応の上りハイウェイＵＨ９〜ＵＨ１
４と下りハイウェイＤＨ９〜ＤＨ１４を追加したマルチ
ハイウェイ構成に相当する。この実施例は、カードスロ
ット群１５−１〜１５−６対応に物理的に２本のハイウ
ェイを割付けたことになるが、更に多数のハイウェイを
割付けることも可能である。

【００１４】前述のように、カードスロット群１５−１
には、２本の上りハイウェイＵＨ１，ＵＨ９と、２本の
下りハイウェイＤＨ１，ＤＨ９とが接続され、カードス
ロット群１５−２には、２本の上りハイウェイＵＨ２，
ＵＨ１０と、２本の下りハイウェイＤＨ２，ＤＨ１０と
が接続され、同様にして、カードスロット群１５−６に
は、２本の上りハイウェイＵＨ６，ＵＨ１４と、２本の
下りハイウェイＤＨ６，ＤＨ１４とが接続されている。
そして、カードスロット１４に挿入するカードは、時間
スイッチ（図示せず）からの各タイミング信号が供給さ
れ、且つ各カードスロット群１５−１〜１５−６対応の
ハイウェイに接続されると共に、何れのハイウェイを使
用するかの選択手段を備えている。

【００１５】図３は本発明の一実施例のタイミングチャ
ートであり、図２の各タイミング信号を同一符号で示
す。又ＴＳはタイムスロット番号、ＦＮはフレーム番
号、ＭＦＮはマルチフレーム番号であり、３２タイムス
ロットで１２５μｓの１フレームを構成し、１６フレー
ムで２ｍｓの１マルチフレームを構成し、１６マルチフ
レームで３２ｍｓのスーパーマルチフレームを構成して
いる。１フレーム３２タイムスロットの中のタイムスロ
ット番号１〜３０の３０タイムスロットが通話信号用、
タイムスロット番号３１，３２の２タイムスロットが制
御信号用となる。

【００１６】又通話信号用カード選択タイミング信号Ｃ
ＳＶ１は各カードスロット群１５−１〜１５−６の第１
カードスロット、ＣＳＶ２は第２カードスロット、ＣＳ
Ｖ３は第３カードスロット、ＣＳＶ４は第４カードスロ
ットにそれぞれ対応するタイミング信号であり、又制御
信号用カード選択タイミング信号ＣＳＣ１は、フレーム
番号１〜４に於ける各カードスロット群１５−１〜１５
−６の第１カードの回線又は回路番号１〜８に対するタ
イミング信号であり、同様に、ＣＳＣ２はフレーム番号
５〜８に於ける第２カードの回線又は回路番号１〜８に
対するタイミング信号、ＣＳＣ３はフレーム番号９〜１
２に於ける第３カードの回線又は回路番号１〜８に対す
るタイミング信号、ＣＳＣ４はフレーム番号１３〜１６
に於ける第４カードの回線又は回路番号１〜８に対する
タイミング信号である。

【００１７】又制御信号用送受切替タイミング信号ＳＳ
Ｍは、１スーパーマルチフレーム内のマルチフレーム番
号１〜４に於いて時間スイッチから各カードへ制御信号
を転送し、マルチフレーム番号５〜１６に於いて時間ス
イッチへ制御信号を転送するように切替えるものであ
り、１マルチフレームにより１バイトの制御信号が転送
される。

【００１８】例えば、図２に於けるカードスロット群１
５−１の第１カードスロットに、第１カードとして３０
回線収容のカードを挿入した場合、上りハイウェイＵＨ
１と下りハイウェイＤＨ１との一対のハイウェイにより
時間スイッチとの間の３０タイムスロットを使用するこ
とになるが、他の第２，第３，第４カードスロットに、
例えば、それぞれ８回線収容のカードを挿入し、上りハ
イウェイＵＨ９と下りハイウェイＤＨ９との一対のハイ
ウェイにより、時間スイッチとの間の２４タイムスロッ
トを使用することができるから、空きカードスロットが
生じないようにすることができる。即ち、シェルフのカ
ードスロットを有効に利用できるから、小型化を図るこ
とができる。

【００１９】図４は本発明の他の実施例のカードスロッ
ト位置設定部のブロック図であり、２１はタイムスロッ
トカウンタ、２２はフレームカウンタ、２３は立上り検
出回路、２４，２５は一致回路、２６は従来のカードと
しての回路、２７は設定スイッチ、２８はアンド回路、
２９は否定入力アンド回路である。タイムスロットカウ
ンタ２１とフレームカウンタ２２とは、立上り検出回路
２３により制御信号用送受切替タイミング信号ＳＳＭの
立上りを検出した信号がリセット端子Ｒに加えられてリ
セットされる。そして、タイムスロットカウンタ２１
は、クロック端子Ｃに加えられる２５６ｋＨｚのクロッ
ク信号ＣＬＫをカウントし、又フレームカウンタ２２
は、タイムスロットカウンタ２１のキャリ端子ＣＹから
のキャリ信号がイネーブル端子ＥＮに加えられ、その時
にクロック端子Ｃに加えられるクロック信号ＣＬＫをカ
ウントする。

【００２０】設定スイッチ２７は、スイッチＳ０，Ｓ１
を有し、Ｓ０，Ｓ１オン（“０”，“０”）で第１カー
ドスロット、Ｓ０オフ，Ｓ１オン（“１”，“０”）で
第２カードスロット、Ｓ０オン，Ｓ１オフ（“０”，
“１”）で第３カードスロット、Ｓ０オフ，Ｓ１オフ
（“１”，“１”）で第４カードスロットのそれぞれ論
理的カードスロット位置を設定するものである。

【００２１】この設定スイッチ２７からの設定信号と、
タイムスロットカウンタ２１の出力端子Ｑ３，Ｑ４の出
力信号とを一致回路２４で比較し、一致した時の“０”
の検出信号を否定入力アンド回路２９に入力し、この否
定入力アンド回路２９にタイムスロットカウンタ２１の
出力端子Ｑ０〜Ｑ２の出力信号が入力されるから、総て
が“０”の時に“１”のタイミング信号ＣＳＶが、通話
信号用カード選択タイミング信号として回路２６に入力
される。又設定スイッチ２７からの設定信号と、フレー
ムカウンタ２２の出力端子Ｑ７，Ｑ８の出力信号とを一
致回路２５で比較し、一致した時の“１”の検出信号を
アンド回路２８に入力し、このアンド回路２８にタイム
スロットカウンタ２１の出力端子Ｑ１〜Ｑ４の出力信号
が入力されるから、総てが“１”の時に“１”のタイミ
ング信号ＣＳＣが、制御信号用カード選択タイミング信
号として回路２６に入力される。

【００２２】図５は本発明の他の実施例のタイミングチ
ャートであり、ＴＳはタイムスロット番号、ＣＬＫは２
５６ｋＨｚのクロック信号、Ｑ０〜Ｑ４はタイムスロッ
トカウンタ２１の出力端子Ｑ０〜Ｑ４の出力信号、ＣＳ
Ｖはタイムスロットカウンタ２１の出力端子Ｑ０〜Ｑ２
の出力信号によって形成されるタイミング信号、ＣＳＶ
２は論理的に第２カードスロット位置を設定した時の通
話信号用カード選択タイミング信号、ＣＳＣは制御信号
用カード選択タイミング信号、ＦＮはフレーム番号、Ｑ
５〜Ｑ８はフレームカウンタ２２の出力端子Ｑ５〜Ｑ８
の出力信号、ＣＳＣ２は論理的に第２カードスロット位
置を設定した時の制御信号用カード選択タイミング信
号、ＭＦＮはマルチフレーム番号、ＳＳＭは制御信号用
送受切替タイミング信号である。

【００２３】図４に於いて、設定スイッチ２７のスイッ
チＳ０をオフ、スイッチＳ１をオンとして、第２カード
スロット位置を設定したとすると、一致回路２４に於い
て、タイムスロットカウンタ２１の出力端子Ｑ３，Ｑ４
の出力信号が“１”，“０”の時に、一致回路２４の一
致検出信号が“０”となる。そして、タイムスロットカ
ウンタ２１の出力端子Ｑ０〜Ｑ２が共に“０”となる
と、否定入力アンド回路２９の出力信号ＣＳＶが“１”
となり、図５のＣＳＶ２に示すように、タイムスロット
番号９に於いて“１”となる。即ち、カードスロットの
位置に関係なく、図３のＣＳＶ２に示すタイミングと同
一のタイミングで通話信号用カード選択タイミング信号
をカードとしての回路２６に加えることができる。

【００２４】又フレームカウンタ２２の出力端子Ｑ７，
Ｑ８の出力信号が“１”，“０”となると、一致回路２
５の一致検出信号が“１”となり、その時に、タイムス
ロットカウンタ２１の出力端子Ｑ１〜Ｑ４の出力信号が
共に“１”となると、アンド回路２８の出力信号ＣＳＣ
が“１”となる。即ち、図５のＣＳＣ２に示すように、
フレーム番号５〜８に於ける各フレームの最後の３１，
３２番のタイムスロットに制御信号用カード選択タイミ
ング信号ＣＳＣ２を出力して、カードとしての回路２６
に加えることができる。従って、任意のカードスロット
位置にカードを実装し、設定スイッチ２７により所望の
論理的カードスロット位置を設定することができる。又
設定スイッチ２７により、複数の設定信号を出力する構
成とすることにより、複数のタイミングで通話信号用及
び制御信号用カード選択タイミング信号を形成すること
もできる。

【００２５】図６は本発明の更に他の実施例の説明図で
あり、３１はハイウェイ、３２は時間スイッチ、３３は
カード、３４はカードスロット、３５−１〜３５−１２
はカードスロット群、３６はシェルフである。この実施
例は、４個のカードスロットにより一つのカードスロッ
ト群を構成し、６個のカードスロット群により一つのシ
ェルフを構成した場合を示す。又各カードスロット群３
５−１〜３５−１２に時分割による二つのハイウェイを
割付けた場合を示す。

【００２６】前述の実施例の場合と同様に、８個のハイ
ウェイの中の二つのハイウェイを時間スイッチ３２の内
部に於いて会議通話用やサービストーン用等に使用する
もので、従って、カードスロット群３５−１にハイウェ
イＨＷ１，ＨＷ２、カードスロット群３５−２にハイウ
ェイＨＷ３，ＨＷ４、カードスロット群３５−３にハイ
ウェイＨＷ５，ＨＷ６、カードスロット群３５−４にハ
イウェイＨＷ９，ＨＷ１０、カードスロット群３５−５
にハイウェイＨＷ１１，ＨＷ１２、カードスロット群３
５−６にハイウェイＨＷ１３，ＨＷ１４をそれぞれ割付
ける。又他のシェルフ３６のカードスロット群３５−７
〜３５−１２に対しても、それぞれ二つのハイウェイが
割付けられる。又カードスロット３４に挿入するカード
３３は、二つのハイウェイの何れを使用するかの選択手
段、或いは二つのハイウェイのタイムスロット位置を指
定する選択手段を備えている。又図４に示すカードスロ
ット位置設定部の構成を設けることもできる。

【００２７】図７は本発明の更に他の実施例のシェルフ
の結線図であり、図６に於ける一つのシェルフについて
示すものである。又ＣＳＶ１〜ＣＳＶ４，ＣＳＣ１〜Ｃ
ＳＣ４，Ｆ０，Ｆ１，ＣＬＫ，ＳＳＭは、それぞれ前述
の各実施例に於けるタイミング信号と同一のタイミング
信号、ＵＨ１／２〜ＵＨ５／６，ＵＨ９／１０〜ＵＨ１
３／１４は上りハイウェイ、ＤＨ１／２〜ＤＨ１３／１
４は下りハイウェイである。尚、ここでも、図２と同様
に、２０４８ｋＨｚクロック信号２ＭＣＬＫは図示を省
略している。

【００２８】カードスロット番号１〜４によりカードス
ロット群３５−１が構成されて、上りハイウェイＵＨ１
／２と下りハイウェイＤＨ１／２とが接続され、カード
スロット番号５〜８によりカードスロット群３５−２が
構成されて、上りハイウェイＵＨ３／４と下りハイウェ
イＤＨ３／４とが接続され、カードスロット番号９〜１
２によりカードスロット群３５−３が構成されて、上り
ハイウェイＵＨ５／６と下りハイウェイＤＨ５／６とが
接続される。又カードスロット番号１３〜１６によりカ
ードスロット群３５−４が構成され、上りハイウェイＵ
Ｈ９／１０と下りハイウェイＤＨ９／１０とが接続さ
れ、カードスロット番号１７〜２０によりカードスロッ
ト群３５−５が構成され、上りハイウェイＵＨ１１／１
２と下りハイウェイＤＨ１１／１２とが接続され、カー
ドスロット番号２１〜２４によりカードスロット群３５
−６が構成され、上りハイウェイＵＨ１３／１４と下り
ハイウェイＤＨ１３／１４とが接続される。

【００２９】この実施例に於いても、例えば、カードス
ロット番号１に３０回線を収容したカードを実装し、上
りハイウェイＵＨ１と下りハイウェイＤＨ１との３０タ
イムスロットを使用した場合、そのカードスロット群３
５−１の残りのカードスロット番号２〜４に、それぞれ
８回線を収容したカードを実装して、上りハイウェイＵ
Ｈ２と下りハイウェイＤＨ２とのタイムスロットを使用
することができる。

【００３０】図８は本発明の更に他の実施例のハイウェ
イのインタフェース部の要部ブロック図であり、４０は
時間スイッチのインタフェース部、４１はカードのイン
タフェース部、ＦＦ１〜ＦＦ８はフリップフロップ、Ｃ
はクロック端子、Ｄはデータ端子、Ｑは出力端子、ＩＮ
Ｖ１〜ＩＮＶ７はインバータ、ＤＬ１，ＤＬ２は遅延回
路、Ｇ１，Ｇ３はオア回路、Ｇ２，Ｇ４はナンド回路、
ＤＲＶ１〜ＤＲＶ５はドライバ、ＲＥＣ１〜ＲＥＣ３は
レシーバ、ＤＨＷは下りハイウェイ、ＵＨＷは上りハイ
ウェイ、２ＭＣＬＫはクロック信号線である。又ＴＤ
１，ＴＤ２は下りハイウェイＤＨ＃１，＃２の送信デー
タ、ＲＤ１，ＲＤ２は受信データ、ＴＵ１，ＴＵ２は上
りハイウェイＵＨ＃１，＃２の送信データ、ＲＵ１，Ｒ
Ｕ２は受信データを示し、ＭＣＬは２０４８ｋＨｚの基
本クロック信号であり、インタフェース部４０に対して
複数のインタフェース部４１がクロック信号線２ＭＣＬ
Ｋと下りハイウェイＤＨＷと上りハイウェイＵＨＷとを
介して接続されている。

【００３１】遅延回路ＤＬ１，ＤＬ２は、下りハイウェ
イＤＨＷと上りハイウェイＵＨＷとに於ける二つのハイ
ウェイのデータビットを、時分割多重化して転送する時
のガードタイムを形成する為のものである。即ち、オア
回路Ｇ１の出力が“０”から“１”となった後に、遅延
回路ＤＬ１の遅延時間に相当する時間後に、ナンド回路
Ｇ２の出力が“０”となり、又ナンド回路Ｇ２の出力が
“０”から“１”になった後に、遅延回路ＤＬ１の遅延
時間に相当する時間後に、オア回路Ｇ１の出力が“０”
となる。又遅延回路ＤＬ２とオア回路Ｇ３とナンド回路
Ｇ４との回路によっても、同様なガードタイムを形成す
るものである。

【００３２】又ドライバＤＲＶ１，ＤＲＶ２，ＤＲＶ
４，ＤＲＶ５は、スリーステート・ゲート回路と同様に
出力インピーダンスをハイインピーダンスに制御できる
構成を有し、ドライバＤＲＶ１，ＤＲＶ２は下りハイウ
ェイＤＨＷに対して交互に動作し、又ドライバＤＲＶ
４，ＤＲＶ５は上りハイウェイＵＨＷに対して交互に動
作する。

【００３３】図９は本発明の更に他の実施例のタイミン
グチャートであり、ＴＳはタイムスロット番号、ＣＳＶ
１〜ＣＳＶ４は通話信号用カード選択タイミング信号、
ＣＳＣは制御信号用カード選択タイミング信号、ＣＤ
１，ＣＤ２はオア回路Ｇ１，ナンド回路Ｇ２からの送信
クロック信号、ＴＤ１，ＴＤ２は送信データ、ＴＤは下
りハイウェイＤＨＷ上の送信データ、ＣＲ１はインバー
タＩＮＶ４を介した受信クロック信号、ＣＲ２はレシー
バＲＥＣ３からの受信クロック信号、ＲＤ１，ＲＤ２は
受信データ、ＣＵ１，ＣＵ２はオア回路Ｇ３，ナンド回
路Ｇ４からの送信クロック信号、ＴＵ１，ＴＵ２は送信
データ、ＲＵ１，ＲＵ２は受信データ、ＣＤ１，ＣＤ２
は上方の同一符号のクロック信号を示す。なお、図８の
遅延回路ＤＬ１，ＤＬ２によるガードタイムを省略した
タイミングで示している。

【００３４】基本クロック信号ＭＣＬは、前述のよう
に、２０４８ｋＨｚのクロック信号として、時間スイッ
チのインタフェース部４０のドライバＤＲＶ３から各カ
ードのインタフェース部４１に転送される。又１タイム
スロットを８ビット構成とした場合を示し、例えば、下
りハイウェイＤＨ＃１の送信データＴＤ１の第１ビット
Ｂ１１がフリップフロップＦＦ１のデータ端子Ｄに加え
られ、クロック端子Ｃにオア回路Ｇ１からの送信クロッ
ク信号ＣＤ１が加えられると、その送信クロック信号Ｃ
Ｄ１の立上りによりフリップフロップＦＦ１に第１ビッ
トＢ１１がセットされ、その時、ナンド回路Ｇ２からの
送信クロック信号ＣＤ２は“０”であるから、ドライバ
ＤＲＶ１を介して下りハイウェイＤＨＷに送出される。
又ドライバＤＲＶ２はオア回路Ｇ１からの送信クロック
信号が“１”であるから、ハイインピーダンス状態とな
っている。

【００３５】次にナンド回路Ｇ２からの送信クロック信
号ＣＤ２が“１”となると、その立上りで、下りハイウ
ェイＤＨ＃２の送信データＴＤ２の第１ビットＢ２１が
フリップフロップＦＦ２にセットされ、その時、オア回
路Ｇ１からの送信クロック信号ＣＤ１は“０”であるか
ら、ドライバＤＲＶ２を介して下りハイウェイＤＨＷに
送出される。従って、下りハイウェイＤＨＷには、図９
のＴＤで示すように、下りハイウェイＤＨ＃１，ＤＨ＃
２の送信データＴＤ１，ＴＤ２がビット多重化されて転
送されることになる。

【００３６】カードのインタフェース部４１では、レシ
ーバＲＥＣ３で受信したクロック信号をインバータＩＮ
Ｖ４により反転した図９のＣＲ１のクロック信号をフリ
ップフロップＦＦ５のクロック端子Ｃに、レシーバＲＥ
Ｃ３から出力された図９のＣＲ２のクロック信号をフリ
ップフロップＦＦ６のクロック端子Ｃに入力し、レシー
バＲＥＣ２により受信したデータＴＤをインバータＩＮ
Ｖ５を介してフリップフロップＦＦ５，ＦＦ６のデータ
端子Ｄに入力する。フリップフロップＦＦ５，ＦＦ６は
それぞれクロック端子Ｃに加えられたクロック信号の立
上りでデータをセットするから、ＲＤ１，ＲＤ２に示す
ように、それぞれ下りハイウェイＤＨ＃１，ＤＨ＃２の
データを分離して受信することができる。

【００３７】又インバータＩＮＶ４からのクロック信号
を基に、インバータＩＮＶ６，ＩＮＶ７と遅延回路ＤＬ
２とオア回路Ｇ３とナンド回路Ｇ４とにより、上りハイ
ウェイＵＨＷに対する送信クロック信号を形成する。即
ち、図９のＣＵ１は、オア回路Ｇ３からフリップフロッ
プＦＦ８のクロック端子Ｃに加えられる送信クロック信
号、図９のＣＵ２は、ナンド回路Ｇ４からフリップフロ
ップＦＦ７のクロック端子Ｃに加えられる送信クロック
信号をそれぞれ示し（前述のガードタイムについては省
略している）、送信データＴＵ１は送信クロック信号Ｃ
Ｕ２により、又送信データＴＵ２は送信クロック信号Ｃ
Ｕ１により、それぞれフリップフロップＦＦ８，ＦＦ７
にセットされ、ドライバＤＲＶ４，ＤＲＶ５を介して、
図９のＴＵに示すように、上りハイウェイＵＨＷにビッ
ト多重化されて送出される。

【００３８】時間スイッチのインタフェース部４０に於
いては、オア回路Ｇ１からの送信クロック信号ＣＤ１を
フリップフロップＦＦ３のクロック端子Ｃに、ナンド回
路Ｇ２からの送信クロック信号ＣＤ２をフリップフロッ
プＦＦ４のクロック端子Ｃにそれぞれ加え、上りハイウ
ェイＵＨＷによるデータＴＵをレシーバＲＥＣ１からイ
ンバータＩＮＶ３を介してフリップフロップＦＦ３，Ｆ
Ｆ４のデータ端子Ｄに加えることにより、図９のＲＵ
１，ＲＵ２に示すように、それぞれ上りハイウェイＵＨ
＃１，ＵＨ＃２のデータに分離することができる。

【００３９】従って、インタフェース部４１に於いて、
フリップフロップＦＦ５，ＦＦ６から出力される受信デ
ータＲＤ１，ＲＤ２の何れかを選択し、同時にフリップ
フロップＦＦ７，ＦＦ８に加える送信データＴＵ１，Ｔ
Ｕ２の何れかを選択することにより、二つのハイウェイ
の何れかを選択することができる。例えば、受信データ
ＲＤ１と送信データＴＵ１とを選択した場合、下りハイ
ウェイＤＨ＃１と上りハイウェイＵＨ＃１とによるハイ
ウェイを選択したことになり、このインタフェース部を
有するカードを例えば３０回線用とし、そのカードスロ
ット群内の他のカードがそれぞれ下りハイウェイＤＨ＃
２と上りハイウェイＵＨ＃２とによるハイウェイを選択
することができる。

【００４０】図１０は本発明の更に他の実施例のハイウ
ェイ選択部の要部ブロック図であり、図８に示す構成に
比較して簡単化して下りハイウェイＤＨ＃１，ＤＨ＃２
と上りハイウェイＵＨ＃１，ＵＨ＃２との選択を行うも
のである。同図に於いて、ＲＥＣ４，ＲＥＣ５はレシー
バ、ＩＮＶ８〜ＩＮＶ１２はインバータ、Ｇ５は排他的
ノア回路、Ｇ６はオア回路、Ｇ７はナンド回路、ＤＬ３
は遅延回路、ＦＦ９，ＦＦ１０はフリップフロップ、Ｓ
ＥＬ１，ＳＥＬ２はセレクタ、ＳＷは選択設定スイッ
チ、ＤＲＶ６はドライバである。

【００４１】レシーバＲＥＣ４とインバータＩＮＶ９，
ＩＮＶ１０，ＩＮＶ１１と遅延回路ＤＬ３とオア回路Ｇ
６とナンド回路Ｇ７とは、図８に於けるレシーバＲＥＣ
３とインバータＩＮＶ４，ＩＮＶ６，ＩＮＶ７と遅延回
路ＤＬ２とオア回路Ｇ３とナンド回路Ｇ４との構成に対
応する。従って、オア回路Ｇ６とナンド回路Ｇ７とから
は、それぞれ位相が反転し且つガードタイムを有する上
りハイウェイＵＨＷに対する送信クロック信号が出力さ
れることになる。又フリップフロップＦＦ９は、図８に
於けるフリップフロップＦＦ５，ＦＦ６の何れかに対応
し、フリップフロップＦＦ１０は、図８に於けるフリッ
プフロップＦＦ７，ＦＦ８の何れかに対応する。

【００４２】選択設定スイッチＳＷを図示のようにオン
とすると、排他的ノア回路Ｇ５には“０”が加えられる
から、レシーバＲＥＣ４により受信したクロック信号２
ＭＣＬＫは反転されてフリップフロップＦＦ９のクロッ
ク端子Ｃに加えられ、下りハイウェイＤＨＷからレシー
バＲＥＣ５により受信し、インバータＩＮＶ８により反
転されたビット多重化データがフリップフロップＦＦ９
のデータ端子Ｄに加えられ、フリップフロップＦＦ９の
出力端子Ｑからの受信データＲＤＤは、図８に於けるフ
リップフロップＦＦ５による受信データＲＤ１に相当し
たものとなる。

【００４３】又セレクタＳＥＬ１は、ナンド回路Ｇ７か
らの送信クロック信号を選択してフリップフロップＦＦ
１０のクロック端子Ｃに入力し、セレクタＳＥＬ２は、
オア回路Ｇ６からの送信クロック信号を選択してドライ
バＤＲＶ６の制御端子に入力し、送信データＴＵＤとし
ては、図８に於けるフリップフロップＦＦ７を介して送
信データＴＵ１を送信する場合に相当したものとなる。

【００４４】又選択設定スイッチＳＷをオフとすると、
排他的ノア回路Ｇ５には“１”が加えられるから、レシ
ーバＲＥＣ４により受信したクロック信号２ＭＣＬＫは
そのままフリップフロップＦＦ９のクロック端子Ｃに加
えられ、フリップフロップＦＦ９の出力端子Ｑからの受
信データＲＤＤは、図８に於けるフリップフロップＦＦ
６による受信データＲＤ２に相当したものとなる。又セ
レクタＳＥＬ１は、オア回路Ｇ６からの送信クロック信
号を選択し、セレクタＳＥＬ２は、ナンド回路Ｇ７から
の送信クロック信号を選択するから、送信データＴＵＤ
としては、図８に於けるフリップフロップＦＦ８を介し
て送信データＴＵ２を送信する場合に相当したものとな
る。

【００４５】図１１は物理的及び論理的カードスロット
位置の説明図で、（ａ），（ｃ），（ｅ），（ｈ）は物
理的なカードスロット位置、（ｂ），（ｄ），（ｆ），
（ｇ），（ｉ），（ｊ）は論理的なカードスロット位
置、即ち、ハイウェイのタイムスロット位置を示す。同
図の（ａ）に示すカードスロットＣＳ１１〜ＣＳ１４に
それぞれ括弧内の数字で示す回線数を収容したカードを
実装した場合、（ｂ）に示すハイウェイのタイムスロッ
トＴＳ１〜ＴＳ３２の中の斜線で示す２タイムスロット
は制御信号用に割付けられ、第１カードスロットＣＳ１
１〜第３カードスロットＣＳ１３に実装するカードに対
してそれぞれ８タイムスロットＴＳ１〜ＴＳ８，ＴＳ９
〜ＴＳ１６，ＴＳ１７〜ＴＳ２４が割付けられ、第４カ
ードスロットＣＳ１４に実装するカードに対して６タイ
ムスロットＴＳ２５〜ＴＳ３０が割付けられる。又
（ｃ）に示すカードスロットＣＳ２１〜ＣＳ２４に対し
て、３０回線を収容したカードを第１カードスロットＣ
Ｓ２１に実装した場合、（ｄ）に示すハイウェイのタイ
ムスロットＴＳ１〜ＴＳ３０が割付けられ、第２〜第４
カードスロットＣＳ２２〜ＣＳ２４は空きとなる。即
ち、従来例に於けるカードスロット群対応に１本のハイ
ウェイを割付けた場合は、このような空きカードスロッ
トが生じる。

【００４６】これに対して、本発明に於いては、（ｅ）
に示すカードスロットＣＳ１〜ＣＳ４に対して、
（ｆ），（ｇ）に示すように、図１に示す２本のハイウ
ェイ又は図６に示す２多重したハイウェイを割付けた場
合に於いて、第１カードスロットＣＳ１に３０回線収容
のカードを実装し、第２〜第４カードスロットＣＳ２〜
ＣＳ４に、それぞれ８回線，８回線，６回線を収容した
カードを実装し、第２〜第４カードスロットＣＳ２〜Ｃ
Ｓ４に実装したカードに対して、（ｆ）に示すハイウェ
イのタイムスロットＴＳ９〜ＴＳ１６，ＴＳ１７〜ＴＳ
２４，ＴＳ２５〜ＴＳ３０を割付け、第１カードスロッ
トＣＳ１に実装したカードに対して、（ｇ）に示すハイ
ウェイのタイムスロットＴＳ１〜ＴＳ３０を割付けるこ
とができる。従って、３０回線を収容したカードを実装
しても、そのカードスロット群内の他のカードスロット
に、それぞれカードを実装することができるから、空き
カードスロットを生じさせないで済むことになり、カー
ドスロットを有効に利用することができる。

【００４７】又（ｈ）に示すように、第１カードスロッ
トＣＳ１に３０回線収容のカードを実装し、第２カード
スロットＣＳ２に１６回線収容のカードを実装し、第３
カードスロットＣＳ３に８回線収容のカードを実装し、
第４カードスロットＣＳ４に６回線収容のカードを実装
して、第１カードスロットＣＳ１に実装したカードに対
しては、（ｊ）に示すハイウェイのタイムスロットＴＳ
１〜ＴＳ３０を割付け、第２カードスロットＣＳ２に実
装したカードに対しては、（ｉ）に示すハイウェイのタ
イムスロットＴＳ１〜ＴＳ１６を割付け、第３カードス
ロットＣＳ３に実装したカードに対しては、タイムスロ
ットＴＳ１７〜ＴＳ２４を割付け、第４カードスロット
ＣＳ４に実装したカードに対しては、タイムスロットＴ
Ｓ２５〜ＴＳ３０を割付けることができる。

【００４８】又第１〜第３カードスロットＣＳ１〜ＣＳ
３にそれぞれ１６回線収容のカードを実装し、第４カー
ドスロットＣＳ４に１２回線収容のカードを実装して、
第１カードスロットＣＳ１に実装したカードに対して
は、（ｊ）のハイウェイのタイムスロットＴＳ１〜ＴＳ
１６を割付け、第２カードスロットＣＳ２に実装したカ
ードに対しては、（ｉ）のハイウェイのタイムスロット
ＴＳ１〜ＴＳ１６を割付け、第３カードスロットＣＳ３
に実装したカードに対しては、（ｉ）のハイウェイのタ
イムスロットＴＳ１７〜ＴＳ２４と（ｊ）のハイウェイ
のタイムスロットＴＳ１７〜ＴＳ２４とを割付け、第４
カードスロットＣＳ４に実装したカードに対しては、
（ｉ）のハイウェイのタイムスロットＴＳ２５〜ＴＳ３
０と（ｊ）のハイウェイのタイムスロットＴＳ２５〜Ｔ
Ｓ３０とを割付けることができる。

【００４９】本発明は前述の各実施例にのみ限定される
ものではなく、各実施例の組合せも可能である。又図４
に示すカードスロット位置設定部は、ハイウェイの選択
と組合せることにより、前述のように、両方のハイウェ
イの所望のタイムスロットを利用するように設定する構
成とすることもできる。又カードスロット群の一部にの
み、前述のように、複数のハイウェイを割付け、他のカ
ードスロット群に対しては、従来例と同様な１本のハイ
ウェイを接続した構成とすることもできる。

【００５０】

【発明の効果】以上説明したように、本発明は、複数の
カードスロット４からなる複数のカードスロット群５の
全部又は所定数毎に、時間スイッチ２からの各種タイミ
ング信号をマルチ接続により分配し、且つ複数のカード
スロット群５の少なくとも一つに、複数のハイウェイを
割付けたものであり、実装するカードの占有タイムスロ
ット数に応じてハイウェイの使い分けが可能となるか
ら、カードスロット４に空きが生じないようにすること
ができる。即ち、将来の拡張の為に空きカードスロット
を形成したとしたも、シェルフを大型化する必要がな
く、カードスロット群５を有効に利用できるから、経済
的に小型化を図ることができる利点がある。従来例のカ
ードも使用可能とすることができるから、資源の有効活
用を図ることができる。

【００５１】又カードスロット位置とハイウェイのタイ
ムスロット位置とを対応付ける構成が一般的であるが、
論理的カードスロット位置，即ち、ハイウェイのタイム
スロット位置を任意に設定できる設定手段を設けたこと
により、任意の位置のカードスロット４にカード３を実
装して、そのカード３の占有タイムスロット数に対応し
て、一つ或いは複数のハイウェイのタイムスロットを割
付けることができる。従って、柔軟性の大きいシステム
を構築することができる利点がある。

【００５２】又一つのクロック信号を基にして、二つの
ハイウェイを多重化した構成とすることにより、物理的
なハイウェイは従来例と同様なシェルフの結線となり、
且つ前述のように、カードスロット群５に空きカードス
ロットを生じさせることなく、カード３を実装可能とす
ることができるから、更に小型化することができる利点
がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例のシェルフの結線図である。

【図３】本発明の一実施例のタイミングチャートであ
る。

【図４】本発明の他の実施例のカードスロット位置設定
部のブロック図である。

【図５】本発明の他の実施例のタイミングチャートであ
る。

【図６】本発明の更に他の実施例の説明図である。

【図７】本発明の更に他の実施例のシェルフの結線図で
ある。

【図８】本発明の更に他の実施例のハイウェイのインタ
フェース部の要部ブロック図である。

【図９】本発明の更に他の実施例のタイミングチャート
である。

【図１０】本発明の更に他の実施例のハイウェイ選択部
の要部ブロック図である。

【図１１】物理的及び論理的カードスロット位置の説明
図である。

【図１２】従来例の説明図である。

【符号の説明】

１ハイウェイ２時間スイッチ３カード４カードスロット５カードスロット群

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04Q 3/52 H04Q 11/04

Claims

(57)【特許請求の範囲】

【請求項１】複数のハイウェイ（１）のタイムスロッ
トの入替えを行い、且つ各種タイミング信号を出力する
時間スイッチ（２）を有するディジタル交換機に於い
て、複数の回線又は回路を収容したカード（３）をそれぞれ
挿入する複数のカードスロット（４）からなる複数のカ
ードスロット群（５）の全部又は所定数毎に、前記時間
スイッチ（２）からの前記各種タイミング信号をマルチ
接続により分配し、且つ前記複数のカードスロット群
（５）の少なくとも一つに、複数のハイウェイ（１）を
割付けたことを特徴とするディジタル交換機のマルチハ
イウェイ方式。
【請求項２】前記複数のハイウェイ（１）を割付けら
れたカードスロット群（５）に実装するカード（３）
に、該カードスロット群（５）に於ける論理的カードス
ロット位置の設定手段を設けたことを特徴とする請求項
１記載のディジタル交換機のマルチハイウェイ方式。
【請求項３】前記時間スイッチ（２）と前記複数のハ
イウェイを割付けられたカードスロット群（５）との間
の信号線に、クロック信号の正逆相タイミングに従って
二つのハイウェイのデータビットを交互に転送すること
を特徴とする請求項１記載のディジタル交換機のマルチ
ハイウェイ方式。