JPS61503068A - 時分割交換方式の制御装置と方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 時分割交換方式の制御装置と方法 本発明はコントローラ（２９）と；各々が一つの入力ポートと出力ポートから成 る複数の入出力ポート対を含む時分割空間スイッチと；規定されたタイムスロッ トの間に＠１の入出力ポート対と第２の入出力ポート対の間に接続を要求する経 路設定メツセージを発生する中央制御とを含む時分割交換方式に関する。

笈ｌ皮亙 蓄積プログラム制御による通信交換方式はメモリーに記憶されたプログラムに応 動して交換機能を制御するある種の知能を有している。歴史的には、このような システムは全システムを制御するための単一の処理エンティティを持つ。技術と システム設計の革新によって、ある種のルーチン的機能を主処理エンティティか ら分離して、もっと複雑なシステム機能と判定に使うことが必要になって来た。

今日ではシステムはより複雑なシステム機能と判断をいくつかの知能プロセッサ に分離するように設計されている。

最近の時分割交換方式では、複数のタイムスロット入替ユニットを含み、各々が プロセッサを含み、これが時分割空間スイッチとも呼ばれる時分割多重スイッチ によって選択的に相互接続される。このような交換システムは、またプロセッサ を含む中央制御装置を含み、これが複数のタイムスコツ１〜人替ユニッ１−の間 の相互接続のパターンを決定する。タイムスロット入替ユニットと時分割多重ス イッチと中央制御装置の動作を調整するためには、制御メツセージを交換しなけ ればならない。各制御メツセージはプロセス間通信媒体の一部を占有するから、 メソセージが多すぎると、メツセージ伝送に遅延が生じてシステムのリアルタイ ムの応答を劣化させる。同様に、各メツセージはプロセッサの実時間を必要とす るから、個々のプロセッサはメツセージの受信と送信の間に必要なタスクの実行 を停止する。従って、システム中でやりとりされる制御メツセージの数を最小化 することが重要である。しかし５分散プロセッサシステム中の各ユニットがその 仕事を適切に実行できるようにするために、充分な情報を持つようにすることも また重要である。接続の完全性を保たなければならないような分散通信方式では 、これは特に真である。従って、分散通信方式の部分は必要な制御メツセージを 最小にして正確に動作するように段別しな番プればならない。

適切な動作と制御メツセージの過大になる可能性の間の矛盾の例は時分割多重ス イッチと中央制御装置の間の通信で生ずる。中央制御と時分割多重スイッチは交 換方式を通る実質的にすべての呼についての接続を完成するために共同動作しな ければならない。従来技術のシステムレこおいては、中央制御装置が要求された ときに、タイムスロット入替ユニットの間の接続を規定するメツセージを時分割 多重スイッチに送る。次に接続がもう、必要なくなったときに（加入者がオンフ ックしたときに）、時分割多重スイッチに対してタイムスロット入替ユニットの 間の接続を除くことを指示する第２のメツセージが送られる。時分割多重スイッ チの使用されない経路が除かれなければ、与えられた入力ポートは時には多数の 出力ポートと接続され、他の接続を完成するために与えられた入力ポートが使用 されたときに、入力ポートに到来した信号は他の出力ポートにもブロードカスト されるかもしれない。従来のシステムの問題は各々の時分割多重スイッチの接続 のために二つの制御メツセージが必要になるということである。第１のメツセー ジが接続の設定に使用され、第２のメツセージがそれを除くのに使用される。本 発明に従えば、この問題は入力ポートと出力ポートの間の接続パターンで、各接 続パターンが複数個のタイムスロットの一つに関連しているような入力ポートと 出力ポートの間の複数の接続パターンを規定する情報を記憶するメモリー（７０ ，７１，７２）と；メモリーから周期的に接続パターンを読み出し、読み出され た接続パターンにしたがって入力ポートと出力ポートを接続する接続制御回路（ ５３）と；経路設定メツセージに応動して規定されたタイムスロットの間に出力 ポートが第１および第２の人出力ポート対の入力ポートに接続されていないよう な接続パターンを規定する情報をメモリーに書き込み、また規定されたタイムス ロットの間に第１の人出力ポート対の入力が第２の入出力ボート対の出力ポート に接続され、規定されたタイムスロットの間に第２の入出力ボート対の入力が第 １の入出力ボート対の出力ポートに接続されたような接続パターンを規定する情 報をメモリーに書き込むような接続制御回路とを含む時分割交換方式によって解 決される。

見帆立又罫 本発明に従う交換装置の入出力ボートの間の接続を制御する方法は、入力ポート と出力ポートの間の接続のパターンを規定する情報をメモリー装置に記憶する段 階と。

これをメモリー装置から読み出す段階と、こうして読み出された情報によって規 定されるパターンで入力ポートと出力ポートに接続する段階と、一つの入力ポー トと一つの出力ポートとタイムスロットとを規定する経路設定メツセージを発生 して経路設定メンセージによって規定された入力ポートが規定されたタイムスロ ットの間に出力ポートに接続されないような接続パターンを規定する情報をメモ リー装置に書き込む段階と；経路設定メツセージによって規定された入力ボート と出力ポートが規定されたタイムスロットの間に経路設定メツセージによって接 続されるような接続パターンをメモリー装置に書き込む段階とを含んでいる。

本発明の一実施例に従えば、時分割空間スイッチは入出力ボート対を相互接続す るのに使用され、入出力ボート対は入力ポートと出力ポートを含んでいる。さら に、時分割空間スイッチを通る接続を制御する情報は各タイムスロットの間に与 えられた出力ポートに接続される特定の入力ポートが容易に得られるように記憶 されている。

第１の入出力ボート対と、第２の入出力ボート対とタイムスロットを規定した経 路設定メツセージに応動して。

制御ユニットは記憶された情報を読み、どの入力ポートが第１および第２の入出 力ボート対の出力ポートに接続されているかを判定する。ここで制御ユニットは 規定されたタイムスロットの間に第１および第２の入出力ボート対の出力ポート からの読み出し動作の間し；見つかった入力ポートを切断する情報をメモリーに 書き込み５次に規定されたタイムスロットの間に規定された入出力ボート対を接 続する情報がメモリーに書き込まれる。切断動作は経路設定メツセージに応動し て実行されるので、複数の出力ポートが与えられた入力ポートに接続されないよ うにするために切断メツセージを送信する必要はない。

切断メツセージを不要にすることによって、時分割多重スイッチと中央制御装置 の間のメツセージトラヒックは大幅に減少され、システムの資源が節約される。

図面の簡単な説明 本発明の完全な理解は以下の説明を図面と共に考察することによって得られるも のである。

第１図は本発明の一実施例のブロック図；第２図は第１図の実施例で利用された 時分割多重スイッチユニットのより詳細な図； 第３図は時分割多重スイッチユニットの中の相対タイミング時間の図； 第４図は第１図の実施例で授受される経路設定メツセージの図； 第５図は第１図の実施例で利用されるデータワードの図； 第６図ないし第９図は時分割多重スイッチを通して経路を設定するステップのシ ーケンスの図である。

、３Ｌ靴象腹肌 第１図は加入者セット２３ないし２６のような加入者セットを相互接続するのに 使用される本発明の一実施例たる時分割交換機のブロック図である。第１図の実 施例は６４人カボートと６４出力ボートを持つ時分割空間スイッチを含む時分割 多重スイッチユニット１０を含む。

本実施例はさらに３１個のタイムスロット入替ユニットを含み、その内代表的な タイムスロット入替ユニット１１および１２が特に図示されている。各々のタイ ムスロット入替ユニット１１および１２は両方向のタイムスロット入替装置を含 む。さらに、各タイムスロット入替ユニット１】および１２は時分割多重スイッ チユニット１０の二つの入力ポートと出力ボートに接続されている。本実施例に おいては、タイムスロット入替ユニット１１は時分割多重線１３および１４を経 由して二つの時分割スイツチの入力ポートに接続されており、また時分割多重線 １５および１６を経由して二つの出カポ−１−に接続されている。

以下の説明においては、時分割多重スイッチユニット１０の入力ポートと出力ボ ートは入出力ボート対と呼ばれる。与えられた入出力ボート出の入力ポートへの データワード源は、また、その対の出力ボートからのデータワードの宛先になっ ているために、この用語が使用される。第］−図に示されるように入出力ボート 対１は時分割多重線１３および１５に接続されている。各々の時分割多重線１３ ないし１６は１２５マイクロ秒のフレームでディジタル情報を伝送し、各フレー ムは２５６の時分割チャネルを含む。従って、各タイムスロット入替ユニットは １２５マイクロ秒のフレームの各々の間に５１２チヤネルまでのディジタル情報 を送受する。

各タイムスロット入替ユニッ１−は制御ユニットと一義的に対応している。制御 ユニット１７はタイムスロット入替ユニット１１に対応しており、制御ユニット １８はタイムスロット入替ユニット１２と対応している。さらに各タイムスロッ ト入替ユニットは複数のラインユニットに接続されており、ラインユニット１９ ないし２２は第１図に示すように、個々の時分割多重線を通して接続されている 。本実施例においては、ラインユニット１９および２０はタイムスロット入替ユ ニット１１に接続されており、ラインユニツ１〜２１および２２はタイムスコツ １−入替ユニツｈ　１．２に接続されている。本実施例のラインユニットの各々 は、多数の加入者セットに接続されているが、そのうち加入者セット２３ないし ２６が図示されている。各タイムスロット入替ユニットに関連したラインユニッ トの正確な数および各ラインユニットに関連した加入者セットの正確な数は、取 り扱われるべき加入者の数とそれらの加入者の発呼率に関連している。各ライン ユニットは複数の加入者セット、例えば２３ないし２６からの周知のタイプのア ナログループを終端し、アナログ通話信号を含む呼情報をディジタルデータワー ドに変換し、これは関連するタイムスロット入替ユニットに送信される。さらに 、各ラインユニットは、加入者セントからのサービス要求を検出し、それらの加 入者セットのためのある種の信号情報を発生する。それから音声サンプルがとら れて、符号化される特定の加入者セットと、結果として得られたコードをライン ユニットと関連したタイムスロット入替ユニットの間で伝送するのに使用される 特定の時分割多重チャネルは、関連するタイムスロット入替ユニットの制御ユニ ットによって決定される。

加入者セット、ラインユニットおよびタイムスロット入替ユニツ１〜の関係は、 相互接続されたユニットのこのようなグループの各々について本質的に同一であ る。したがって、以下の説明は直接には、加入者セット２３、ラインユニット１ ９およびタイムスロット入替ユニットコ１に直接関係しているが、これはこのよ うなユニットのすべての他のグループについての関係もまた示している。ライン ユニット１９は各加入者セットに接続されたラインを走査してサービス要求を検 出する。このような要求が検出されたとき、ラインユニット１９は制御ユニット １７に対して、要求と要求している加入者セットの番号を示すメツセージを送信 する。このメツセージは、通信路２７を経由して制御ユニット１７に送られる。

制御ユニット１７はサービス要求、要求している加入者セットの番号および利用 可能な装置の番号に従って、必要な翻訳を実行し、ラインユニッ１−１９とタイ ムスコツ１〜入替ユニット１１の間の複数の時分割チャネルの内のいずれが、加 入者セット２３とタイムスロット入替ユニット１１との間で情報を伝送するのに 使用するかを示すメツセージを通信路２７を経由してラインユニット１９に送信 する。このメツセージに従って、ラインユニット１９は加入者セット２３からの アナログ情報をディジタルワードに符号化し、結果として得られたデータワード を割当てられたチャネルで送信する。本実施例においでは、ラインユニット１９ はまた割当てられたチャネルを通して、直流状態の表示、すなわち加入者セット ２３に関連した加入者ループの開路、閉路の表示を送信する。本実施例の各チャ ネルは１６ビツトのデータワードを−っ運ぶことができる。各データワード（第 ５図）は８ビツトのＰＣＭデータ部、７ビツトの信号部およびパリティビットを 含む。信号部はチャネル回路あるいはそれが接続された加入者セットに関する信 号情報を運ぶのに使用される。例えば、信号部のＡビットは関連する加入者セッ トの現在の直流状態をタイムスロット入替ユニットに伝送するのに使用される。

ラインユニットＩ９とタイムスロット入替ユニット１１の間で時分割チャネルが 与えられた加入者セットに割当てられたあとで、制御ユニット１７は割当てられ たチャネルで送信された情報をサンプリングすることによって、加入者セントか らの信号情報を検出する。このようなサンプリング動作は１通信路２８を経由し て実行される。

制御ユニット１７は加入者チャネルからの信号情報と他の制御ユニット、たとえ ば、１８および中央制御ユニット３０からの制御メツセージに応動して、タイム スロット入替ユニット１１のタイムスロット入替機能を制御する。先に述べたよ うに、タイムスロット入替ユニットと時分割多重スイッチユニット１０の間の時 分割多重線は１２５マイクロ秒のフレームの各々に２５６チヤネルを有している 。これらのチャネルには、その生起類に１がら２５６までの番号が割当てられて いる。これらのチャネルのシーケンスは繰返すから、与えられたチャネルは１２ ５マイクロ秒ごとに利用できることになる。タイムスロット入替機能はラインユ ニットがら受信されたデータワードを取り、これを制御ユニット１７および１８ の制御下にタイムスロット入替ユニットと時分割スイッチユニット１０の間の時 分割多重線上のチャネルに与える。

時分割スイッチユニット１ｏはタイムスロットの繰返しフレームで動作し、ここ で１２５マイクロ秒のフレームの各々は２５６タイムスロツトを含むようになっ ている。各タイムスロットの間で、時分割スイッチユニット１０は、その６４の 入力ポートの内の任意のもので受信されたデータワードをＴＭＳコントローラ２ ９に記憶されたタイムスロット制御情報に従って、その６４の出方ポートの任意 のものに接続できるようになっている０時分割スイッチユニット１０を通しての 接続パターンは。

２５６タイムスロツトごとに繰返すようになっており、各タイムスロットには１ がら２５６までの順次の番号が付いている。従って、第１タイムスロツトＴＳＩ の間では、時分割多重線１３上のチャネル（１）の情報は時分割多重スイッチユ ニット１ｏによって出方ボート６４に接続されるかもしれないが、一方、次のタ イムスロットＴＳ２の間では、時分割多重線１３の次のチャネル（２）は出力ポ ートロ１に交換されるかもしれない。タイムスロット制御情報は中央制御３０に よってＴＭＳコントローラ２９に送られるが、中央制御はこの制御情報を種々の 制御ユニット、例えば、１７および１８から得られた制御メツセージから誘導す る。

中央制御３０と制御ユニット１７および１８は、タイムスロット入替ユニットと 時分割スイッチユニット１゜の間の時分割多重線１例えば１３ないし１６の制御 チャネルと呼ばれる選択されたチャネルを利用して制御メツセージをやりとりす る。本実施例においては、各制御メツセージは複数の制御ワードを含み、各制御 チャネルは２５６時分割チャネルのフレームごとに１制御ワードを送信すること ができる。与えられた入出刃ボート対に関連した２本の時分割多重線では、同一 のチャネルが制御チャネルとして予め定められている。さらに、与えられたチャ ネルは１対の時分割多重線についてだけ制御チャネルとして使用される。例えば 、チャネル１が時分割多重線１３と、関連する時分割多重線１５の制御チャネル として使用されれば、他の時分割多重線はチャネル１を制御チャネルとして使用 しない。制御チャネルの番号と同一の番号を持つ各タイムスロットの間で１時分 割スイッチユニット１０は制御チャネルを占有するデータワードを６４番目の出 力ポートに送り、６４番目の入力ボートを上述した制御チャネルに関連した出力 ポートに接続する。以下はチャネル１が時分割多重線１３および１５の制御チャ ネルであり、チャネル２が時分割多重線１４および１６の制御チャネルであると きの本実施例の動作の例である。タイムスロットＴＳＩの間に、ＴＭＳコントロ ーラ２９中の情報は、他の接続の他に、時分割多重線１３のチャネル１の制御ワ ードを出力ポートロ４に接続し、入力ポートロ４のチャネル１の制御ワードを時 分割多重線１５に接続することを規定する。同様に、タイムスロット番号ＴＳ２ の間では、ＴＭＳコントローラ２９中の情報は時分割多重線１４のチャネル２の 制御ワードを出力ポートロ４に接続し、入力ポートロ４のチャネル２の制御ワー ドを時分割多重線１６に接続することを規定する。この方法で動作しているとき には、出方ポート６４は時分割スイッチユニット１ｏがら、制御ワードが時分割 スイッチに送出されたと同一の番号を持つチャネルですべての制御ワードを受信 する。さらに各制御チャネルは、それに関連した制御チャネルと同一の番号を持 つタイムスロットの間で、入力ポートロ４がら制御ワードを受信するように接続 されている。第６４番目の出力ポートにスイッチされた制御ワードは制御分配ユ ニット３１に送信され、これはこれを制御チャネルに関連した位置に一時的に記 憶する。制御チャネルと制御分配ユニット３１中の記憶位置の関連によって、記 憶さ九た情報源が識別される。

タイムスロット入替ユニットからの各制御メツセージは制御メツセージの予期さ れる宛先を一義的に規定する宛先部を含んでいる。ル制御分配ユニツＩ〜３１は 、その制御メツセージの正しい宛先を判定するために各制御メツセージの宛先部 を解釈し、宛先ユニットに関連した制御チャネルと同一の番号を持つチャネルで 、時分割多重スイッチユニット１０の入力ポートロ４にメツセージを再送する。

上述しているように動作しているとき、タイムスロット入替ユニット１１は、タ イムスロット入替ユニット１２を識別する宛先部を持つ制御メツセージを形成す るために、その繰返し制御チャネルの間に制御ワードを送信することによって、 タイムスロット入替ユニット１２に対して制御メツセージを送信する。制御分配 ユニット３１は制御ワードを蓄積し、宛先部を解釈し、タイムスロット入替ユニ ット１２に関連した制御チャネルと同一の番号を持つチャネルの間にメツセージ を入力ポートロ４に送る。制御メツセージの宛先部に中央制御３０を指定するこ とによって、制御メツセージはまた、中央制御３゜に送信することができる。こ れが生ずれば、制御分配ユニット３１はメツセージを時分割スイッチユニットに 戻すのではなく、通信線３２を通しで中央制御３０に送信する。同様に、制御分 配ユニット３１に対して特定のタイムスロット入替ユニットを規定する宛先部を 持つ制御メツセージを送信することによって、メツセージは中央制御３０からタ イムスロット入替ユニットの一つに送信することができる。この送信はまた、通 信リング３２を利用して実行される。

先の例に従えば、加入者セットがオフフックしたとき、関連する制御二二ッ１− １例えば１７は加入者セントからのダイヤルされた数字を収集する。制御ユニッ ト１７は次にダイヤルされた数字の表現を含む制御メツセージを生成し、そのメ ツセージは上述したように時分割多重スイッチ１０と制御分配ユニット３１を通 して中央制御３゜に送られる。中央制御３０は、制御ユニット１７からの制御メ ツセージに応動して、ダイヤルされた数字に関連したタイムスロット入替ユニッ ト、例えば、１２の番号およびタイムスロット入替ユニット１２を時分割スイッ チ１０に接続する時分割多重線の１本と、タイムスロット入替ユニット１１を時 分割スイッチ】０に接続する時分割多重線の１本の間で共通に空いたタイムスロ ットの番号を知らせる。共通の空きタイムスロットが選択されれば、中央制御３ ０は時分割スイッチ１０に対して経路設定メツセージを送信して時分割スイッチ １０が選択されたタイムスロットの繰返しの間に選択された時分割多重線に関連 した入出力ボート対を接続するのに必要な情報を与える。さらに、制御メツセー ジは中央制御３０と制御ユニノ１〜１７および１８の間で授受され、選択された 時分割多重線上の選択されたタイムスロットが、タイムスロッ１〜入替ユニツＩ 〜１１および１２によって適切な加入者セットに交換されるようにする。タイム スロット入替ユニットが予定された接続のためのタイムスロットを知らされたと ぎに、これはそのタイムスロットで送信される各データワードのＥピット位置（ 第５図）に論理１を送る。さらにタイムスロット入替ユニットは割当てられたタ イムスロットで、他のタイムスロット入替ユニットから論理１のＥビットが受信 されるのを待つ。このような論理１のＥビットが予め定められた期間の内に受信 されなかったり、受信されていたあと止まったりすると、その不在あるいは停止 を検出したタイムスロット入替ユニットは、それを知らせる制御メツセージを中 央制御３０に送信する。中央制御３０は、このメツセージに応動して、翻訳表の 利用できるタイムスロットにマークする。以下に説明するような理由で、経路を 開放するためには、時分割スイッチ１０に対してメツセージを送る必要はない。

加入者の間で接続が設定されたあとで、関連するタイムスロット入替ユニットは 接続に使用されたタイムスロット中の論理ＩＩ　１１１のビットのチェックと、 関連する加入者セットのオンフック／オフフック状態のチェックを続ける。加入 者セットがオンフックしたとき、関連するタイムスロット入替ユニットは、通信 のタイムスロッ１−で論理゛′１ｎを送信するのを止め、呼の終了を示す制御メ ツセージを中央制御３０に与える。中央制御３０は、呼終了メツセージに応動し て接続に使用されていたタイムスロットを将来の接続で使用するのに利用できる ものとしてマークする。

第２図は本発明の一実施例たる時分割スイッチ１０のブロック図である。時分割 スイッチ１０は、６４個のバッファ装置を含み、その内バッファ装置５０ないし ５２が特に図示されている。バッファ装置の各々、例えば５１は１対の時分割多 重線２０１および２０２を経由してタイムスロット入替ユニット、例えば１２に 接続されている。バッファ装置５ｏないし５２は、それに関連したタイムスロッ ト入替ユニットからデータワードを受信し。

マスタークロック回路５３からのタイミング信号の制御下に時分割スイッチ１ｏ のスイッチ部に対してのこわらのデータワードの伝送を同期する。バッファ装置 ５０ないし５２はまた、時分割多重スイッチ１０のスイッチ部からのデータワー ドを関連するタイムスロット入替ユニットに返送する。各バッファ装置５０ない し５２はファンアウト回路、例えば、５５に接続されている。本実施例において は、バッファ装置５０．５１および５２はそれぞれファンアウト回路５４．５５ および５６に接続されている。与えられたタイムスロットで関連する時分割多重 線、例えば、１３を通してバッファ装置に受信されたデータワードは、同一の与 えられたタイムスロットでバッファ装置によって受信される伝送データワードを 本質的に同時に接続されたファンアウト回路に送出される。

例えば、時分割多重線２０２のタイムスロット３のデータワードは、実際の時分 割多重線の長さそのものが異なっているために同期していないかもしれない。し かし、バッファ装置５１および５２はマスタークロック５３のタイミング信号の 下に動作して、タイムスロット３で受信されたデータワードを本質的に同時にそ の関連するファンアウト回路５５および５６に送る。同期バッファは当業者には 周知である。

ファンアウト回路５４ないし５６の各々は関連するバッファ装置と６４個の出力 端子に接続された入力端子を有している。ファンアウト回路はそれに関連するバ ッファ装置からその入力端子にデータワードを受信し１本質的に同時にそれらの データワードを６４の出力端子のすべてに与える。時分割スイッチ１０はさらに ６４本の多重化回路を含むが、そのうち多重化回路５７ないし５９だけが特に図 示されている。多重化回路の各々は６４の入力端子と１個の出力端子を有してい る。多重化回路５７ないし５９は同期して動作し、その入力端子の内の選択され たものを、各タイムスロットに１回その出力端子に接続する。各タイムスロット の間に各多重化回路の出力端子に接続される選択された入力端子は、関連した制 御メモリーに記憶された情報によって定義される。本実施例においては、制御メ モリー７０．７１および７２がそれぞれ多重化回路５７．５８および５９に関連 している。

先に述べたように、時分割スイッチ１０は繰返しのある１２５マイクロ秒のフレ ームで動作し、各フレームは２５６タイムスロツトを含む。入力端子と出力端子 の間の接続のパターンは各タイムスロットに１回変化する。

従って、各制御メモリー７０ないし７２は２５６のアドレス可能な記憶位置を含 み、各タイムスロットには１位置だけが関連している。マスタークロック５３は ファンアウト回路５４ないし５６からのタイムスロットと同期して各タイムスロ ットを順次に規定する繰返しのあるタイムスロットカウント信号のシーケンスを 発生する。これらのタイムスロットカウント信号はアドレスバス７３を通して制 御メモリー７０ないし７２に送られる。

第３図は、二つの連続したタイムスロット１３および１４を表わすタイミング図 である。各フレームは１２５マイクロ秒の幅を持ち、２５６タイムスロツトを含 むから、各々のタイムスロットは約４８８ナノ秒である。本実施例においては、 各タイムスロッ１−は約半分に分割され、約２４４ナノ秒の二つのタイムスロッ ト部分を生ずる。第１のタイムスロット部分は時分割スイッチを通して新しい接 続を設定するために、制御メモリーを読んだり、書いたりするのに使用される。

これについては後に詳述する。各タイムスロットの後半では、アドレスバス７３ にタイムスロットカウント（アドレス）と制御信号を与えることによって、マス タークロック回路５３の制御下に制御メモリーが読み出される。与えられたタイ ムスロットの間に制御メモリーから読まれる情報は、次のタイムスロットの間に 多重化回路を制御するのに用いられることを注意しておく。従って、第３図に示 すように、タイムスロット１３の後半はタイムスロット１４に関連した位置から 情報を読み出すのに使われる。

第２図の時分割スイッチ１０は、さらに６４個のラッチレジスタを含み、そのう ちラッチレジスタ７７ないし７９が特に図示されている。各々のラッチレジスタ 、例えば７７は一つの制御メモリー、例えば７０から出力信号を受信し、一つの 多重化回路１例えば５７に制御信号を与えるように接続されている。各タイムス ロットの終りで、マスタークロック５３は導体８０に制御パルスを与え、これは すべてのラッチレジスタに接続される。ラッチレジスタはこの制御パルスに応動 して、それに関連する制御メモリーの現在の出力をとり、この状態を関連する多 重化回路に与える。情報はそれが現在のタイムスロットの終りで変化されるまで 、与えられたラッチレジスタに留まる。各マルチプレクサ（多重化回路）１例え ば５９はそれに関連したラッチレジスタ、例えば７９に記憶された情報に応動し て、関連したラッチの内容によって規定された入力におけるデータワードをマル チプレクサの出力にゲートし、従って関連した同期バッファ装置１例えば５２に 与える。

第２図の実施例はまた制御ユニット７４を含み、これは伝送バス４９を経由して 中央制御３０に接続される。

制御ユニット７４は、中央制御３０から受信されたコマンドに応動して時分割ス イッチ１０の動作を制御する。

制御ユニット７４、制御メモリー７０ないし７２およびラッチレジスタ７７ない し７９は、第１図のＴＭＳコントローラ２９を含む。中央制御３０がタイムスロ ット入替ユニット、例えば１１と１２（第１図）の間に新しい経路を設定すると 決めたときには、中央制御は制御ユニット７４に対して経路設定メツセージ（第 ４図）を送信する。各経路設定メツセージは４つの部分から成り、各部分はそれ 自身のパリティピットを持っている。経路設定メツセージの第１の部分は、その メツセージが経路設定メツセージであることを定める。第２の部分は、接続され るべき加入者の第］のものに関連した入出力ボート対を規定する。第３の部分は 、その間に接続が行なわれるタイムスロットを規定する。他方の加入者の接続に 関連した入出力ボート対は、第４のメツセージ部分によって示される。

制御ユニット７４は、アドレスバス７５とデータバス７６によって、すべての制 御メモリー７０ないし７２に接続されている。これらのバスは制御メモリーとの 間で情報を読み書きするために、各タイムスロットの前半で使用される。次に、 この情報は時分割スイッチ１０を通しての入出力ボート対の接続を制御するのに 使用される。

各制御メモリーは、その制御メモリーに関連した入出力ボート対に対応する一義 的なアドレスを持つ。与えられた制御メモリーで与えられた位置に読み書きする ために、制御ユニット７４はアドレスバス７５上に制御メモリーのアドレス、与 えられた記憶位置（問題のタイムスロット）および制御信号、例えば読み書き付 勢信号を与える。

メモリー読み出し動作が実行されるとき、制御信号は読み出し表示を含み、指定 された制御メモリーは与えられた位置を読み出し、その位置の内容をデータバス ７６を通して制御ユニット７４に送る。同様に、制御メモリーに書き込みを行な うときには、アドレスおよび制御情報はアドレスバス７５を通して制御ユニット ７４によって伝送され、一方書き込まれるべきデータは、データバス７６を通し て制御メモリーに送られる。

以下には経路設定メツセージが制御ユニット７４によって受信されたときの時分 割スイッチ１０の動作を述べる。ここで入出力ボート間に完成される接続は双方 向性であることに注意していただきたい。すなわち第１の入出力ボート対が一方 向で第２の入出力ボート対に接続されたときには、これらの入出力ボート対の間 の接続は同一のタイムスロットを利用して逆方向にも設定される。

この例の目的では、中央制御３ｏはタイムスロット入替ユニット１２とタイムス ロット入替ユニット１１に接続された加入者の間で１時分割スイッチ１０を通る 接続を要求するメツセージを受信したものと仮定している。まず中央制御３ｏは メモリーに記憶された翻訳テーブルを探索し、入出力ボート対６１ではタイムス ロット１７が利用できることを判定する。これは時分割多重線２０１および２０ ２に関連し、また入出力ボート対１は時分割多重線１３および１５に関連する。

この情報に従って、中央制御３０は入出力ボート対６１および１とタイムスロッ ト１７を指定した経路設定メツセージを形成する。

このメツセージはバス４９を経由して制御ユニッ１−７４に送られ、これはすべ ての４つのメツセージ部にわたってパリティをチェックし、メツセージが正しい シンタクスを持つかどうかを判定する。もし経路設定メツセージがパリティある いはシンタクス誤りを持てば、制御ユニットによってはそれ以上の動作は行なわ れず、中央制御３０に対してエラーメツセージは返送されない。先に述べたよう に、Ｅビットによる連続性チェックが行なわれるからエラーメツセージは不要で ある。経路設定メツセージの誤りが生じたときには時分割スイッチを通して接続 は設定されないから、接続されたタイムスロットでタイムスロット入替ユニット はいずれも論理１のＥビットを受信することはない。従って、タイムスロット入 替ユニッ（・は、経路設定の失敗と失敗が生じたタイムスロッ！・を示す制御メ ツセージを中央制御３０に対して送信する。中央制御３０は、これらのメツセー ジに応動して提案された接続のタイムスロットが利用できることを翻訳テーブル にマークする。本実施例においては、中央制御３０に対してエラーメツセージを 返送する必要はないが、中央制御３０がシステムの動作をモニタできるようにあ る挿の故障表示を返送することは望ましい。

第６図ないし第９図は時分割スイッチ１０の簡単化されたブロック図であり１本 発明の理解を助けるために図示されている。第６図は、タイムスロット１７の間 の入出力ボート対１，２．２５および６１の間の接続のパターンを示している。

図示された接続は現在は使用されず、単に過去のアクティブな接続の残りとなっ ている。第６図に図示した構成は４個のマルチプレクサ５８，５９゜８７および ８９を含み、これはそれぞれ、制御メモリー７１．７２．８８および９０に関連 している。制御メモリー中の括弧中に示した数はタイムスロット１７に関連した 位置に記憶された情報を表わし、このように、これはタイムスロット１７の間に その入力ポートが接続されるマルチプレクサの出力を示している。例えば、制御 メモリー８８しこ示した数１はマルチプレクサ８７の出力端子が、タイムスロッ ト１７の間に入出力ボート対１の入力ボートに接続されることを示している。以 下の例では、入出力ボート対６３は装備されておらず、先の接続は出力ポートを 入出力ボート対６３の入力ポートに接続することによって除かれることに注意し ておく。本実施例においては入出力ボート対６３は装備されていないが、テスト 接続として空きコー１（を与えるようにこれを使うことが望ましい。

時分割スイッチ１０は経路設定メツセージに応動して、指定されたタイムスロッ Ｉ〜の間の規定された入出力ボート対への他の接続を切断する。したがって、制 御ユニット７４がタイムスロット１７を使用した入出力ボート対１と６１の間の 接続を規定した有効な経路設定メツセージを受信したときには、これはまず他の 存在し得る接続を探索してこれを切断する。まず、制御ユニット７４は入出力ボ ート対６］の制御メモリー７１のタイムスロット１７に対応するアドレスを読む 。こうして読まれた量はタイムスロット１７の間に現在入出力ボート対６１に接 続されている入出力ボート対を示している。この例（第６図）においては、入出 力ボート対６１はこのときタイムスロット１７で入出力ボート対２に接続されて いる。

入出力ボート対と制御メモリーの間には１対１の対応が存在するから、こうして 読まれた址はまた干渉する入出力ボート対に関連した制御メモリーを規定する。

従って、制御ユニット７４は、入出力ボート対２の制御メモリー９０のタイムス ロット１７に対応するアドレスに入出力ポート対６３の番号を書き込む。入出カ ポ−１へ対６３ば装備されていないので、この動作によって潜在的に矛盾する接 続が除かれる。第７図は、第Ｊ−の矛盾する接続を除いたあとの時分割スイ、ノ チ１０の状態を表わしている。

第１の干渉する接続を除いたあと、制御ユニット７４は人出カポ−１−χ’−ｆ 　１に関連した制御メモリー７２のタイムスロット］７に対応するアドレスを読 む。制御メモリー７２に示された数２５（第６図）はタイムスロット１７の間に 入出力ボート対１が人出力ポート対２５に接続されることを示す。上述したよう に、入出力ポート対２５の番号は制御メモリー８８のタイムスロット］７を６３ にセットするのに使用される。第８図は、制御メモリー８８に貫き込んだ後の時 分割スイッチ１ｏの状態を示している。

干渉する接続が除かれたあと（入出力ポート対６３にセラＩ−される）、制御ユ ニット７４は経路設定メツセージによって指定された接続を設定する。まず、制 御ユニソｌ−７４は入出力ポート対６１に関連した制御メモリー７］のタイムス ロソｈ　１．７に対応する位置に入出カポ−１〜対１を規定する量を書く。した がって、夕・イムスロッ１−】７が以降に生じたときに、入出カポ−Ｉ一対１の 時分割多重線１３に到来し、た情報はバッファ装＠５２、ファンアラ１ヘボート ５６．マルチプレクサ５８およびバッファ装置５１（第２図）から成る経路を通 して、出力時分割多重線２０１に接続される。同様に、制御ユニット７４は制御 メモリーのタイムスロット１７に対応する位置に入出力ボート・対６１を指定す る数を書き込む。タイムスロット１７が次に生じたときに５人出力ポート対６１ の時分割多重線２０２ｊ−のデータワードはバッファ装置５１、ファンアウトボ ード５５、マルチプレクサ５９およびバッファ装置５２（第２図）を含む経路を 通して入出力ポート対ｊ、の時分割多重線１５に接続される。第９図は、この例 で示した経路設定メツセージが完成したときの時分割スイッチの状態を表わす。

第９図に示した接続は後で、ある要求によってタイムスロット］７の間にマルチ プレクサ５８あるいはマルチプレクサ５９を使用することが要求されるまで継続 する。この例で示したタイムスロット１７のユーザがその接続を終了したあとで も、それを切断するために切断メツセージは送られない。

前述したような方法で切断動作を実行することによって、システムで伝送される メツセージの数は本質的に減少し、システムのプロセッサの負荷を減少する。

Ｌ述の実施例は本発明の原理を単に例示するためにすぎず、本発明の精神と範囲 を逸脱することなく、多くの他の構成を工夫することができることを了解される であろう。例えば、前述の説明では、一つの入力ボートと一つの出力ポートの間 の接続についてのみを述べている。

本発明の＋７ｉｔ　”ｉ！は同様に、一つのへカポ−１−が複数の出カポ−１へ に接、続されるブロードカスト接続に適用することができる。ブロードカス１〜 接続では、時分割スイッチは経路設定メンセージに応動して、まず矛盾する可能 性のある経路をす八ての指定された出力ポートについて切断【７２次に要求され た接続を設定する。

さらに２本発明の原理は同様に、タイムスロット入替ユニノ１−と中央制御の間 のやりとりについても適用できろ。この場合には、入力ボートと出力ポートはタ イムスロット入替ユニットに出入する時分割チャネルに対応することになる。経 路設定メツセージに応動して、タイムス日ソ１−入替ユニットのコン１−ローラ は矛盾する可能性のある経路を見つけるためにタイムスロット入替ユニットを通 る接続のパターンを規定する制御メモリーを読む。

この情報にもとづいて、コントローラは矛盾する経路を除き、経路設定メツセー ジによって要求された接続を完成するように制御メモリーに情報を書き込む。

Ｈ６，３ Ｆｌσ’、　６　ＦＩＧ、　７ ｈ５θ　ＦＩＧ、　９ 国際調査報告 １＋ｌ＋＋４＋１１Ｏｒ−１＾−ｏｎＣ１１噛−ｈ−ＰＣＴ／ＵＳ８５１０１２ １８

Claims (6)

【特許請求の範囲】
1. １．コントローラ（２９）と 各々が一つの入力ポートと出力ポートを含む複数の入出力ポート対と； 規定されたタイムスロットの間に第１の入出力ポート対と第２の入出力ポート対 の間で接続を要求する経路設定メッセージを発生する中央制御（３０）とを含む 時分割空間スイッチ（１０） とを含む時分割交換方式において、 コントローラは 入力ポートと出力ポートの間の接続の複数のパターンを規定する情報で、各接続 のパターンは複数のタイムスロットの内の一つに関連するような情報を記憶する メモリー（７０，７１，７２）と； メモリーから接続パターンを周期的に読み出し、こうして読み出された接続のパ ターンに従って入力ポートと出力ポートを接続する接続制御回路（５３）と；経 路設定メッセージに応動して規定されたタイムスロットの間に第１および第２の 入出力ポート対の入力ポートに、どの出力ポートも接続されていないような接続 パターンを規定したメモリー情報を書き込み、規定されたタイムスロットの間に 第１の入出力ポート対の入力ポートを第２の入出力ポート対の出力ポートに接続 し、規定されたタイムスロットの間に第２の入出力ポート対の入力ポートを第１ の入出力ポート対の出力ポートに接続する接続パターンを規定するメモリー情報 を書き込むよう動作する制御ユニット（７４）と を含むことを特徴とする時分割交換方式。
2. ２．請求の範囲第１項に記載の時分割交換方式において、 メモリー（７０，７１，７２）は各タイムスロットの間に各出力ポートに接続さ れる入力ポートを規定する情報を記憶し、 制御ユニット（７４）は経路設定メッセージに応動して規定されたタイムスロッ トの間に第１の入出力ポート対の出力ポートが第３の入出力ポートの入力ポート に接続されているときにはこれを判定するためにメモリーを読み、規定されたタ イムスロットの間に第３の入出力ポート対の出力ポートが第１の入出力ポート対 の入力ポートに接続されないような接続のパターンを規定する情報をメモリーに 書き込む ことを特徴とする時分割交換方式。
3. ３．請求の範囲第１項に記載の時分割交換方式において、 時分割空間スイッチ（１０）は： 各マルチプレクサが複数の入力端子と１つの出力端子を有する出力ポートの数に 等しい数の複数のマルチプレクサ（５７，５８，５９）と； 該入力ポートの各々を該マルチプレクサの各々の１つの入力端子に接続するファ ンアウト装置（５４，５５，５６）と； 出力ポートの各々を出力端子の内の１つに接続するバッファ装置（５０，５１， ５２）とを含み；メモリーは 複数の記憶位置を含み、その中の予め定められたものは各出力ポートに関連して おり、各記憶位置は１つのタイムスロットの間に関連する出力ポートに接続され た入力ポートを規定することを特徴とする時分割交換方式。
4. ４．請求の範囲第３項に記載の時分割交換方式において、 規定されたタイムスロットについて第１の入出力ポート対の出力ポートに関連し た記憶位置に記憶された情報は、第３の入出力ポート対の入力ポートを識別し； 制御ユニット（７４）は経路設定メッセージに応動して規定されたタイムスロッ トについて第１の入出力ポート対の出力ポートに関連した記憶位置に記憶された 情報を読み；読み出し手段によって読み出された第３の入出力ポート対の入力ポ ートの番号に応動して、第１の入出力ポート対の入力ポートを規定しない情報を 第３の入出力ポート対の出力ポートに関連した記憶位置に書き込むことを特徴と する時分割交換方式。
5. ５．請求の範囲第４項に記載の組合わせにおいて、接続制御回路は 各タイムスロットカウント信号が１つのタイムスロットを規定し、タイムスロッ ト当り１つのタイムスロットカウント信号の割合でタイムスロットカウント信号 のシーケンスを発生するクロック（５３）と各タイムスロットの間に動作し、メ モリー手段からそのときタイムスロットカウント信号によって規定されているタ イムスロットについてすべての出力ポートに接続された入力ポートを規定する情 報を読み取るパス（７３）と； それに関連したマルチプレクサに出力ポートの各々に接続された入力ポートを規 定する信号を送信するレジスタ（７７，７８，７９）と を含むことを特徴とする組合わせ。
6. ６．固定された幅のタイムスロットで交換装置の入力ポートと出力ポートの間の 接続を制御する方法において、 メモリー装置中に入力ポートと出力ポートの間の接続のパターンを規定する情報 を記憶し； メモリー装置から情報を周期的に読み出し、こうして読み出された情報によって 規定されるパターンで入力ポートと出力ポートを接続し； １つの入力ポートと１つの出力ポートとタイムスロットとを規定する経路設定メ ッセージを発生し；経路設定メッセージによって規定された入力ポートが経路設 定メッセージで規定されたタイムスロットの間にどの出力ポートにも接続されな いようにメモリー装置中に接続パターンを規定する情報を書き込み；経路設定メ ッセージによって規定された入力ポートと出力ポートが、経路設定メッセージに よって規定されたタイムスロットの間に接続されるように接続のパターンを規定 する情報をメモリー装置に書き込む段階を含むことを特徴とする接続を制御する 方法。