JPS62178031A - デイジタル分岐插入回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル多重化信号から指定されたタイムス
ロットの信号を分岐し、また指定されたタイムスロット
へ信号を挿入するディジタル分岐挿入回路に関し、特に
ディジタル多重化信号の特定のタイムスロットを用いて
マルチフレーム通過信号している信号のディジタル分岐
挿入回路に関する。

〔従来の技術〕

第４図は従来のこの種のディジタル分岐挿入回路の構成
例を示す。入力端子４０１に加えられた主フレーム受信
ディジタル信号は、主フレーム信号分岐及びマルチフレ
ーム信号分離部４０６によって受信マルチフレーム信号
４１１と主フレーム通過信号４１０に分離される。受信
マルチフレーム信号４１１はマルチフレーム分岐部４０
８によりマルチフレーム分岐信号４０３とマルチフレー
ム通過信号４１３に分離される。次にマルチフレーム信
号の挿入であるが、入力端子４０４に加えられたマルチ
フレーム挿入信号は入力端子４０５に加えられたマルチ
フレーム挿入制御信号によってマルチフレーム挿入部４
０９でマルチフレーム通過信号４１３に挿入され、送信
マルチフレーム信号４１２として主フレーム信号挿入部
４０７へ供給される。送信マルチフレーム信号４１２は
主フレーム挿入部４０７で主フレーム通過信号４１Ｏに
多重され主フレーム送信ディジタル信号として端子４０
２より送出される。

〔発明が解決しようとする問題点〕

上述した従来のディジタル分岐挿入回路は、マルチフレ
ームを構成している信号の指定されたタイムスロット情
報を挿入する場合、−互生フレーム信号上のマルチフレ
ーム伝送用タイムスロットは、主フレーム信号のビット
レートからマルチフレーム信号のビットレートへ変換さ
れ、マルチフレーム信号のビットレート内で挿入が行わ
れるため、指定されたタイムスロット以外のマルチフレ
ーム通過信号についてもマルチフレーム信号のビットレ
ート内でのビット遅れが生じてしまう。また、マルチフ
レーム分岐挿入回路が故障した場合、マルチフレーム通
過信号も誤りを生じてしまう欠点がある。

本発明の目的は、上述の問題点を解決したディジタル分
岐挿入回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、主フレームを構成しているディジタル多重化
信号中の特定のタイムスロットを用いて新たなマルチフ
レームを構成している前記ディジタル多重化信号を受信
し、マルチフレーム内のあらかじめ指定されたタイムス
ロットの情報を分岐挿入する装置において、マルチフレ
ームの指定されたタイムスロットへ挿入される挿入信号
と、その挿入信号の挿入位置を指定する挿入制御信号と
を記憶し、前記ディジタル多重化信号のビットレートに
速度変換を行うと共に、マルチフレーム伝送用タイムス
ロット位置と同期させる手段と、前記速度変換された挿
入制御信号によって、ディジタル多重化信号上のマルチ
フレーム伝送用タイムスロットの指定された位置の信号
と前記速度変換された挿入信号とを入れ換える手段とを
具えることを特徴としている。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第２図に、−例として２０４８　Ｋ　ｂｉｔ／ｓ系の１
次群ＰＣＭ多重化フレーム構成を示す。１フレームは３
２タイムスロツト（１タイムスロツトは８ビツトで構成
されている）で構成され、タイムスロットＯはフレーム
同期情報タイムスロットでありタイムスロット１〜１５
．１７〜３１が音声チャンネル用タイムスロットとして
割り当てられている。２０４８　Ｋ　ｂｉｔ／ｓ系の１
次群ＰＣＭ多重化フレームでは、各音声チャンネルの交
換機信号情報を伝送するためにタイムスロット１６が用
いられており、このタイムスロットを用いて新たなマル
チフレームが構成されている。このマルチフレームは１
６フレームで１マルチフレームが構成されており、第２
図では１６フレームをＦＯ〜Ｆ１５で示している。フレ
ームＦＯはマルチフレーム同期情報、フレームＦ１〜Ｆ
１５はそれぞれ交換機信号情報である。２０４８　Ｋｂ
ｉｔ／ｓ　１次群ＰＣＭ多重化信号中の指定された音声
チャンネル用タイムスロット信号を分岐挿入する場合、
同時にマルチフレーム中の指定された音声チャンネル用
タイムスロットに対応する交換機信号情報も分岐挿入す
る必要がある。

第１図はこの目的のために用いられる本発明の一実施例
を示す図である。このディジタル分岐挿入回路は、ＰＣ
Ｍ信号分岐及びマルチフレーム分離部２０６と、ＰＣＭ
信号挿入部２０７と、マルチフレーム分岐部２０日と、
読み出しアドレス指定部２０９と、書き込みアドレス指
定部２１０と、一時記憶部２１１とから構成されている
。

入力端子２０１に加えられた受信２０４８　Ｋｂｉｔ／
ｓＰＣＭ信号は、ＰＣＭ信号分岐及びマルチフレーム分
離部２０６によって、通過２０４８　Ｋｂｉｔ／ｓＰＣ
Ｍ信号２１２と受信マルチフレーム信号２１３に分離さ
れる。受信マルチフレーム信号２１３はマルチフレーム
分岐部２０８によって、指定された音声チャンネルに対
応する交換機信号情報が分岐され分岐交換機信号情報と
して端子２０３から送出される。また、マルチフレーム
分岐部２０８は、マルチフレーム同期検出を行い、２ｍ
ｓ間隔のマルチフレーム同期パルス２１４を発生する。

次に本発明の特徴であるマルチフレーム信号の挿入につ
いて説明する。入力端子２０４に加えられた挿入交換機
信号情報と、入力端子２０５に加えられた交換機信号情
報の挿入制御信号は一時記憶部２１１へ、書き込みアド
レス指定部２１０からの書き込みアドレス２１６により
記憶される。

ここで書き込みアドレス指定部２１０は、挿入交換機信
号情報のビットレートに同期しているものとする。一時
記憶部２１１はＲＡ　Ｍ　（Ｒａｎｄａｍ　Ａｃｃｅｓ
ｓ　Ｍｅｍｏｒｙ）を用いて実現できる。一時記憶部２
１１に記憶された挿入交換機信号情報と挿入制御信号は
、２０４８　Ｋ　ｂｉｔ／ｓ　ＰＣＭ信号のビットレー
トに同期した読み出しアドレス指定部２０９からの読み
出しアドレス２１５により書き込み時と同じアドレス上
の内容が読み出される。ここで読み出しアドレス指定部
２０９は、マルチフレーム分岐部２０　ａからのマルチ
フレーム同期パルス２１４により通過２０４８　Ｋ　ｂ
ｉｔ／ｓ　ＰＣＭ信号２１２のフレームと一致するよう
リセットされている。一時記憶部２１１から読み出され
た挿入交換機信号情報２１７と挿入制御信号２１８は、
通過２０４８　Ｋ　ｂｉｔ／ｓ　ＰＣＭ信号２１２上の
タイムスロット１６（第２図参照）の位置に合っている
ため、ＰＣＭ信号挿入部２０７にて、挿入制御信号２１
８で指定された内容が、通過２０４８にｂｉｔ／ｓ　Ｐ
ＣＭ信号２１２の内容から挿入交換機信号情報２１７の
内容へと２０４８　Ｋ　ｂｉｔ／ｓのビットレート単位
で入れ換えられ送信２０４８　Ｋｂｉｔ／ｓ　ＰＣＭ信
号として端子２０２から送出される。

第３図は、以上の挿入動作を示すタイミングチャートで
ある。図中の番号は第１図に示しである番号と同じであ
る。便宜上、入力端子２０１に加えられた受信２０４８
　Ｋ　ｂｉｔ／ｓ　ＰＣＭ信号はマルチフレームＦ１を
示しており、通過２０４８　Ｋｂｉｔ／ｓＰＣＭ信号２
１２は受信２０４８Ｋｂｉｔ／ｓＰＣＭ信号と同じであ
るものとする。また、新たな交換機信号情報の挿入はチ
ャンネル１　　（ＣＨｌ）のａＩ　ビットに限って説明
するものとする。

端子２０４に加えられた挿入交換機信号情報（，１ビツ
ト）と、端子２０５に加えられた挿入制御信号は、２０
４８　Ｋ　ｂｉｔ／ｓ　ＰＣＭ信号中のＣＨ１の音声Ｐ
ＣＭ信号のサンプリング周期と同じ周期で一時記憶部２
１１に入力され、書き込みアドレス２１６によってアド
レス１に書き込まれる。

この書き込まれたデータは２０４８　Ｋｂｉｔ／ｓ　Ｐ
ＣＭ信号のビットレートに同期した読み出しアドレス２
１５によって読み出され、通過２０４８　Ｋｂｉｔ／ｓ
ＰＣＭ信号２１２上のタイムスロット１６（ＴＳ１６）
のａｌ　ビット位置に合った挿入交換機信号情報２１７
（ａ＋’ビット）と挿入制御信号２１８としてＰＣＭ信
号挿入部２０７へ入力される。ＰＣＭ信号挿入部２０７
は、挿入制御信号２１８が論理″１″のときには通過２
０４８　Ｋｂｉｔ／ｓＰＣＭ信号を出力し、挿入制御信
号２１８が論理“０”のときには、挿入交換機信号２１
７を出力する。このため、通過２０４８にｂｉｔ／ｓＰ
ＣＭ信号中のＴＳ１６のａｌ　ビットが挿入交換機信号
情報２１７のａＩ′ビットに置き換えられ、送信２０４
８　Ｋ　ｂｉｔ／ｓ　ＰＣＭ信号として端子２０２から
送出される。

なお、以上はチャンネル１のａｌ　ビットに限って説明
したがｂ１ビット、Ｃ！　ビットについても一時記憶部
２１１に多入力ＲＡＭを使用することにより実現できる
。

以上、２０４８にｂｉｔ／ｓ系の１次群ＰＣＭ信号を対
象にした実施例を説明したが、本発明はこのＰＣＭ信号
に限られるものではないことはもちろんである。

〔発明の効果〕

以上説明したように本発明は、マルチフレーム挿入信号
を主フレーム信号のビットレート内で挿入することによ
り、マルチフレーム通過信号のビット遅れを最小にでき
ると共に、マルチフレーム挿入回路が故障した場合でも
マルチフレーム通過信号に誤りを生じないようにできる
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例における２０４８　Ｋｂｉｔ／ｓＰＣＭ多重
化フレームを示す図、第３図は第１図の実施例における
タイミング図、第４図は従来のディジタル分岐挿入回路
のブロック図である。 ２０１・・・・入力端子 ２０２・・・・出力端子 ２０３・・・・分岐交換機信号情報出力端子２０４・・
・・挿入交換機信号情報入力端子２０５・・・・挿入制
御信号入力端子 ２０６・・・・ＰＣＭ信号分岐及びマルチフレーム分離
部 ２０７・・・・ＰＣＭ信号挿入部 ２０８・・・・マルチフレーム分岐部 ２０９・・・・読み出しアドレス指定部２１０・・・・
書き込みアドレス指定部２１１・・・・一時記憶部 ２１２・・・・通過２０４８　Ｋ　ｂｉｔ／ｓ　ＰＣＭ
信号 ２１３・・・・受信マルチフレーム信号２１４・・・・
マルチフレーム同期パルス２１５・・・・読み出しアド
レス ２１６・・・・書き込みアドレス ２１７・・・・一時記憶部から読み出された挿入交換機
信号 ２１８・・・・一時記憶部から読み出された挿入制御信
号

Claims (1)

【特許請求の範囲】
1. （１）主フレームを構成しているディジタル多重化信号
   中の特定のタイムスロットを用いて新たなマルチフレー
   ムを構成している前記ディジタル多重化信号を受信し、
   マルチフレーム内のあらかじめ指定されたタイムスロッ
   トの情報を分岐挿入する装置において、マルチフレーム
   の指定されたタイムスロットへ挿入される挿入信号と、
   その挿入信号の挿入位置を指定する挿入制御信号とを記
   憶し、前記ディジタル多重化信号のビットレートに速度
   変換を行うと共に、マルチフレーム伝送用タイムスロッ
   ト位置と同期させる手段と、前記速度変換された挿入制
   御信号によって、ディジタル多重化信号上のマルチフレ
   ーム伝送用タイムスロットの指定された位置の信号と前
   記速度変換された挿入信号とを入れ換える手段とを具え
   ることを特徴とするディジタル分岐挿入回路。