JPS62177954A - 半導体装置用外部接続リ−ド - Google Patents

半導体装置用外部接続リ−ド

Info

Publication number
JPS62177954A
JPS62177954A JP61020613A JP2061386A JPS62177954A JP S62177954 A JPS62177954 A JP S62177954A JP 61020613 A JP61020613 A JP 61020613A JP 2061386 A JP2061386 A JP 2061386A JP S62177954 A JPS62177954 A JP S62177954A
Authority
JP
Japan
Prior art keywords
external connection
connection lead
leads
lead
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61020613A
Other languages
English (en)
Inventor
Takahiko Shirato
白土　孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61020613A priority Critical patent/JPS62177954A/ja
Publication of JPS62177954A publication Critical patent/JPS62177954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業、１−の利用分野〕 この発明は、半導体集積回路チップを封入する半導体集
積回路（以下ＩＣと称する）パッケージの一構成部品で
ある外部接続リードに関するものである。
〔従来の技術〕
従来、この種の集積回路装置に関して、特に回路性能の
向上を計りながら、併せて、内部接続リードに関連して
、外部接続リード数を減少させる意図を有する集積回路
装置の提案がなされている。例えば、第３図、第４図は
、特公昭５２−５２２８号公報に開示された従来の外部
接続リードと内部接続リードとの関係を示す説明図であ
る。
（従来例の構成） 第３図は、例えば前置増幅器ＡＩ　および電力増幅器Ａ
２から成るＩＣ化増幅器Ｐを示す概合図である。また、
第４図は、第３図におけるＩＣパッケージの内部を部分
的に説明する構造図を示す。
図中、内部接続リードＷ１およびＷ２は、タイバッドＤ
上に接続されたＩＣチップＣの表面上に配設されたポン
ディングパッドＢ＋５よびＢ２　にそれぞれ接着され、
各内部接続リードＷｌ、Ｗ２の他端は、一本の外部接続
リートＦに共通に接続されている。
第３図において、入力端子Ｉを有する前置増幅器Ａ１は
、電源部分をＩＣチップＣ上の電源端子Ｖに接続すると
共に、接地部分Ｇ１のポンディングパッドを介し、内部
接続リードＷ１を介して外部接続リードＦに接続されて
いる。また、電力増幅器Ａｔの入力は、前置増幅器Ａ１
の出力に接続され、その出力は出力端子Ｏに、また電源
部分は、電源端子■に接続され、接地部分Ｇ−のボンテ
ィングバンドは、内８１！接続リードＷ５を介して、前
記外部接続リードＦに、共通に接続されている。さらに
、外部接続リー　ドＦの他端は、このＩＣが使用される
ときは、プリント配線基板−１，に実装されて、金属箱
による接地配線Ｅに、′電気的に接続されている。
（ｔ’（東側の動作） 上記第３，４図に示す従来例の構成においては、゛市Ｊ
Ｑ増幅器Ａ・の接地回帰電流ｉｐが、基板１、の接地配
線Ｅに至るまでに、内部接続リー　トＷ、および外部接
続リードＦを通る。
前記引用文献特公昭５２−５２２８目公報に開・バされ
ていることく、内部接続り−１・ｗｌ　。
Ｗ・には、−、ｆ４ｐに金の細線が用いられ　その電気
１（（抗は、例えば、直径２５ｍｍの場合、長さ］、ｃ
ｍ当り０．５Ωとして、約０．１Ω前後を示すことが知
られている。この抵抗値による電圧降下は、前置増幅器
Ａ、接地側Ｇ１　と共通電流路を右する時には。
１１行置増幅器Ａ、に箸しく干渉して悪影響を及ぼすこ
とがよく知られている。このため、従来は、内部接続り
−１・’Ｗ＋　　、Ｗ＋・は、図に示すように、各増幅
器Ａ＋　　、　Ａ１ｇ＋、＝、独Ｘ′ｉ：　Ｌ−ｃ設げ
ていた。
〔発明が解決し２ようと“４る問題点Ｊしかしながら、
第３図に小才ようなＩＣ化増幅器Ｐにおいては、外部接
続リードＦは、依然どし。
で増幅器ＡＩ　およびＡ２・の共通電流路とな一〕でお
り、電力増幅器Ａｌの回帰電流ｉｐ＋こよる′屯圧隆ト
■ｆか、前置増幅ｍｊ　Ａ　ｌ　の接地回帰経路にイｆ
肴していることが分る。
一般に、内部接に、；ｔ　’Ｊ−川・の金線に几し２で
、外部接続１月−トとなる金属リードノｌ／−ムは、幅
も厚ツノも、金線と比較にならぬほど人きいため、その
電気抵抗イ１１１も１例才ばＪＬＪ　Ｏ，Ｂ＋ｎ＋ｎ、
幅０．１３ｍｍ、金線接、６部から！Ａ部プリント配線
Ｅまでの長さ７ｍｍの銅フ１／−ムの一例においては、
０．０００３５Ω程爪である。
一方、最近の大出力低周波電力増幅用ＩＣ（以７パワー
　ＩＣと略称する）の場合は、ピーク仙で７Ａもの大電
流を流すものが出現し−Ｃおり、ごのような場合、例え
ば前述の外部接続リードＦには、２．４５ｍＶｐ程度の
電圧降下が発生する。この増幅器が、１Ｆ圧利得５０ｄ
Ｂである場合の人力４辰幅は、４４．３ｍＶｐとなり、
」二記２．４５ｍＶｐの電圧降ドは、あたかも別偶号と
して、これに５．５％の干渉を与えることになり、歪率
悪化９回路系不安定の原因となる。このため、これら回
路を安定するために（オ、たとえ電気抵抗値か低い場合
でも、可能な限り共通′電流路を減らす必要のあること
が自明である。
この発明は、以−１−のｊ二うな問題点にかんがみてな
されたもので、本来の目的であるＩＣチンプと外部回路
を電気的に接続するに際して、ＩＣパッケージ内部の外
部接続リードによるＩＣチップ内部の回路相７７″間の
干渉を極力少くすることを目的としている。
〔問題点を解決するための手段〕
このため、本発明においては、従来、ＩＣの接地端子と
して用いられる外部接続リードは、一本以上の内部接続
リードを接続する一木のリードフレームであることが通
例であったのに対して、この発明においては、外部接続
リードの外部側は一木であるが、内部接続リード側は、
内部接続り・−・ドの本数に対応して少くとも２木に分
岐するよう内部接続リードの接続部分を構成することに
より、前記［１的を達成しようどするものである。
〔作用〕
以トのような内部接続リードの構成によって。
複数の内部接続リードを一端子に集合きせても。
その相互間の′１−渉を極力押えることが可能となった
。
〔実施例〕
以トにこの発明を、実施例に基ついて説明する。第１図
ｆｆ、本発明原ＪｙＰを小ず前出従来例第３図に対応す
る説明図であり、第３図と同一・（相当）構成要素は、
同一記号を付［２、重複説明は省略する。
（構成） Ｆ＋、Ｆ：・は分岐（枝別れ）した第２図における外部
接続リードＦの相当部分で、第１図における通常外部導
出部分Ｆ３と一体構造をなす。このＦ・は電流共通流路
で、枝の根元部分であり、プリント基板十の接地配線Ｅ
に、機械的かつ電気的に接続されるが、その長さは、ｉ
ｉＪ及的に短くなるよう配慮されている。また、外部接
続リードの分岐（枝別れ）部分Ｆｌ、Ｆ？は、内部接続
り−１・ｗ＋、ｗ／にそれぞれ接続される。」−述以外
の構成は、第３図と同様である。
第２図は、第１図の概念に基づ＜ｔＣパ・ンヶージ（外
囲器）の内部の一実施例の前出従来例第４図対応構造図
であり、第４図と回−（相当）構成要素同一記号で表わ
す。外部接続リードＦの先端は２部分に分岐して、それ
ぞれ、ダイパ・ンドＤ上に接着されたＩＣチップＣの表
面に１￥設されたホンティングバンドＢｌ、Ｂ、）に接
続された内部接続リードＷ＋　　、Ｗ／　に接続Ｓれる
。また、外部接続リードＦの他端は、他の通常の外部接
続リードと同様、ＩＣのパンケージの外部に露出して接
地端子を形成し、最終的な使用の段階でプリ〉″ト基板
上の接地配線（図示せず）に接続される。
（動作） つぎに、以−ヒのような構成における動作を説明する。
第１図において、例えば電力増幅器Ａ、からの接地回帰
電流ｉｐは、内部接続リードＷ？→外部接続リードＦの
分岐部Ｆｌ→共通リーす部Ｆ、→接地配線Ｅの経路で流
れる。このとき、前置増幅器Ａ１の接地回帰電流は、内
部接続リードＷ１→外部接続リードＦの分岐部分Ｆ１→
共通リード部Ｆ３→接地配線Ｅの経路で流れ、共通リー
ド部Ｆ噴の部分では、電力増幅器Ａ、！側の電流と合流
する。
このことは、見ブＪを変えれば、前置増幅器Ａ、の入力
端子Ｉと接地Ｅとの間に印加される入力信号に対し、接
地回帰電流ｉｐによる電圧降−ドｖｆか直列に加わるこ
ととなり、換言すれば、入力信号は干渉を受けることに
なる。１７かしながら、共通リード部分Ｆ３の機械的寸
法を極力短かくすることにより、従来方法に比して電圧
降下ｖｆを大幅に低減することができるため、前記入力
信への干渉も極めて少なくすることができる。
（他の従来例） 以」二の実施例においては、ＩＣの接地端子の場合につ
いて説明したが、本発明は、これのみに限定されること
なく、二つ以上の信号が合流する端子を有するＩＣにつ
いて、広く適用することができることは明らかである。
また、前記の分岐は、機械的構造上、許容し得る範囲ま
で長く形成することもでき、また要すれば、通常エポキ
シ樹脂モールドやセラミックにより形成される外囲器（
パッケージ）の外側に分岐がくるものであっても差支え
ない。
〔発明の効果〕
以上、実施例に基づいて説明してきたように、本発明に
よれば、従来、ＩＣチップを搭載して、外部への接続リ
ードを有し、その一部に接地端子のような同一チップ内
の複数系統の°重極を共通にしている場合の相互の電流
干渉の悪影響を、特別な加工技術や製造コストの増加を
伴うことなく改善することができた。
【図面の簡単な説明】
第１図は、本発明原理を示すｍ合図、第２図はその内部
構造要部の一実施例図、第３図および第４図は、それぞ
れ従来例における前記第１図および第２図対応図である
。 Ｃ：ＩＣ（半導体集積回路）チップ Ｄ：増幅器 Ｆ：外部接続リード Ｆ＋、Ｆ２：外部接続リード分岐部 Ｆ３　：電流共通リード部 Ｅ：接地

Claims (1)

    【特許請求の範囲】
  1. 　それぞれ少くとも１本の内部接続リードを接続するよ
    う意図された少くとも２本に分岐された外部接続リード
    接続部分を有することを特徴とする半導体装置用外部接
    続リード。
JP61020613A 1986-01-30 1986-01-30 半導体装置用外部接続リ−ド Pending JPS62177954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61020613A JPS62177954A (ja) 1986-01-30 1986-01-30 半導体装置用外部接続リ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61020613A JPS62177954A (ja) 1986-01-30 1986-01-30 半導体装置用外部接続リ−ド

Publications (1)

Publication Number Publication Date
JPS62177954A true JPS62177954A (ja) 1987-08-04

Family

ID=12032107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61020613A Pending JPS62177954A (ja) 1986-01-30 1986-01-30 半導体装置用外部接続リ−ド

Country Status (1)

Country Link
JP (1) JPS62177954A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package

Similar Documents

Publication Publication Date Title
JPH0922977A (ja) ワイヤボンド型半導体装置
JPS6344749A (ja) 半導体装置及びこれに用いるリードフレーム
JPS61117858A (ja) 半導体装置
JPS5972757A (ja) 半導体装置
JPS62177954A (ja) 半導体装置用外部接続リ−ド
JPH04266056A (ja) ダイナミックインピーダンス低減用素子を備えたモールドケース集積回路
JP3102006B2 (ja) 高周波高出力トランジスタ
JP2897696B2 (ja) 半導体モジュール
JP2896223B2 (ja) 樹脂封止型半導体装置
JP3259217B2 (ja) ノイズ低減パッケージ
JP2000269376A (ja) 半導体装置
JPS6218747A (ja) マイクロ波半導体装置
JPS5989447A (ja) 半導体装置
JPS6022327A (ja) 半導体装置
JPS6214689Y2 (ja)
JPS59125642A (ja) リ−ドレスチツプキヤリア
JP3115432B2 (ja) 半導体装置
JPH053284A (ja) 樹脂封止型半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置
JPS6380543A (ja) 集積回路装置
JPH012338A (ja) ウエハスケ−ル半導体集積回路
JPH01108754A (ja) 半導体装置用リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPS6081852A (ja) 半導体装置
JPS5993148U (ja) 樹脂封止型モジユ−ル