JPH0922977A - ワイヤボンド型半導体装置 - Google Patents

ワイヤボンド型半導体装置

Info

Publication number
JPH0922977A
JPH0922977A JP16856295A JP16856295A JPH0922977A JP H0922977 A JPH0922977 A JP H0922977A JP 16856295 A JP16856295 A JP 16856295A JP 16856295 A JP16856295 A JP 16856295A JP H0922977 A JPH0922977 A JP H0922977A
Authority
JP
Japan
Prior art keywords
wire
ground
semiconductor device
power supply
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16856295A
Other languages
English (en)
Other versions
JP2716005B2 (ja
Inventor
Hirofumi Nakajima
宏文 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16856295A priority Critical patent/JP2716005B2/ja
Priority to US08/674,721 priority patent/US5798571A/en
Publication of JPH0922977A publication Critical patent/JPH0922977A/ja
Application granted granted Critical
Publication of JP2716005B2 publication Critical patent/JP2716005B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】同時スイッチングによるノイズやクロストーク
ノイズの少いワイヤボンド型高速半導体装置を実現する
ために、半導体チップ上の電極パッドとパッケージの内
部リードとを結線する金属配線の実効インダクタンスを
ゼロにする。 【構成】半導体チップ１上の電極パッドを電源用電極パ
ッド，少くとも一つ以上の信号用電極パッド，グランド
用電極パッドの順で交互に並べ、電極パッドと内部端子
とを連結する金属細線４を、一つの電源用金属細線と、
一つのグランド用金属細線と、それら電源用およびグラ
ンド用金属細線で挟まれた信号用金属細線とで一組ずつ
とし、金属細線がほぼ平行でほぼ同一の長さになるよう
にワイヤボンディングする。一組の金属線を幅７００μ
ｍ以内に並べると効果が大きい。電源系およびグランド
系の配線を内部端子から外部端子までの間に集約して外
部端子数を減らすと、実装性に関して従来の半導体装置
との適合性を確保できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップ上に設け
た接続用電極パッド（ボンディングパッド）とパッケー
ジの内部端子とを金属細線で連結した構造をもつ、ワイ
ヤボンド型半導体装置に関し、特に金属細線に付随する
インダクタンスを低減するための構造に関るものであ
る。
【０００２】
【従来の技術】近年、電子機器の高速化、低電圧化にと
もなって半導体装置の電気特性への要求が厳しくなって
おり、誤動作の原因となるノイズ対策が重要になってい
る。特に高速のゲートアレイやマイクロプロセッサは多
ピン化に伴ってリード間隔が狭くなり、リードに伝搬さ
れた高周波分が隣のリードにノイズを与えるクロストー
クノイズや、半導体チップ内の複数のトランジスタが同
時切り替えした場合に発生する電流によって逆起電力が
発生して電位が変動する、グランドバウンスノイズが問
題となっている。
【０００３】この問題を解決するためにプラスチックパ
ッケージでは、例えば図４に示す特開平３−２４４１４
９号公報記載の半導体装置のように、半導体チップ搭載
パッド周辺に電源パッド１８とグランドパッド１９とを
設けて、リードフレームにおけるインダクタンスを低減
することが提案されている。また、セラミックパッケー
ジやガラスエポキシ基板を使用したボールグリッドアレ
イでは、電源層やグランド層をパッケージ内に入れるこ
とによってグランドバウンスノイズを減らしている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置は、以下の問題点を有するものであった。第１に、
パッケージやリードフレームのインダクタンスを低減す
ることはできるものの、ワイヤボンィングした金属細線
４からもインダクタンスが発生する。ところが従来の方
法によれば、電源やグランドの金属細線のインダクタン
スを低減することはできない。金属細線の場合、長さ１
ｍｍで約０．９ｎＨの自己インダクタンスを有するの
で、４ｍｍの細線ならば約３．６ｎＨのインダクタンス
をもつ。この値は、パッケージ自体のインダクタンスよ
りも大きいこともある。従って、金属細線のインダクタ
ンスを低減する方法が必要である。
【０００５】第２に、特開平３−２４４１４９号公報に
よれば、電源パッド１８とグランドパッド１９とを設け
ることによってマイクロストリップ構造になるので、信
号の金属細線４についてはインダクタンスを低減できる
ことが記されている。しかしながらこの作用原理による
インダクタンス低減は、実際上は、実現不能である。す
なわち金属細線に発生するインダクタンスをマイクロス
トリップ構造によって低減するためには、下記の式、
【０００６】
【０００７】に基いて、グランドパッド１９と金属細線
４との間の距離を約４８μｍ程度にしなければならな
い。ところが、ワイヤボンディング時にウエッジツール
やキャピラリをこのような狭い間隔を精度良く保ち、し
かも金属細線４がグランドパッド１８に対して終始平行
となるように移動させることは、困難である。又、たと
え出来たとしても、この次の工程でのトランスファモー
ルドの際に、金属細線が移動してショートしてしまう可
能性が非常に大きい。
【０００８】本発明は従来の技術によるワイヤボンド型
半導体装置における上述のような問題に鑑みてなされた
ものであって、その目的とするところは、金属細線のイ
ンダクタンスをゼロにすることである。
【０００９】
【課題を解決するための手段】本発明のワイヤボンド型
半導体装置は、半導体チップ上に設けられた接続用電極
パッドとパッケージの内部端子とを金属細線で結線した
構造をもつワイヤボンド型半導体装置において、前記半
導体チップ上の電極パッドを電源用電極パッド，少くと
も一つ以上の信号用電極パッド，グランド用電極パッド
の順で交互に並べると共に、それぞれの電極パッドとこ
れに対応する内部端子とを結線する金属細線を、一つの
電源用金属細線と、一つのグランド用金属細線と、それ
ら電源用およびグランド用金属細線で挟まれた信号用金
属細線とで一組ずつとし、それぞれの金属細線の組内で
は、金属細線がほぼ平行でほぼ同一の長さになるように
ワイヤボンディングしたことを特徴とする。
【００１０】上記一組の金属細線は、これを幅７００μ
ｍの範囲内に並べると特に効果が大第ある。
【００１１】又、本発明のワイヤボンド型半導体装置
は、前記半導体チップ上の電源用電極パッド及びグラン
ド用電極パッドからの配線をパッケージの内部端子から
外部端子へ至る経路の途中で集約して、電源用外部端子
およびグランド用外部端子の数を、半導体チップ上の電
源用電極パッドおよびグランド用電極パッドの数より少
くしたことを特徴とする。
【００１２】
【作用】本発明では、半導体チップ上の電源とグランド
の電極パッドを数多く設け、電源、信号、グランドのよ
うに、電極パッドを交互に半導体チップに配置する。各
電極パッドは金属細線によってパッケージの内部リード
にワイヤボンディングされるが、電源パッド、信号パッ
ド、グランドパッドからの金属細線３本を一組として、
それらの３本の金属細線がほぼ平行で同一長さになるよ
うにパッケージが設計されている。これによって、金属
細線を流れる電流が３本の金属細線の間で反対方向に流
れるので、金属細線の磁界が打ち消しあって自己インダ
クタンスが相互インダクタンスによって弱められる現象
が生じる。
【００１３】金属細線の自己インダクタンスは逆方向に
流れる隣接ワイヤとの距離に依存しており、７００μｍ
の幅内に電源線、クランド線、信号線がある場合、実効
インダクタンスは自己インダクタンスの５割程度に減少
する。
【００１４】電源およびグランド系統の配線に関して
は、金属配線数と同数の半導体パッケージの外部リード
がある必要はない。本発明では、内部リードから外部リ
ードへの配線の途中で集約して、半導体チップの電極パ
ッド数よりも少ない外部リードですむようにして、実装
性について、従来の技術による半導体装置との適合性を
保っている。
【００１５】また、半導体チップの信号電極パッド数が
多くて同数の電源、グランドパッド数が確保できない場
合は、電源パッドとグランドパッドとの間に２から３個
の信号パッドを挟むようにしても良い。この場合も電源
と、２から３本の信号と、グランドとを一組とした金属
細線群が７００μｍの範囲内に入るようにすると効果的
である。
【００１６】半導体チップの信号電極パッド数が更に多
くて電源、グランドパッド数を十分に確保できない場合
は、半導体チップの出力バッファの信号電極パッド配置
のみが電源とグランドに挟まれた構造にしても相当の効
果が得られる。半導体装置においては、通常、入力信号
の電流よりも出力信号の電流の方が格段に大きいからで
ある。
【００１７】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例に
よるプラスチックボールグリッドアレイの上面図、断面
図および底面図である。図１を参照して、半導体チップ
１は、素子搭載部２に搭載されている。半導体チップ１
の電極パッドを電源、信号、グランドの順に配列するた
めに、電源、グランドの電極パッド数は各々信号パッド
数と同数配置されている。この素子搭載部２から突出し
たグランドリード３は、半導体チップ１のグランドパッ
ド（Ｇ）に対応されて設計されており、金属細線４によ
ってワイヤボンディングされている。従って、素子搭載
部から突出したグランドリード３はグランドの電極パッ
ド数（この場合は、１２個）と同数存在することにな
る。しかしこの１２個のグランドリードは、素子搭載部
２で電気的にショートさせられ集約させられている。こ
れにより、素子搭載部２からの外部接続用グランドはん
だボール５の数を電極パッド数１２個より減らして、６
個で済むようにしている。一方、電源電極パッド（Ｐ）
に対応した電源リード６は、図１に示したように、スル
ホール７を通してパッケージ裏面に接続し、裏面で互い
にショートさせて集約させる。これによって、チップ上
の電源パッドは例えば図１であれば１２パッドであるの
に対して、外部接続用の電源はんだボール８は１０個で
すんでいる。これに対し信号電極パッド（Ｓ）は、電源
リード６とは電気的に絶縁された信号リード９にワイヤ
ボンディングされて、スルホールを経てそのまま外部接
続用の信号はんだボール１０に引き出されている。
【００１８】このような構造のパッケージは、外部リー
ド数を増やさずに電源、信号、グランドの単位ですべて
の配線を構成することができる。図２は、電源、グラン
ド、信号の金属細線が互いに近接している場合はその自
己インダクタンスが相互インダクタンスによって打ち消
され、実効インダクタンスが減少することを説明するめ
の図である。図２を参照して、信号線は場合によって電
流の流れる方向が変わるが、電源、グランド、信号によ
って成る一単位の実効インダクタンスは結合係数によっ
て、ワイヤ間が狭いほどゼロに近づく。ワイヤ間が広が
るほど磁力線は空間的弱まりやいろいろな障害物で閉じ
ていないので、相互インダクタンスはしだいに小さくな
り、７００μｍ離れると５０％に減少する。
【００１９】図１に示す本実施例の場合、各パッドは１
４０μｍピッチで配置されており、電源、グランド、信
号の順に並んでいる。この場合は、金属細線の長さを３
ｍｍとすると、実効インダクタンスは自己インダクタン
スの７０％減の０．８ｎＨに低減することができる。一
方、図４に示す従来例の半導体装置では、グランドパッ
ド１９は半導体チップ搭載部となっているのでワイヤボ
ンドによる金属細線長は短く、ワイヤボンダの能力制限
約１．５ｍｍにできるが、電源パッド１８はその外側に
配置されるので金属細線長は３．５ｍｍになる。信号リ
ード９は更にその外側に配置されるので、金属細線長は
５．５ｍｍとかなり長くなってしまう。これらの金属細
線は長さが一定でなく、線間隔が広くて平行でもないの
で、相互インダクタンスによる自己インダクタンスの低
減が期待できない。すなわちグランド細線の実効インダ
クタンスは１．３５ｎＨ、電源細線の実効インダクタン
スは３．２ｎＨ、信号細線の実効インダクタンスは５ｎ
Ｈにも達する。
【００２０】次に、本発明の第２の実施例について説明
する。図３は、本発明の第２の実施例による半導体装置
の平面図である。図３を参照して、半導体チップ１は、
多層基板で構成されるパッケージに搭載されている。こ
のパッケージの材質はセラミックであってもガラスエポ
キシ基板であっても良い。また、パッケージはピングリ
ッドアレイ、ランドグリッドアレイ、クワッドフラット
パッケージ、ボールグリッドアレイ或いは、チップキャ
リアであっても良い。
【００２１】半導体チップ１のパッドは電源（Ｐ）、信
号（Ｓ）、グランド（Ｇ）を一単位として、この順に素
子周辺に配置されている。グランドパッドは金属細線に
よってグランド配線１１にワイヤボンディングされる。
グランド配線１１は多層基板端面のキャビティメッキ１
４によってグランドプレーン１５に接続していったん集
約した後に、半導体チップのグランドパッド数よりも少
ない外部端子にグランドプレーンから配線している。ま
た、電源配線１３はスルホール７を経て電源プレーン１
６に接続されており、電源プレーンで半導体チップ上の
各電源パッドからの配線を集約している。その後、半導
体チップ上の電源パッド数よりも少ない外部電源端子に
電源プレーンから配線されている。信号配線１２は信号
プレーン１７を経てそのまま外部端子に直接接続されて
いる。
【００２２】
【発明の効果】以上説明したように、本発明は、半導体
チップ上の電極パッドを、電源用電極パッド，少くとも
一つ以上の信号用電極パッド，グランド用電極パッドの
順で交互に並べると共に、それぞれの電極パッドとこれ
に対応する内部端子とを連結する金属細線を、一つの電
源用金属細線と、一つのグランド用金属細線と、それら
電源用およびグランド用金属細線で挟まれた信号用金属
細線とで一組ずつとし、それぞれの金属細線の組内で
は、金属細線がほぼ平行でほぼ同一の長さになるように
ワイヤボンディングすることにより、金属細線の実効イ
ンダクタンスを著しく減少させている。これにより本発
明によれば、汎用性のあるワイヤボンディング技術を用
いて、同時スイッチングによるグランドバウンスノイズ
やクロストークの非常に少い、高速な半導体装置を提供
することが可能となる。
【００２３】上記一組の金属細線を幅７００μｍの範囲
内に並べると、その結果は特に顕著である。
【００２４】又、本発明は、半導体チップ上の電源用電
極パッド及びグランド用電極パッドからの配線を、パッ
ケージの内部端子から外部端子へ至る経路の途中で集約
し、電源用外部端子およびグランド用外部端子の数を、
半導体チップ上の電源用電極パッドおよびグランド用電
極パッドの数より少くしている。これにより本発明によ
れば、外部との電気的接続のための端子数をこれまで以
上に増加させる必要がないので、実装性に関して、従来
の技術による半導体装置との適合性を保つことができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例の上面図、断面図および
裏面図である。
【図２】金属細線の間隔と相互インダクタンスの比率と
の関係を表わす図である。
【図３】本発明の第２の実施例の上面図および断面図で
ある。
【図４】従来の技術によるワイヤボンド型半導体装置の
一例の上面図である。
【符号の説明】
１ 半導体チップ ２ 素子搭載部 ３ グランドリード ４ 金属細線 ５ グランドはんだホール ６ 電源リード ７ スルホール ８ 電源はんだボール ９ 信号リード １０ 信号はんだボール １１ グランド配線 １２ 信号配線 １３ 電源配線 １４ キャビティめっき １５ グランドプレーン １６ 電源プレーン １７ 信号プレーン １８ 電源パッド １９ グランドパッド ２０ 外部電源リード ２１ 外部グランドリード

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に設けられた接続用電極
    パッドとパッケージの内部端子とを金属細線で結線した
    構造をもつワイヤボンド型半導体装置において、 前記半導体チップ上の電極パッドを電源用電極パッド，
    少くとも一つ以上の信号用電極パッド，グランド用電極
    パッドの順で交互に並べると共に、 それぞれの電極パッドとこれに対応する内部端子とを結
    線する金属細線を、一つの電源用金属細線と、一つのグ
    ランド用金属細線と、それら電源用およびグランド用金
    属細線で挟まれた信号用金属細線とで一組ずつとし、 それぞれの金属細線の組内では、金属細線がほぼ平行で
    ほぼ同一の長さになるようにワイヤボンディングしたこ
    とを特徴とするワイヤボンド型半導体装置。
  2. 【請求項２】 請求項１記載のワイヤボンド型半導体装
    置において、 前記一組の金属細線が、幅７００μｍの範囲内に並んで
    いることを特徴とするワイヤボンド型半導体装置。
  3. 【請求項３】 請求項１又は請求項２記載のワイヤボン
    ド型半導体装置において、 前記半導体チップ上の電源用電極パッド及びグランド用
    電極パッドからの配線をパッケージの内部端子から外部
    端子へ至る経路の途中で集約して、電源用外部端子およ
    びグランド用外部端子の数を、半導体チップ上の電源用
    電極パッドおよびグランド用電極パッドの数より少くし
    たことを特徴とするワイヤボンド型半導体装置。
  4. 【請求項４】 プラスチックボールグリッドアレイ構造
    であることを特徴とする請求項３に記載のワイヤボンド
    型半導体装置。
  5. 【請求項５】 前記半導体チップが多層基板で構成され
    るパッケージに搭載されていることを特徴とする請求項
    ３に記載のワイヤボンド型半導体装置。
  6. 【請求項６】 請求項４又は請求項５記載のワイヤボン
    ド型半導体装置において、前記一組の金属細線のうち電
    源用金属細線とグランド用金属細線とに挟まれる信号用
    金属細線が、信号出力用のものであることを特徴とする
    ワイヤボンド型半導体装置。
JP16856295A 1995-07-04 1995-07-04 ワイヤボンド型半導体装置 Expired - Fee Related JP2716005B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16856295A JP2716005B2 (ja) 1995-07-04 1995-07-04 ワイヤボンド型半導体装置
US08/674,721 US5798571A (en) 1995-07-04 1996-07-02 Inductance reduced wire-bonding type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16856295A JP2716005B2 (ja) 1995-07-04 1995-07-04 ワイヤボンド型半導体装置

Publications (2)

Publication Number Publication Date
JPH0922977A true JPH0922977A (ja) 1997-01-21
JP2716005B2 JP2716005B2 (ja) 1998-02-18

Family

ID=15870340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16856295A Expired - Fee Related JP2716005B2 (ja) 1995-07-04 1995-07-04 ワイヤボンド型半導体装置

Country Status (2)

Country Link
US (1) US5798571A (ja)
JP (1) JP2716005B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0957519A3 (en) * 1998-03-31 2000-09-06 Altera Corporation Compatible IC packages and methods for ensuring migration path
US6188133B1 (en) 1998-06-26 2001-02-13 Oki Electric Industry Co. Ltd. Semiconductor with plurality of connecting parts arranged on lower surface of a substrate
US6803659B2 (en) 2001-10-18 2004-10-12 Renesas Technology Corp. Semiconductor device and an electronic device
US7259467B2 (en) 2004-02-24 2007-08-21 Canon Kabushiki Kaisha Semiconductor integrated circuit device
JP2014036100A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール
JP2017225753A (ja) * 2016-06-24 2017-12-28 山佐株式会社 遊技機
JP2019140221A (ja) * 2018-02-09 2019-08-22 矢崎総業株式会社 電子部品実装品

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758678B2 (ja) * 1995-01-24 2006-03-22 インテル・コーポレーション 高性能集積回路パッケージ
KR100407055B1 (ko) 1995-09-18 2004-03-31 테세라, 인코포레이티드 유전체층을갖는마이크로전자리드구조
US6687842B1 (en) 1997-04-02 2004-02-03 Tessera, Inc. Off-chip signal routing between multiply-connected on-chip electronic elements via external multiconductor transmission line on a dielectric element
US6365975B1 (en) 1997-04-02 2002-04-02 Tessera, Inc. Chip with internal signal routing in external element
US5895967A (en) * 1997-07-07 1999-04-20 Texas Instruments Incorporated Ball grid array package having a deformable metal layer and method
JP3466064B2 (ja) * 1997-10-20 2003-11-10 ローム株式会社 半導体集積回路装置
US6051890A (en) * 1997-12-24 2000-04-18 Intel Corporation Interleaving a bondwire between two bondwires coupled to a same terminal
JP3031323B2 (ja) * 1997-12-26 2000-04-10 日本電気株式会社 半導体装置とその製造方法
US6175152B1 (en) * 1998-06-25 2001-01-16 Citizen Watch Co., Ltd. Semiconductor device
US6320126B1 (en) 1998-07-14 2001-11-20 Texas Instruments Incorporated Vertical ball grid array integrated circuit package
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6853086B1 (en) * 1998-10-30 2005-02-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
KR20000028360A (ko) * 1998-10-31 2000-05-25 김규현 반도체 장치
JP2000260809A (ja) 1999-03-12 2000-09-22 Toshiba Corp 半導体装置のパッケージ
JP3647307B2 (ja) * 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
GB2355112A (en) * 1999-10-08 2001-04-11 Nokia Mobile Phones Ltd Controlling bondwire inductance by using chip as positional reference
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置
TW575949B (en) 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
DE10121241B4 (de) * 2001-04-30 2005-07-07 Infineon Technologies Ag Integrierte Schaltung
JP3875126B2 (ja) * 2002-03-22 2007-01-31 シャープ株式会社 半導体装置及びその製造方法
US6903448B1 (en) * 2002-11-12 2005-06-07 Marvell International Ltd. High performance leadframe in electronic package
EP1435659A1 (en) * 2002-12-17 2004-07-07 Dialog Semiconductor GmbH Partially populated ball grid design to accomodate landing pads close to the die
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US7709963B2 (en) * 2007-10-01 2010-05-04 Himax Analogic, Inc. Audio power amplifier package
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9209144B1 (en) 2014-09-29 2015-12-08 Freescale Semiconductor, Inc. Substrate with electrically isolated bond pads

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS625649A (ja) * 1985-07-01 1987-01-12 Nec Ic Microcomput Syst Ltd 集積回路パツケ−ジ
JPH03244149A (ja) * 1990-02-21 1991-10-30 Mitsubishi Electric Corp リードフレーム
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5530287A (en) * 1994-09-14 1996-06-25 Unisys Corporation High density wire bond pattern for integratd circuit package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0957519A3 (en) * 1998-03-31 2000-09-06 Altera Corporation Compatible IC packages and methods for ensuring migration path
US6188133B1 (en) 1998-06-26 2001-02-13 Oki Electric Industry Co. Ltd. Semiconductor with plurality of connecting parts arranged on lower surface of a substrate
US6803659B2 (en) 2001-10-18 2004-10-12 Renesas Technology Corp. Semiconductor device and an electronic device
US7095117B2 (en) 2001-10-18 2006-08-22 Motoo Suwa Semiconductor device and an electronic device
US7259467B2 (en) 2004-02-24 2007-08-21 Canon Kabushiki Kaisha Semiconductor integrated circuit device
US7538441B2 (en) 2004-02-24 2009-05-26 Canon Kabushiki Kaisha Chip with power and signal pads connected to power and signal lines on substrate
US7902658B2 (en) 2004-02-24 2011-03-08 Canon Kabushiki Kaisha Integrated circuit having wide power lines
JP2014036100A (ja) * 2012-08-08 2014-02-24 Furukawa Electric Co Ltd:The 光モジュール
JP2017225753A (ja) * 2016-06-24 2017-12-28 山佐株式会社 遊技機
JP2019140221A (ja) * 2018-02-09 2019-08-22 矢崎総業株式会社 電子部品実装品

Also Published As

Publication number Publication date
US5798571A (en) 1998-08-25
JP2716005B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
JP2716005B2 (ja) ワイヤボンド型半導体装置
KR100186816B1 (ko) 반도체용 패키지
US5726489A (en) Film carrier semiconductor device
US8466564B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US6518098B2 (en) IC package with dual heat spreaders
US7323788B2 (en) Semiconductor device and manufacturing method of them
US9240372B1 (en) Semiconductor die having lead wires formed over a circuit in a shielded area
US8237267B2 (en) Semiconductor device having a microcomputer chip mounted over a memory chip
US7829983B2 (en) Semiconductor device
JP2003110084A (ja) 半導体装置
US6891260B1 (en) Integrated circuit package substrate with high density routing mechanism
KR20040108570A (ko) 반도체장치
US6911683B2 (en) Semiconductor integrated circuit device
US6982220B1 (en) Semiconductor device power distribution system and method
US5276352A (en) Resin sealed semiconductor device having power source by-pass connecting line
JPH0870090A (ja) 半導体集積回路
US6777802B1 (en) Integrated circuit package substrate with multiple voltage supplies
US11211349B2 (en) Semiconductor device including a plurality of bonding pads
US20080211071A1 (en) Memory IC Package Assembly Having Stair Step Metal Layer and Apertures
EP1310996A2 (en) Direct interconnect multi-chip module, method for making the same and electronic package comprising same
JP2830793B2 (ja) マルチチップモジュール
JP2002170920A (ja) フリップチップ装置
KR950014121B1 (ko) 반도체 장치
JP2990120B2 (ja) 半導体装置
JP2002359392A (ja) 半導体リレー

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees