JPS6217473B2 - - Google Patents
Info
- Publication number
- JPS6217473B2 JPS6217473B2 JP53036031A JP3603178A JPS6217473B2 JP S6217473 B2 JPS6217473 B2 JP S6217473B2 JP 53036031 A JP53036031 A JP 53036031A JP 3603178 A JP3603178 A JP 3603178A JP S6217473 B2 JPS6217473 B2 JP S6217473B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- thyristor
- logic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタで構成された変換装置の各
サイリスタへのゲートパルスが欠相したかどうか
を検出する欠相検出回路に関するものである。
サイリスタへのゲートパルスが欠相したかどうか
を検出する欠相検出回路に関するものである。
第１図に本発明が適用される変換装置の主回路
を示す。図において１１はＵ相サイリスタ、１２
はＶ相サイリスタ、１３はＷ相サイリスタ、１４
はＸ相サイリスタ、１５はＹ相サイリスタ、１６
はＺ相サイリスタである。第１図に示す変換装置
の場合、各サイリスタにはＵ→Ｚ→Ｖ→Ｘ→Ｗ→
Ｙの順序にゲートパルスが与えられ、変換装置は
運転される。この時ある相が欠相すると直流電圧
が変動し変換装置として好ましくない。従来かゝ
る変換装置のゲートパルスの欠相を検出する方法
は、このゲートパルスを各相毎に周期判別回路に
導き検出していた。即ちこの周期判別回路はその
入力パルスが一定時間以下で入つてくれば出力を
出さず、その入力パルスが一定時間以上入つてこ
ないと出力を出すように構成されている。従つ
て、ゲートパルスが欠相した場合にはその入力パ
ルスがなくなるため一定時間后には出力を出し、
ゲートパルスが欠相したことを検出できるように
なつていた。従つてかゝる検出原理に基づくもの
は当然変換装置の運転周波数に相当する周期以上
にその時間を設定せねばならない。また、その運
転周波数が大巾に変化する場合には、周波数が低
い時の周期を考えて、その時間を設定しなければ
ならないため、周波数が高い時には、その検出が
遅れるという欠点があつた。
を示す。図において１１はＵ相サイリスタ、１２
はＶ相サイリスタ、１３はＷ相サイリスタ、１４
はＸ相サイリスタ、１５はＹ相サイリスタ、１６
はＺ相サイリスタである。第１図に示す変換装置
の場合、各サイリスタにはＵ→Ｚ→Ｖ→Ｘ→Ｗ→
Ｙの順序にゲートパルスが与えられ、変換装置は
運転される。この時ある相が欠相すると直流電圧
が変動し変換装置として好ましくない。従来かゝ
る変換装置のゲートパルスの欠相を検出する方法
は、このゲートパルスを各相毎に周期判別回路に
導き検出していた。即ちこの周期判別回路はその
入力パルスが一定時間以下で入つてくれば出力を
出さず、その入力パルスが一定時間以上入つてこ
ないと出力を出すように構成されている。従つ
て、ゲートパルスが欠相した場合にはその入力パ
ルスがなくなるため一定時間后には出力を出し、
ゲートパルスが欠相したことを検出できるように
なつていた。従つてかゝる検出原理に基づくもの
は当然変換装置の運転周波数に相当する周期以上
にその時間を設定せねばならない。また、その運
転周波数が大巾に変化する場合には、周波数が低
い時の周期を考えて、その時間を設定しなければ
ならないため、周波数が高い時には、その検出が
遅れるという欠点があつた。
本発明の目的は上記欠点を除去し、変換装置の
運転周波数に関係なく速みやかに変換装置に与え
るゲートパルスの欠相を検出する変換装置の欠相
検出回路を提供しようとするものである。
運転周波数に関係なく速みやかに変換装置に与え
るゲートパルスの欠相を検出する変換装置の欠相
検出回路を提供しようとするものである。
以下、本発明を図面を参照して説明する。
第２図に本発明の一実施例のブロツク図を示
す。尚、説明の便宜上Ｕ相サイリスタへのゲート
パルスが欠相した場合を想定してブロツク図はＵ
相のみ示しているが実際にはこの回路は変換装置
を構成する各サイリスタの相毎に必要となる。
す。尚、説明の便宜上Ｕ相サイリスタへのゲート
パルスが欠相した場合を想定してブロツク図はＵ
相のみ示しているが実際にはこの回路は変換装置
を構成する各サイリスタの相毎に必要となる。
第２図において、２１は転流電圧の正負を判別
するレベル検出回路で、その入力の転流電圧が正
の時は出力はロジツク“１”負の時はロジツク
“０”である。２２はパルス化回路で、その入力
がロジツク“１”になつた時出力にロジツク
“１”のパルスがでるようになつている。２３は
フリツプフロツプ回路で、セツト入力Ｓがロジツ
ク“１”になるとＱ出力はロジツク“１”とな
り、次にリセツト入力Ｒがロジツク“１”となる
まではその状態を維持するようになつている。リ
セツト入力Ｒがロジツク“１”になるとＱ出力は
ロジツク“０”となる。２４はインバータ回路
で、２５はアンド回路である。
するレベル検出回路で、その入力の転流電圧が正
の時は出力はロジツク“１”負の時はロジツク
“０”である。２２はパルス化回路で、その入力
がロジツク“１”になつた時出力にロジツク
“１”のパルスがでるようになつている。２３は
フリツプフロツプ回路で、セツト入力Ｓがロジツ
ク“１”になるとＱ出力はロジツク“１”とな
り、次にリセツト入力Ｒがロジツク“１”となる
まではその状態を維持するようになつている。リ
セツト入力Ｒがロジツク“１”になるとＱ出力は
ロジツク“０”となる。２４はインバータ回路
で、２５はアンド回路である。
第１図に示す変換装置が順変換器運転している
場合にＵ相サイリスタ１１へのゲートパルスが欠
相した場合、本発明で欠相を検出するタイムチヤ
ートを第３図に示す。第４図は同じく逆変換器運
転の場合で以下第２図、第３図、第４図を用いて
欠相が検出される過程について説明する。
場合にＵ相サイリスタ１１へのゲートパルスが欠
相した場合、本発明で欠相を検出するタイムチヤ
ートを第３図に示す。第４図は同じく逆変換器運
転の場合で以下第２図、第３図、第４図を用いて
欠相が検出される過程について説明する。
第１図に示す変換装置の場合、Ｕ相サイリスタ
１１の転流電圧はＲ−Ｔ相となる。第２図におい
てこの信号は２１のレベル検出回路でロジツク信
号に変換され、２２のパルス化回路を介して２３
のフリツプフロツプ回路のセツト信号となる。即
ち、２３のフリツプフロツプのＱ出力はＲ−Ｔ相
の転流電圧が正となつた時点でロジツク“１”と
なる。次にＵ相ゲートパルスが２３のフリツプフ
ロツプにリセツト信号として与えられるので２３
のフリツプフロツプのＱ出力はロジツク“０”と
なる。この２３のフリツプフロツプのＱ出力は２
５のアンド回路の入力信号となるが、もう一方の
入力信号は２１のレベル検出回路の出力のインバ
ータ信号となつている。従つてＵ相サイリスタ１
１へのゲートパルスがある限りは２５のアンド回
路の入力信号はそのいづれかがロジツク“０”又
は両方ともロジツク“０”となり、２５のアンド
回路の入力条件は満足されず、常に２５のアンド
回路の出力はロジツク“０”である。こゝでＵ相
サイリスタ１１へのゲートパルスがなくなると第
２図のブロツク図、第３図、第４図のタイムチヤ
ートから明らかなように、転流電圧が負になつて
も２３のフリツプフロツプのＱ出力はロジツク
“１”であるため、２５のアンド回路の２つの入
力が共に“１”となり入力条件が満足され、２５
のアンド回路の出力はロジツク“１”となる。即
ちこの時点で欠相が検出されたこととなる。
１１の転流電圧はＲ−Ｔ相となる。第２図におい
てこの信号は２１のレベル検出回路でロジツク信
号に変換され、２２のパルス化回路を介して２３
のフリツプフロツプ回路のセツト信号となる。即
ち、２３のフリツプフロツプのＱ出力はＲ−Ｔ相
の転流電圧が正となつた時点でロジツク“１”と
なる。次にＵ相ゲートパルスが２３のフリツプフ
ロツプにリセツト信号として与えられるので２３
のフリツプフロツプのＱ出力はロジツク“０”と
なる。この２３のフリツプフロツプのＱ出力は２
５のアンド回路の入力信号となるが、もう一方の
入力信号は２１のレベル検出回路の出力のインバ
ータ信号となつている。従つてＵ相サイリスタ１
１へのゲートパルスがある限りは２５のアンド回
路の入力信号はそのいづれかがロジツク“０”又
は両方ともロジツク“０”となり、２５のアンド
回路の入力条件は満足されず、常に２５のアンド
回路の出力はロジツク“０”である。こゝでＵ相
サイリスタ１１へのゲートパルスがなくなると第
２図のブロツク図、第３図、第４図のタイムチヤ
ートから明らかなように、転流電圧が負になつて
も２３のフリツプフロツプのＱ出力はロジツク
“１”であるため、２５のアンド回路の２つの入
力が共に“１”となり入力条件が満足され、２５
のアンド回路の出力はロジツク“１”となる。即
ちこの時点で欠相が検出されたこととなる。
即ち転流電圧が負の領域に入つたことを判別す
る回路（第２図における２１，２４）、その転流
電圧に対応するサイリスタのゲートパルスをリセ
ツト入力とするフリツプフロツプ回路（第２図に
おける２２，２３）と上記２つの回路の出力を論
理積する回路（第２図における２５）とを具備す
ることにより変換装置の欠相を検出することがで
きる。
る回路（第２図における２１，２４）、その転流
電圧に対応するサイリスタのゲートパルスをリセ
ツト入力とするフリツプフロツプ回路（第２図に
おける２２，２３）と上記２つの回路の出力を論
理積する回路（第２図における２５）とを具備す
ることにより変換装置の欠相を検出することがで
きる。
第５図は本発明の他の実施例を示すブロツク
図、第６図にそのタイムチヤートを逆変換器の場
合で示す。この場合、２９のフリツプフロツプは
Ｙ相ゲートパルスでセツトされるため、２９の
出力はロジツク“０”となりＵ相の転流電圧が負
になつた時点で２６のレベル検出回路、２７のイ
ンバータ回路、２８のパルス化回路の働きでロジ
ツク“１”となる。一方、３０のフリツプフロツ
プはＹ相ゲートパルスでセツトされ、Ｕ相ゲート
パルスでリセツトされるため、Ｕ相ゲートパルス
が生じている限りは、３１のアンド回路の入力条
件は満足されないが、Ｕ相ゲートパルスがなくな
ると、３１のアンド回路の入力条件が転流電圧が
負になつた時点で満足され、その出力はロジツク
“１”となり、欠相が検出される。
図、第６図にそのタイムチヤートを逆変換器の場
合で示す。この場合、２９のフリツプフロツプは
Ｙ相ゲートパルスでセツトされるため、２９の
出力はロジツク“０”となりＵ相の転流電圧が負
になつた時点で２６のレベル検出回路、２７のイ
ンバータ回路、２８のパルス化回路の働きでロジ
ツク“１”となる。一方、３０のフリツプフロツ
プはＹ相ゲートパルスでセツトされ、Ｕ相ゲート
パルスでリセツトされるため、Ｕ相ゲートパルス
が生じている限りは、３１のアンド回路の入力条
件は満足されないが、Ｕ相ゲートパルスがなくな
ると、３１のアンド回路の入力条件が転流電圧が
負になつた時点で満足され、その出力はロジツク
“１”となり、欠相が検出される。
この場合にも、転流電圧が負の領域に入つたこ
とを判別する回路（第５図の２６，２７，２８，
２９）、その転流電圧に対応するサイリスタのゲ
ートパルスをリセツト入力とするフリツプフロツ
プ回路（第５図の３０）、と上記２つの回路の出
力を論理積する回路（第５図の３１）とを具備す
ることにより欠相検出を行うことができる。
とを判別する回路（第５図の２６，２７，２８，
２９）、その転流電圧に対応するサイリスタのゲ
ートパルスをリセツト入力とするフリツプフロツ
プ回路（第５図の３０）、と上記２つの回路の出
力を論理積する回路（第５図の３１）とを具備す
ることにより欠相検出を行うことができる。
以上説明のように、本発明によれば転流電圧が
負になつた時点で欠相を検出できるため、従来方
式と比べてはるかにすみやかに欠相検出できると
ともに、周波数変化に対して何んらシーケンス上
の考慮を払わなくても検出できる。又、この欠相
検出回路を保護回路等に導くことにより迅速な保
護動作を行うことができる。
負になつた時点で欠相を検出できるため、従来方
式と比べてはるかにすみやかに欠相検出できると
ともに、周波数変化に対して何んらシーケンス上
の考慮を払わなくても検出できる。又、この欠相
検出回路を保護回路等に導くことにより迅速な保
護動作を行うことができる。
第１図は本発明が適用される変換装置の主回路
図、第２図は本発明の一実施例を示すブロツク
図、第３図、第４図は第２図の動作を説明するた
めのタイムチヤート、第５図は本発明の他の実施
例を示すブロツク図、第６図は第５図の実施例の
動作を説明するタイムチヤートである。 １１……Ｕ相サイリスタ、１２……Ｖ相サイリ
スタ、１３……Ｗ相サイリスタ、１４……Ｘ相サ
イリスタ、１５……Ｙ相サイリスタ、１６……Ｚ
相サイリスタ、２１，２６……レベル検出回路、
２２，２８……パルス化回路、２３，２９，３０
……フリツプフロツプ回路、２４，２７……イン
バータ回路、２５，３１……アンド回路。
図、第２図は本発明の一実施例を示すブロツク
図、第３図、第４図は第２図の動作を説明するた
めのタイムチヤート、第５図は本発明の他の実施
例を示すブロツク図、第６図は第５図の実施例の
動作を説明するタイムチヤートである。 １１……Ｕ相サイリスタ、１２……Ｖ相サイリ
スタ、１３……Ｗ相サイリスタ、１４……Ｘ相サ
イリスタ、１５……Ｙ相サイリスタ、１６……Ｚ
相サイリスタ、２１，２６……レベル検出回路、
２２，２８……パルス化回路、２３，２９，３０
……フリツプフロツプ回路、２４，２７……イン
バータ回路、２５，３１……アンド回路。
Claims (1)
- １ サイリスタで構成された変換装置において、
各サイリスタの転流電圧が負の領域に入つたこと
を判別する回路と、その転流電圧に対応するサイ
リスタのゲートパルスをリセツト入力とするフリ
ツプフロツプ回路と、上記２つの回路の出力の論
理積をとる回路とを具備した変換装置を構成する
サイリスタのゲートパルス欠相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3603178A JPS54129317A (en) | 1978-03-30 | 1978-03-30 | Omit phase detecting circuit of converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3603178A JPS54129317A (en) | 1978-03-30 | 1978-03-30 | Omit phase detecting circuit of converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54129317A JPS54129317A (en) | 1979-10-06 |
| JPS6217473B2 true JPS6217473B2 (ja) | 1987-04-17 |
Family
ID=12458337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3603178A Granted JPS54129317A (en) | 1978-03-30 | 1978-03-30 | Omit phase detecting circuit of converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54129317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133468U (ja) * | 1987-02-24 | 1988-08-31 | ||
| JPH01111218A (ja) * | 1987-10-23 | 1989-04-27 | Ricoh Co Ltd | 電源装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113368A (en) * | 1981-01-06 | 1982-07-14 | Toshiba Corp | Washing and drying device in automatic chemical analyzer |
-
1978
- 1978-03-30 JP JP3603178A patent/JPS54129317A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133468U (ja) * | 1987-02-24 | 1988-08-31 | ||
| JPH01111218A (ja) * | 1987-10-23 | 1989-04-27 | Ricoh Co Ltd | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54129317A (en) | 1979-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05292753A (ja) | Ｐｗｍインバータの電流検出方法 | |
| JPS6217473B2 (ja) | ||
| CA2170539C (en) | Accident detection circuit of a voltage-type self-excited power converter | |
| JPS60174088A (ja) | 交流電動機のデジタル制御方式 | |
| JPH06189578A (ja) | 電圧形多相ｐｗｍインバータの制御装置 | |
| US6594162B2 (en) | Inverter device | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| US4041365A (en) | Circuit for detecting a malfunction in an inverter | |
| JPS6341315B2 (ja) | ||
| JPH04262272A (ja) | 三相入力状態判定装置 | |
| SU570164A1 (ru) | Циклоконвектор с многофазным выходом | |
| JPH11275873A (ja) | 共振形インバータ装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JPH0561872B2 (ja) | ||
| JP3198212B2 (ja) | ハイブリッド調相装置とその制御装置 | |
| JPS5866572A (ja) | サイリスタ変換装置の位相制御ゲ−トパルス発生回路 | |
| JP2006320070A (ja) | 交流交流直接変換装置 | |
| JP2002142465A (ja) | 半導体電力変換器 | |
| KR940005494Y1 (ko) | 동기형 교류 서어보 전동기 구동장치 | |
| RU1208995C (ru) | Устройство для управления тиристорным преобразователем | |
| JPH0284072A (ja) | Ｐｗｍ制御方法 | |
| JP3240721B2 (ja) | 電力回生装置 | |
| JPH0328916B2 (ja) | ||
| JPS5936154Y2 (ja) | サイリスタ変換器の位相制御装置 | |
| JPS6179165A (ja) | ロ−タリエンコ−ダを用いたアナログ速度検出方法 |