JP2002142465A - 半導体電力変換器 - Google Patents
半導体電力変換器Info
- Publication number
- JP2002142465A JP2002142465A JP2000332947A JP2000332947A JP2002142465A JP 2002142465 A JP2002142465 A JP 2002142465A JP 2000332947 A JP2000332947 A JP 2000332947A JP 2000332947 A JP2000332947 A JP 2000332947A JP 2002142465 A JP2002142465 A JP 2002142465A
- Authority
- JP
- Japan
- Prior art keywords
- current
- dead time
- gate signal
- positive
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電圧形ブリッジ回路の素子をデッドタイムを
持たせてゲート駆動すると、制御性が低下する。 【解決手段】 電流符号検出回路ＤＥＴは電圧形ブリッ
ジ回路の交流側の電流ｉacの正負極性を判定する。論理
積回路Ｇ１，Ｇ２と反転回路Ｇ３は、素子ＳP，ＳNをデ
ッドタイム０で相補にオン・オフするもとのゲート信号
と電流符号検出回路の検出符号との論理積演算をし、検
出符号が正の時には素子ＳPのみにゲート信号を供給
し、負の時には素子ＳNのみにゲート信号を供給する。
また、電流符号検出回路が交流電流の正負極性変化を検
出したとき、交流電流の流れる側の素子にデッドタイム
分だけ待ってゲート信号を供給すること、さらにデッド
タイムが必要な場合のみに必要な時間だけデッドタイム
をもたせること、電流符号検出回路がヒステリシスを持
つことも含む。
持たせてゲート駆動すると、制御性が低下する。 【解決手段】 電流符号検出回路ＤＥＴは電圧形ブリッ
ジ回路の交流側の電流ｉacの正負極性を判定する。論理
積回路Ｇ１，Ｇ２と反転回路Ｇ３は、素子ＳP，ＳNをデ
ッドタイム０で相補にオン・オフするもとのゲート信号
と電流符号検出回路の検出符号との論理積演算をし、検
出符号が正の時には素子ＳPのみにゲート信号を供給
し、負の時には素子ＳNのみにゲート信号を供給する。
また、電流符号検出回路が交流電流の正負極性変化を検
出したとき、交流電流の流れる側の素子にデッドタイム
分だけ待ってゲート信号を供給すること、さらにデッド
タイムが必要な場合のみに必要な時間だけデッドタイム
をもたせること、電流符号検出回路がヒステリシスを持
つことも含む。
Description
【０００１】
【発明の属する技術分野】本発明は、自己消弧形半導体
素子をスイッチング手段として電力変換する半導体電力
変換器、特に電圧形ブリッジ回路に関する。
素子をスイッチング手段として電力変換する半導体電力
変換器、特に電圧形ブリッジ回路に関する。
【０００２】
【従来の技術】インバータやコンバータ、チョッパをは
じめとして、電圧形ブリッジ回路は多くの電力変換機器
に用いられている。図１０は電圧形ブリッジ回路の１ア
ーム分を示したものであり、一対の自己消弧形半導体素
子ＳP，ＳNの直列回路になるアームを直流回路に接続す
る。
じめとして、電圧形ブリッジ回路は多くの電力変換機器
に用いられている。図１０は電圧形ブリッジ回路の１ア
ーム分を示したものであり、一対の自己消弧形半導体素
子ＳP，ＳNの直列回路になるアームを直流回路に接続す
る。
【０００３】ここでは自己消弧形半導体素子ＳP，ＳNの
例としてＩＧＢＴを示してあるが、ＧＴ０・トランジス
タ・ＦＥＴ等が使われることもある。これを単相交流機
器の場合には２アーム、３相交流機器の場合には３アー
ム接続してブリッジ回路を構成するのが一般的な使用法
である。なお、ダイオードＤP，ＤNは交流出力電流（ま
たは交流入力電流）ｉacで発生する素子への逆極性電流
を迂回・循環させるためのものである。
例としてＩＧＢＴを示してあるが、ＧＴ０・トランジス
タ・ＦＥＴ等が使われることもある。これを単相交流機
器の場合には２アーム、３相交流機器の場合には３アー
ム接続してブリッジ回路を構成するのが一般的な使用法
である。なお、ダイオードＤP，ＤNは交流出力電流（ま
たは交流入力電流）ｉacで発生する素子への逆極性電流
を迂回・循環させるためのものである。
【０００４】このアームのスイッチングは上下のアーム
の半導体素子を交互にオンさせる方法が一般的である。
すなわち、図１１の（ａ）に示すように、２つの半導体
素子のＳPオン・ＳNオフの状態と、ＳPオフ・ＳNオンの
状態を交互に繰り返す。
の半導体素子を交互にオンさせる方法が一般的である。
すなわち、図１１の（ａ）に示すように、２つの半導体
素子のＳPオン・ＳNオフの状態と、ＳPオフ・ＳNオンの
状態を交互に繰り返す。
【０００５】このような制御を行った場合、ターンオン
特性とターンオフ特性の違いの影響などで、ＳPとＳNが
同時にオンしてしまう危険がある。ＳPとＳNが同時にオ
ンすると、直流電圧Ｖdcを短絡した状態となり、半導体
素子の過電流破壊などを引き起こす。このため、一般に
は、図１１の（ｂ）に示すように、ターンオン信号を一
定の微小時間（デッドタイム）だけ遅らせる処理回路を
設ける。
特性とターンオフ特性の違いの影響などで、ＳPとＳNが
同時にオンしてしまう危険がある。ＳPとＳNが同時にオ
ンすると、直流電圧Ｖdcを短絡した状態となり、半導体
素子の過電流破壊などを引き起こす。このため、一般に
は、図１１の（ｂ）に示すように、ターンオン信号を一
定の微小時間（デッドタイム）だけ遅らせる処理回路を
設ける。
【０００６】
【発明が解決しようとする課題】通常、ゲート信号を発
生する際にはデッドタイムの影響は考慮されていない。
従って、デッドタイムを入れた結果として交流電圧の制
御性が低下することになる。例えば、モータ駆動用ＰＷ
Ｍインバータでモータを定速で回転させた場合などにそ
の影響は顕著であり、正確な制御ができなくなることが
知られている。
生する際にはデッドタイムの影響は考慮されていない。
従って、デッドタイムを入れた結果として交流電圧の制
御性が低下することになる。例えば、モータ駆動用ＰＷ
Ｍインバータでモータを定速で回転させた場合などにそ
の影響は顕著であり、正確な制御ができなくなることが
知られている。
【０００７】本発明の目的は、デッドタイムの影響を低
減した半導体電力変換器を提供することにある。
減した半導体電力変換器を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、電圧形ブリッ
ジ回路の交流側電流を監視し、これが正の時には正側の
半導体素子のみに、負の時には負側の半導体素子のみに
ゲート信号を供給するゲート信号処理手段を設けること
で、直流側の短絡を起こすことなくデッドタイムを０に
したスイッチング制御ができるようにしたもので、以下
の構成を特徴とする。
ジ回路の交流側電流を監視し、これが正の時には正側の
半導体素子のみに、負の時には負側の半導体素子のみに
ゲート信号を供給するゲート信号処理手段を設けること
で、直流側の短絡を起こすことなくデッドタイムを０に
したスイッチング制御ができるようにしたもので、以下
の構成を特徴とする。
【０００９】一対の自己消弧形半導体素子を直列接続し
たアーム構成の電圧形ブリッジ回路を有し、前記一対の
素子をオン・オフゲート駆動することによって電力変換
した交流電流出力または交流電流入力を得る半導体電力
変換器において、前記一対の素子のゲート駆動手段は、
前記電圧形ブリッジ回路の交流側の電流の正負極性を判
定する電流符号検出手段と、前記一対の素子をデッドタ
イム０で相補にオン・オフするゲート信号と前記電流符
号検出手段の検出符号との論理積演算をし、該検出符号
が正の時には該一対の素子の正側の素子のみにゲート信
号を供給し、負の時には負側の素子のみにゲート信号を
供給するゲート信号処理手段とを備えたことを特徴とす
る。
たアーム構成の電圧形ブリッジ回路を有し、前記一対の
素子をオン・オフゲート駆動することによって電力変換
した交流電流出力または交流電流入力を得る半導体電力
変換器において、前記一対の素子のゲート駆動手段は、
前記電圧形ブリッジ回路の交流側の電流の正負極性を判
定する電流符号検出手段と、前記一対の素子をデッドタ
イム０で相補にオン・オフするゲート信号と前記電流符
号検出手段の検出符号との論理積演算をし、該検出符号
が正の時には該一対の素子の正側の素子のみにゲート信
号を供給し、負の時には負側の素子のみにゲート信号を
供給するゲート信号処理手段とを備えたことを特徴とす
る。
【００１０】また、前記ゲート信号処理手段は、前記電
流符号検出手段が交流電流の正負極性変化を検出したと
き、該交流電流の流れる側の素子にデッドタイム分だけ
待ってゲート信号を供給するデッドタイム処理手段を備
えたことを特徴とする。
流符号検出手段が交流電流の正負極性変化を検出したと
き、該交流電流の流れる側の素子にデッドタイム分だけ
待ってゲート信号を供給するデッドタイム処理手段を備
えたことを特徴とする。
【００１１】また、前記ゲート信号処理手段は、前記一
対の素子のゲート信号を監視し、前記電流符号検出手段
が交流電流の正負極性変化を検出したとき、デッドタイ
ムが必要な場合のみに必要な時間だけ前記デッドタイム
処理手段のデッドタイムを設定するデッドタイム必要時
間計算手段を備えたことを特徴とする。
対の素子のゲート信号を監視し、前記電流符号検出手段
が交流電流の正負極性変化を検出したとき、デッドタイ
ムが必要な場合のみに必要な時間だけ前記デッドタイム
処理手段のデッドタイムを設定するデッドタイム必要時
間計算手段を備えたことを特徴とする。
【００１２】また、前記電流符号検出手段は、ヒステリ
シスを持たせたことを特徴とする。
シスを持たせたことを特徴とする。
【００１３】
【発明の実施の形態】（実施形態１）前記のように、一
般的なブリッジ回路の場合、電流ｉacが正の場合には電
流はＳPまたはＤNを流れ、逆にｉacが負の場合には電流
はＳNまたはＤPを流れる。すなわち、電流ｉacの符号
（極性）によって、これが正の場合には電流はＳNを流
れることはなく、同様に負の場合にはＳPには電流が流
れない。
般的なブリッジ回路の場合、電流ｉacが正の場合には電
流はＳPまたはＤNを流れ、逆にｉacが負の場合には電流
はＳNまたはＤPを流れる。すなわち、電流ｉacの符号
（極性）によって、これが正の場合には電流はＳNを流
れることはなく、同様に負の場合にはＳPには電流が流
れない。
【００１４】本実施形態は、このことを利用して、電流
の流れ得ないスイッチング素子を常にオフに保つことを
特徴とする。すなわち、電流ｉacの符号によってこれが
正の場合にはＳNを常にオフとしてＳPのみに通常のゲー
ト信号を供給し、同様に負の場合にはＳPを常にオフと
し、ＳNのみに通常のゲート信号を供給する。同時にス
イッチング制御する素子はＳP，ＳNのうちの一方のみと
なるため、デッドタイムを設けなくても直流側を短絡す
る危険はなくなり、デッドタイムを０とすることができ
る。
の流れ得ないスイッチング素子を常にオフに保つことを
特徴とする。すなわち、電流ｉacの符号によってこれが
正の場合にはＳNを常にオフとしてＳPのみに通常のゲー
ト信号を供給し、同様に負の場合にはＳPを常にオフと
し、ＳNのみに通常のゲート信号を供給する。同時にス
イッチング制御する素子はＳP，ＳNのうちの一方のみと
なるため、デッドタイムを設けなくても直流側を短絡す
る危険はなくなり、デッドタイムを０とすることができ
る。
【００１５】具体的な回路例を図１に、同図の回路動作
波形例を図２に示す。デッドタイムを０にした元のゲー
ト信号ＧP0，ＧN0は、ゲート駆動回路の論理積（ＡＮ
Ｄ）回路Ｇ１，Ｇ２を通して素子ＳＰ，ＳＮのオン・オ
フ駆動する。電流符号検出器ＤＥＴは電流ｉACの極性に
なる正負符号を検出し、この電流符号信号と反転（ＩＮ
Ｖ）回路Ｇ３で反転した信号を論理積回路Ｇ１，Ｇ２の
入力とすることで、元のゲート信号ＧP0，ＧN0との間で
論理演算を行う。
波形例を図２に示す。デッドタイムを０にした元のゲー
ト信号ＧP0，ＧN0は、ゲート駆動回路の論理積（ＡＮ
Ｄ）回路Ｇ１，Ｇ２を通して素子ＳＰ，ＳＮのオン・オ
フ駆動する。電流符号検出器ＤＥＴは電流ｉACの極性に
なる正負符号を検出し、この電流符号信号と反転（ＩＮ
Ｖ）回路Ｇ３で反転した信号を論理積回路Ｇ１，Ｇ２の
入力とすることで、元のゲート信号ＧP0，ＧN0との間で
論理演算を行う。
【００１６】このようなゲート信号処理回路を設けるこ
とにより、図２に示すように、元のゲート信号ＧP0，Ｇ
N0はデッドタイムを０にした相補信号にするが、電流ｉ
acが正の期間ではゲート信号ＧPが元の信号ＧP0に一致
したオン・オフ波形になるのに対し、ゲート信号ＧNは
常にオフになる。同様に、電流ｉacが負の期間ではゲー
ト信号ＧNが元の信号ＧN0に一致したオン・オフ波形に
なるのに対し、ゲート信号ＧPは常にオフになる。
とにより、図２に示すように、元のゲート信号ＧP0，Ｇ
N0はデッドタイムを０にした相補信号にするが、電流ｉ
acが正の期間ではゲート信号ＧPが元の信号ＧP0に一致
したオン・オフ波形になるのに対し、ゲート信号ＧNは
常にオフになる。同様に、電流ｉacが負の期間ではゲー
ト信号ＧNが元の信号ＧN0に一致したオン・オフ波形に
なるのに対し、ゲート信号ＧPは常にオフになる。
【００１７】なお、最近のＰＷＭ変換器などでは、ゲー
ト信号の発生部分はディジタル化する傾向にあり、この
種の回路を組み込むのは容易と考えられる。
ト信号の発生部分はディジタル化する傾向にあり、この
種の回路を組み込むのは容易と考えられる。
【００１８】本方式の利点としては、デッドタイムが０
にして制御性を高めることができるのに加えて、スイッ
チング信号を送る回路素子Ｇ１，Ｇ２が常に半数となる
ため１素子あたりの平均スイッチング回数を従来の方式
の１／２にできることが挙げられる。これにより、ゲー
ト駆動回路、特にＰＷＭ波形に変換したゲート駆動回路
での損失を大幅に低減できる。
にして制御性を高めることができるのに加えて、スイッ
チング信号を送る回路素子Ｇ１，Ｇ２が常に半数となる
ため１素子あたりの平均スイッチング回数を従来の方式
の１／２にできることが挙げられる。これにより、ゲー
ト駆動回路、特にＰＷＭ波形に変換したゲート駆動回路
での損失を大幅に低減できる。
【００１９】（実施形態２）実施形態１の構成では、も
とのゲート信号ＧP0，ＧN0のスイッチングのタイミング
と電流ｉACの符号が変わるタイミングが同じ場合（もし
くは非常に近い場合）に図３に示すような不都合が発生
する可能性がある。
とのゲート信号ＧP0，ＧN0のスイッチングのタイミング
と電流ｉACの符号が変わるタイミングが同じ場合（もし
くは非常に近い場合）に図３に示すような不都合が発生
する可能性がある。
【００２０】この例では電流ｉacの符号が正から負へと
変わるタイミングがもとのゲート信号ＧP0，ＧN0のスイ
ッチングのタイミングと同じになってしまっているた
め、素子ＳPとＳNのオン期問が連続してしまう。このた
め、素子ＳPとＳNで直流側を短絡してしまう危険があ
る。また、タイミングが一致しないまでも、デッドタイ
ムよりも短い間隔しかない場合には、素子ＳPとＳNのオ
ン期間の間隔がデッドタイムよりも短くなってしまうこ
とがある。
変わるタイミングがもとのゲート信号ＧP0，ＧN0のスイ
ッチングのタイミングと同じになってしまっているた
め、素子ＳPとＳNのオン期問が連続してしまう。このた
め、素子ＳPとＳNで直流側を短絡してしまう危険があ
る。また、タイミングが一致しないまでも、デッドタイ
ムよりも短い間隔しかない場合には、素子ＳPとＳNのオ
ン期間の間隔がデッドタイムよりも短くなってしまうこ
とがある。
【００２１】これを防ぐためには、電流の符号が変化し
たとき、電流の流れる側の素子に直ちにゲート信号を供
給するのではなく、デッドタイム分だけ待ってからゲー
ト信号を供給すればよい。すなわち、電流符号が変化し
た場制こは、まずそれまでゲート信号を供給していた素
子のゲート信号をオフにし、その後デッドタイム分だけ
待ってから、反対の素子にゲート信号を供給する。
たとき、電流の流れる側の素子に直ちにゲート信号を供
給するのではなく、デッドタイム分だけ待ってからゲー
ト信号を供給すればよい。すなわち、電流符号が変化し
た場制こは、まずそれまでゲート信号を供給していた素
子のゲート信号をオフにし、その後デッドタイム分だけ
待ってから、反対の素子にゲート信号を供給する。
【００２２】上記の動作を実現する例を図４に、またこ
の回路の動作例を図５に示す。図４中のデッドタイム処
理回路Ｇ４，Ｇ５は、検出した電流ｉacの符号信号およ
びそれを反転したものに対し、その立ち上がりをデッド
タイム分だけ遅らせ、これらともとのゲート信号ＧP0，
ＧN0との論理積を回路Ｇ１，Ｇ２に得ることで実際に用
いるゲート信号を生成している。
の回路の動作例を図５に示す。図４中のデッドタイム処
理回路Ｇ４，Ｇ５は、検出した電流ｉacの符号信号およ
びそれを反転したものに対し、その立ち上がりをデッド
タイム分だけ遅らせ、これらともとのゲート信号ＧP0，
ＧN0との論理積を回路Ｇ１，Ｇ２に得ることで実際に用
いるゲート信号を生成している。
【００２３】本実施形態では、素子ＳPとＳNのオン期間
の間は必ずデッドタイム以上になるので、直流側を短絡
する危険はない。電流符号信号にはデッドタイムを入れ
ているが、ＰＷＭ変換器などのスイッチング周波数の高
い変換器ではスイッチング周波数に比較して電流符号の
反転する回数は非常に少ないので、通常のゲート信号に
デッドタイムを入れる方式と比較してデッドタイムに起
因する悪影響を減らすことが可能である。
の間は必ずデッドタイム以上になるので、直流側を短絡
する危険はない。電流符号信号にはデッドタイムを入れ
ているが、ＰＷＭ変換器などのスイッチング周波数の高
い変換器ではスイッチング周波数に比較して電流符号の
反転する回数は非常に少ないので、通常のゲート信号に
デッドタイムを入れる方式と比較してデッドタイムに起
因する悪影響を減らすことが可能である。
【００２４】（実施形態３）上記の実施形態２では、例
えば図６に示す場合のように、本来はデッドタイムが不
要な場所でも電流ｉacの符号が反転するときにデッドタ
イムが入ってしまう。これらの不要なデッドタイムが入
らないようにするための実施形態を以下に示す。
えば図６に示す場合のように、本来はデッドタイムが不
要な場所でも電流ｉacの符号が反転するときにデッドタ
イムが入ってしまう。これらの不要なデッドタイムが入
らないようにするための実施形態を以下に示す。
【００２５】不要なデッドタイムを入れないようにする
には、電流の符号が反転するときにデッドタイムが必要
かどうかを判断し、それに応じてデッドタイム処理を行
えばよい。一例を図７に示す。デッドタイム必要時間計
算部ＣＡＬでは常にゲート信号ＧP，ＧNを監視し、適切
なデッドタイムを設定する。デッドタイム設定のアルゴ
リズムを図８に示す。
には、電流の符号が反転するときにデッドタイムが必要
かどうかを判断し、それに応じてデッドタイム処理を行
えばよい。一例を図７に示す。デッドタイム必要時間計
算部ＣＡＬでは常にゲート信号ＧP，ＧNを監視し、適切
なデッドタイムを設定する。デッドタイム設定のアルゴ
リズムを図８に示す。
【００２６】図８の例はクロック信号を供給されたディ
ジタル回路で実現する方法である。ソフトウェア的に同
様の機能を構成することも可能である。例えば電流符号
が正から負へと変化した場合について説明する。図８の
例では電流符号が正から負へと変化した時点で、それま
でに連続してオフしていた時間（クロック数）がｔof f
に保存されている。この時点で素子ＳPがオンしていた
場合には、ｔoff＝０であるから、信号ＣNのデッドタイ
ムをデッドタイム設定値に設定する。その時点で素子Ｓ
Pがオフしており、オフしている時間がデッドタイム設
定値よりも長い場合には、信号ＣNのデッドタイムを０
に設定する。その時点でＳＰがオフしており、オフして
いる時間がデッドタイム設定値よりも短い場合には、信
号ＣNのデッドタイムをデッドタイム設定値からオフし
ている時間を引いた値に設定する。電流符号が負から正
へと変化した場合も同様である。
ジタル回路で実現する方法である。ソフトウェア的に同
様の機能を構成することも可能である。例えば電流符号
が正から負へと変化した場合について説明する。図８の
例では電流符号が正から負へと変化した時点で、それま
でに連続してオフしていた時間（クロック数）がｔof f
に保存されている。この時点で素子ＳPがオンしていた
場合には、ｔoff＝０であるから、信号ＣNのデッドタイ
ムをデッドタイム設定値に設定する。その時点で素子Ｓ
Pがオフしており、オフしている時間がデッドタイム設
定値よりも長い場合には、信号ＣNのデッドタイムを０
に設定する。その時点でＳＰがオフしており、オフして
いる時間がデッドタイム設定値よりも短い場合には、信
号ＣNのデッドタイムをデッドタイム設定値からオフし
ている時間を引いた値に設定する。電流符号が負から正
へと変化した場合も同様である。
【００２７】以上により、いずれの場合にも必要最小限
のデッドタイムが正しく設定される。
のデッドタイムが正しく設定される。
【００２８】電流の符号が反転する回数に比較して、実
際にデッドタイムが必要になる回数はかなり少ないもの
と思われる。従って、実施形態２のように信号ＣP，ＣN
に常に同じデッドタイムを挿入する場合と比較すると、
本実施形態の方がデッドタイムの影響をより減らすこと
が可能となる。
際にデッドタイムが必要になる回数はかなり少ないもの
と思われる。従って、実施形態２のように信号ＣP，ＣN
に常に同じデッドタイムを挿入する場合と比較すると、
本実施形態の方がデッドタイムの影響をより減らすこと
が可能となる。
【００２９】（実施形態４）上記実施形態１〜３の構成
では全て制御に電流の符号を用いている。電流を検出
し、その符号を直接制御に用いた場合、測定ノイズや電
流の微小振動の影響で、電流符号が反転する際に信号Ｃ
P，ＣNが振動する可能性がある。スイッチング周波数よ
りも高い周波数のゲート信号が発生することも考えられ
るため、これは好ましくない。これを防ぐための電流符
号検出部の構成を図９に示す。検出した電流を適切なヒ
ステリシス幅を持たせたヒステリシスコンパレータＣＯ
Ｍで０と比較することで、電流の微小変化に信号ＣP，
ＣNが反応しないようにする。
では全て制御に電流の符号を用いている。電流を検出
し、その符号を直接制御に用いた場合、測定ノイズや電
流の微小振動の影響で、電流符号が反転する際に信号Ｃ
P，ＣNが振動する可能性がある。スイッチング周波数よ
りも高い周波数のゲート信号が発生することも考えられ
るため、これは好ましくない。これを防ぐための電流符
号検出部の構成を図９に示す。検出した電流を適切なヒ
ステリシス幅を持たせたヒステリシスコンパレータＣＯ
Ｍで０と比較することで、電流の微小変化に信号ＣP，
ＣNが反応しないようにする。
【００３０】
【発明の効果】以上のとおり、本発明によれば、電圧形
ブリッジ回路の交流側電流が正の時には正側の半導体素
子のみに、負の時には負側の半導体素子のみにゲート信
号を供給するゲート信号処理手段を設けるため、以下の
効果がある。
ブリッジ回路の交流側電流が正の時には正側の半導体素
子のみに、負の時には負側の半導体素子のみにゲート信
号を供給するゲート信号処理手段を設けるため、以下の
効果がある。
【００３１】・素子のゲート信号にデッドタイムを挿入
する回数を滅らした変換器が実現でき、これによりデッ
ドタイムの悪影響を低減することができる。
する回数を滅らした変換器が実現でき、これによりデッ
ドタイムの悪影響を低減することができる。
【００３２】・ゲート駆動回路のスイッチング損失を低
減できる。
減できる。
【図１】本発明の実施形態１を示すゲート信号供給回路
図。
図。
【図２】図１の回路の動作波形例。
【図３】図１の回路で不具合が発生する場合の動作波形
例。
例。
【図４】実施形態２を示す図３の不具合を解決するため
の回路図。
の回路図。
【図５】図４の回路の動作波形例。
【図６】図４の回路で不要なデッドタイムが入る場合の
動作波形例。
動作波形例。
【図７】実施形態３を示す無駄なデッドタイムを挿入し
ない回路図。
ない回路図。
【図８】図７のデッドタイム必要時間計算回路のデッド
タイムの設定手順図。
タイムの設定手順図。
【図９】実施形態４を示すヒステリシスコンパレータを
用いた符号検出回路図。
用いた符号検出回路図。
【図１０】電圧形ブリッジ回路の１アーム分回路図。
【図１１】電圧形ブリッジ回路のゲート信号波形例。
ＳＰ，ＳＮ…自己消弧形半導体素子 ＤＥＴ…電流符号検出回路 Ｇ１，Ｇ２…論理積回路 Ｇ３…反転回路 Ｇ４，Ｇ５…デッドタイム処理回路 ＣＡＬ…デッドタイム必要時間計算回路 ＣＯＭ…ヒステリシスコンパレータ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H007 AA05 CA01 CB05 CC03 DB02 DB03 DB12 EA02 FA06 FA09 5H740 AA04 BA11 BB05 JA28 KK01 NN17 5J055 AX27 AX54 AX64 BX16 CX20 DX09 DX55 DX72 DX83 EX06 EX22 EY12 EY17 EZ07 EZ25 EZ66 FX12 FX17 FX36 GX01 GX04
Claims (4)
- 【請求項１】 一対の自己消弧形半導体素子を直列接続
したアーム構成の電圧形ブリッジ回路を有し、前記一対
の素子をオン・オフゲート駆動することによって電力変
換した交流電流出力または交流電流入力を得る半導体電
力変換器において、 前記一対の素子のゲート駆動手段は、 前記電圧形ブリッジ回路の交流側の電流の正負極性を判
定する電流符号検出手段と、 前記一対の素子をデッドタイム０で相補にオン・オフす
るゲート信号と前記電流符号検出手段の検出符号との論
理積演算をし、該検出符号が正の時には該一対の素子の
正側の素子のみにゲート信号を供給し、負の時には負側
の素子のみにゲート信号を供給するゲート信号処理手段
とを備えたことを特徴とする半導体電力変換器。 - 【請求項２】 前記ゲート信号処理手段は、前記電流符
号検出手段が交流電流の正負極性変化を検出したとき、
該交流電流の流れる側の素子にデッドタイム分だけ待っ
てゲート信号を供給するデッドタイム処理手段を備えた
ことを特徴とする請求項１に記載の半導体電力変換器。 - 【請求項３】 前記ゲート信号処理手段は、前記一対の
素子のゲート信号を監視し、前記電流符号検出手段が交
流電流の正負極性変化を検出したとき、デッドタイムが
必要な場合のみに必要な時間だけ前記デッドタイム処理
手段のデッドタイムを設定するデッドタイム必要時間計
算手段を備えたことを特徴とする請求項１または２に記
載の半導体電力変換器。 - 【請求項４】 前記電流符号検出手段は、ヒステリシス
を持たせたことを特徴とする請求項１〜３のいずれか１
項に記載の半導体電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332947A JP4419312B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332947A JP4419312B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002142465A true JP2002142465A (ja) | 2002-05-17 |
| JP4419312B2 JP4419312B2 (ja) | 2010-02-24 |
Family
ID=18809090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332947A Expired - Fee Related JP4419312B2 (ja) | 2000-10-31 | 2000-10-31 | 半導体電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4419312B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352741A (ja) * | 2005-06-20 | 2006-12-28 | Nec Electronics Corp | デッドタイム制御回路 |
| CN101807800A (zh) * | 2010-03-12 | 2010-08-18 | 杭州浙大太阳电气有限公司 | 新型无死区效应的并网桥式逆变器 |
| JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
-
2000
- 2000-10-31 JP JP2000332947A patent/JP4419312B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352741A (ja) * | 2005-06-20 | 2006-12-28 | Nec Electronics Corp | デッドタイム制御回路 |
| CN101807800A (zh) * | 2010-03-12 | 2010-08-18 | 杭州浙大太阳电气有限公司 | 新型无死区效应的并网桥式逆变器 |
| JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4419312B2 (ja) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3547528B1 (en) | Pulse width modulation (pwm) scheme for single shunt motor control | |
| JP2914251B2 (ja) | インバータ装置 | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| JP2012070591A (ja) | モータ制御装置 | |
| JP2002204581A (ja) | 電力用半導体モジュール | |
| JP3998624B2 (ja) | パルス幅変調波形生成方法及び装置 | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| JP2002142465A (ja) | 半導体電力変換器 | |
| US6208541B1 (en) | PWM inverter apparatus | |
| JPH099645A (ja) | インバータ装置 | |
| JPH0698557A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH05184157A (ja) | インバータ装置の出力電圧誤差補正装置 | |
| KR100216868B1 (ko) | 전압형 인버터의 스위칭 회로 및 그 제어 방법 | |
| JPH04289781A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
| JPS6341315B2 (ja) | ||
| JPH0667204B2 (ja) | 電力変換装置 | |
| JP3322069B2 (ja) | 中性点クランプ形インバータのｐｗｍ制御回路 | |
| EP1197757A2 (en) | Inverter | |
| JPH06153518A (ja) | 並列接続インバータにおける電流バランス制御方法およびその方法を使用したインバータ装置 | |
| JP2002354832A (ja) | 電力変換装置 | |
| JPH09163753A (ja) | 電力変換器の指令電圧補正装置 | |
| JP3206218B2 (ja) | 電圧形インバータの瞬時値制御方式 | |
| JP3352646B2 (ja) | モータ駆動装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4419312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |