JPS5936154Y2 - サイリスタ変換器の位相制御装置 - Google Patents

サイリスタ変換器の位相制御装置

Info

Publication number
JPS5936154Y2
JPS5936154Y2 JP17473377U JP17473377U JPS5936154Y2 JP S5936154 Y2 JPS5936154 Y2 JP S5936154Y2 JP 17473377 U JP17473377 U JP 17473377U JP 17473377 U JP17473377 U JP 17473377U JP S5936154 Y2 JPS5936154 Y2 JP S5936154Y2
Authority
JP
Japan
Prior art keywords
circuit
phase
signal
pulse
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17473377U
Other languages
English (en)
Other versions
JPS5499563U (ja
Inventor
晴久 井野口
宏行 広瀬
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP17473377U priority Critical patent/JPS5936154Y2/ja
Publication of JPS5499563U publication Critical patent/JPS5499563U/ja
Application granted granted Critical
Publication of JPS5936154Y2 publication Critical patent/JPS5936154Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Description

【考案の詳細な説明】 本考案は周波数変換設備、直流送電設備におけるサイリ
スタ変換器の制御装置に関するものである。
周波数変換設備や直流送電設備のサイリスタ変換器を起
動するには、一般に2個の直列接続サイリスタを点弧す
るバイパスペア状態にして正常運転に移行するように構
成されている。
従来、第1図に示す三相グレーツ接続サイリスク変換器
を制御する制御装置は第2図に示す回路で行なわれてお
り、公知の技術である。
この装置は三相交流電源のR相をバイパスペア状態とし
てから起動する構成であり、以下、添付図面を参照して
、従来技術σ)作用および欠点について説明する。
第1図および第2図において、1〜6はサイリスク、7
は遅延回路、8,13〜18はアンド回路、9はフリツ
プフロツプ回路、10は否定回路、11はパルス化回路
、12はパルス発生回路、19〜21はオア回路をそれ
ぞれ示している。
まず、第2図の位相制御装置に運転指令を与えると、こ
の信号はパルス化回路11でパルスとなリ、オア回路2
0.21を介してU相、X相バルブにゲート信号として
与えられ、変換器はR相がバイパスペア状態となる。
一方、運転指令を遅延回路7で遅らせ、この出力とパル
ス発生回路12から発生するU相または、X相ハフ1/
スのオア信号、すなわち、オア回路19の出力がロジッ
ク〔1〕になった時点で、アンド回路8の動作条件が満
足され、フリップ・フロップ回路9が動作する。
サイリスタ変換器の位相制御装置はこのフリップ・フロ
ップ回路の信号を得て動作するためこれをデブロック信
号(以下、DEB信号と略記する)と呼ぶことにする。
このDEB信号はアンド回路13〜18に入力されてお
り、このアンド回路のもう一方の入力は、パルス発生回
路12の出力すなわち、U相〜Z相ノ〈ルス信号で、こ
のDEB信号がロジック〔1〕になった時点から、これ
らのパルス信号はそれぞれ対応する変換器のパルプにゲ
ート信号として与えられることになる。
ここで、パルス発生回路12からのパルスはDEB信号
がロジック〔l〕になる以前は点弧角が90度近傍に設
定されるのが一般である。
この90度近傍に設定する理由は後述するが、点弧角が
90度であるときの変換器がインバータとして起動され
る場合のタイムチャートを第3図に示す。
第3図においてAは相電圧を示し、太線で画かれたもの
は各相電流の転流動作を表わし、Bは各信号のタイムチ
ャート、CはX相バルブのアノード・カソード間電圧を
示す。
第3図のタイムチャートから明らかなように、DEB
信号が〔1〕 になった時点から電気角で60度(以
下電気角を承略して記す)後にX相ババルブからZ相バ
ルブへの転流動作が行われるが、いま、変換器はインバ
ータとしてデブロックしようとしているので、一般に直
流回路には直流電流が流れており、この電流はバイパス
ペア相を形成しているU相バルブ、X相バルブを通して
流れている。
従って、この状態でX相パルプから2相バルブへの転流
が行なわれる。
この時のX相バルブの転流余裕角γは30度から転流型
なり角Uを引いた値となる。
一般に、変換器は半導体素子サイリスタで構成されてい
るため、余裕角は50Hzベースで約20度位になって
いる。
また、サイリスタを保護する目的で電源インピーダンス
(転流インピーダンス)を負荷の10〜20%程度とす
るため、直流電流が100%流れている全負荷状態でデ
ブロックすることは転流余裕角γを確保することが出来
ないために、無理にデブロックすると転流失敗を起こす
一般的には起動時、転流失敗せずにデブロック出来る直
流電流は全負荷時の40〜50%程度である。
従来、点弧角をデブロック時に90度近傍に設定するの
は90度の時の直流電圧は、その平均値が殆んど零とな
るためであり、直流回路、交流回路にじよう乱を与えず
、円滑な起動をすることが出来る点にある。
その反面、直流電流が100多の全負荷状態では転流失
敗せずにデブロックすることはできないという欠点があ
った。
したがって、従来技術では直流電流が100%の全負荷
状態にて起動させるためには点弧角を進めて、デブロッ
ク時に充分な転流余裕角を確保する必要があるが、この
場合も、直流電圧の平均値が零でなくなるため、直流回
路、交流回路にじよ5乱を与える欠点があった。
本考案は上記の欠点を除去するためになされたもので、
起動時に変換器のバルブに充分な余裕角を持たせ、転流
失敗することなく変換器を円滑に起動する位相制御装置
を提供することを目的とする。
以下、第4図および第5図を参照して本考案の位相制御
装置の作用を説明する。
第4図は本考案の位相制御装置のブロック図で、第2図
の従来の構成に対して、オア回路19に入力するパルス
信号の位相を、バイパスペア相に対して120度遅れの
相に接続された点が異る。
第5図は第3図に対応して示した本考案の装置のタイム
チャートである。
この場合も簡単のために、R相がバイパスペアである時
にデブロックする方法として説明する。
第4図において、運転指令を与えると、オア回路20,
21を介してR相にバイパスペア相が形成される。
遅延回路70時限後、V相パルスまたはY相パルスに同
期して、デブロックされることが判る。
この関係を同じく、点弧角が90度としてタイムチャー
トを示したものが第5図である。
このタイムチャートではデブロック時、U相バルブから
W相バルブへ転流がなされているが、この時、U相の余
裕角γは900から転流型なり角Uを引いた値となる。
第5図から明らかなように、第3図と比較して充分な転
流余裕角を確保することが出来る。
すなわち、オア回路19、アンド回路8の働きにより、
起動時、バイパスベア相に対して120度遅れの相に接
続されたバルブから、順次、パルス発生回路からのパル
スをゲート信号として与えて起動することにより、直流
電流が100%の全負荷状態でも充分な転流余裕角が確
保することができ、また、その点弧角を90度近傍に設
定することにより、その直流電圧が殆んど零であるため
、直流回路、交流回路にじよ5乱を与えずに、バイパス
ペア相からのデブロックを行うことが可能である。
さらに、変換器が直流回路に対して、1個の場合には、
従来装置でも、直流電流の小さい領域で起動することは
可能であるが、第6図に示すような、直流回路に対して
、変換器が複数個直列接続されている場合には本考案に
よる装置が一層その効果を発揮する。
すなわち、複数個の変換器が直列に接続され、その中の
いくつかが既に運転されている状態で、残りの変換器が
バイパスペア状態で、且つ、直流電流が100多負荷で
あると仮定すると、従来装置ではバイパスペア状態の変
換器をデブロックすることは転流失敗を招くとともに、
これを防止するために直流電流を減少させることが考え
られるが、周波数変換設備、直流送電設備では連系運転
させて電力を融通しているため、その電力を減少させて
デブロックすることは事実上不可能と言える。
また点弧角を90度より進めてデブロックすることは、
前述の如く直流回路、交流回路にじよ5乱を与えること
となる。
本考案の装置を用いることによって、このような状況に
おいても、融通電力を減少させることなく、転流失敗を
起こさない充分な余裕角を確保してサイリスク変換器を
起動させることが出来る。
【図面の簡単な説明】
第1図はサイリスタ変換器の回路図、第2図は従来のサ
イリスタ変換器の位相制御装置の回路図、第3図は従来
装置の動作を説明する図、第4図は本考案のサイリスタ
変換器の位相制御装置の回路図、第5図は第4図の装置
の動作を説明する図、第6図はサイリスタ変換器の使用
例を示す図である。 1〜6・・・・・・サイリスタ、7・・・・・・遅延回
路、8゜13〜18・・・・・・アンド回路、9・・・
・・・フリラフ・フロップ回路、10・・・・・・否定
回路、11・・・・・・パルス化回路、12・・・・・
・パルス発生回路、19〜21・・・・・・オア回路、
22・・・・・・三相交流電源、23. 24・・・・
・・サイリスタ変換器、25・・・・・・DCリアクト
ル。

Claims (1)

    【実用新案登録請求の範囲】
  1. 三相交流電源の相電圧が零になる瞬間毎に位相制御用パ
    ルスを発生するパルス発生回路と、このパルス発生回路
    より発生する位相が互いに電気角で180度異6z個の
    パルス信号が与えられる第1のオア回路と、運転指令信
    号が与えられて瞬時パルスを発生するパルス化回路と、
    遅延回路を介して前記運転指令信号を一方入力とし、前
    記第1のオア回路の出力を他方入力とする第1のアンド
    回路と、この第1のアンド回路の出力をセット側端子に
    入力し、否定回路を介して前記運転指令信号の否定信号
    をリセット側端子に入力するフリップ・フロップ回路と
    、前記パルス発生回路より発生する各相のパルス信号を
    一方入力とし、前記フリップ・フロップ回路の出力信号
    を他方入力とする6個のゲート信号用アンド回路と、こ
    の6個のゲート信号用アンド回路の中、前記パルス発生
    回路より発生するパルスの位相が互いに電気角でiso
    度異るパルス信号に対応する2個のゲート信号用アンド
    回路の各出力を一方入力とし、前記パルス化回路の信号
    を他方入力とする第2、第3のオア回路とを具備し、こ
    の第2、第30オア回路の出力および第2、第3のオア
    回路が接続されない4個の前記ゲート信号用アンド回路
    の出力をサイリスタのゲート信号として、三相グレーツ
    接続サイリスタ変換器を制御し、且つ、三相グレーツ接
    続変換器をバイパスペア状態にして起動後、正常運転に
    移行するサイリスタ変換器の位相制御装置において、前
    記第2、第3のオア回路の出力をバイパスペア相信号と
    し、起動時のバイパスペアに選ばれた相に対して、電気
    角で120度遅れの相のハフ7ス信号を前記第1のオア
    回路の入力とし、前記バイパスペア相に対して、電気角
    で120度遅れの相に接続されたサイリスタから順次点
    弧して起動することを特徴とするサイリスタ変換器の位
    相制御装置。
JP17473377U 1977-12-24 1977-12-24 サイリスタ変換器の位相制御装置 Expired JPS5936154Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17473377U JPS5936154Y2 (ja) 1977-12-24 1977-12-24 サイリスタ変換器の位相制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17473377U JPS5936154Y2 (ja) 1977-12-24 1977-12-24 サイリスタ変換器の位相制御装置

Publications (2)

Publication Number Publication Date
JPS5499563U JPS5499563U (ja) 1979-07-13
JPS5936154Y2 true JPS5936154Y2 (ja) 1984-10-05

Family

ID=29181630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17473377U Expired JPS5936154Y2 (ja) 1977-12-24 1977-12-24 サイリスタ変換器の位相制御装置

Country Status (1)

Country Link
JP (1) JPS5936154Y2 (ja)

Also Published As

Publication number Publication date
JPS5499563U (ja) 1979-07-13

Similar Documents

Publication Publication Date Title
Wheeler et al. Matrix converters: A technology review
US5168437A (en) Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination
US4642751A (en) Hidden DC-link AC/AC converter using bilateral power switches
US3641356A (en) Static converter station for high voltage
JPH0357117Y2 (ja)
JPS588668B2 (ja) 電力変換装置
JPH09149660A (ja) Pwm制御インバータの制御装置
JPS5936154Y2 (ja) サイリスタ変換器の位相制御装置
US4129818A (en) Excitation control apparatus suited for normal stop operation of synchronous generators
US3803476A (en) Logic control apparatus to control the firing angle of valves in a converter
US3422338A (en) Reversible current converter for selective direction of current flow through d.c. load and including choke coil with unidirectional current flow
US3766465A (en) Electrical apparatus to control the extinction angle of valves of a converter
JPH0363310B2 (ja)
US3766464A (en) Selection of a reference valve in a converter under special operating conditions
JPS6035892B2 (ja) 電力変換装置
US3764884A (en) Voltage to time conversion apparatus for an electrical converter
US3835365A (en) Control equipment for an electronic power convertor
US3764882A (en) Control apparatus for the prevention of premature firing of valves of a converter
EP0117526B1 (en) Method and system for terminating inverter operation of a converting device
RU2067311C1 (ru) Устройство для управления многофазным инвертором
JPS594945B2 (ja) サイクロコンバ−タ装置
JP2641852B2 (ja) 周波数変換装置
JPH0221233B2 (ja)
JPS6238959B2 (ja)
JPS58195476A (ja) 電流形インバ−タ