JPH0363310B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、一般に時限波形発生器、特に電力
変換装置中のサイリスタを制御する際に使用する
のに適した時限波形発生器に関するものである。

先行技術についての説明 サイリスタで構成された多相ブリツジ変換装置
を使用して、直流電動機を運転するための可調節
直流電源を提供する。例えば、デユアル・コンベ
ータを使用して、けん引式エレベータ装置の直流
駆動電動機の可調節電源を提供できる。エレベー
タはきびしい設計パラメータを固体コンバータに
課する。その理由は、エレベータが通常電源から
或は緊急用電源から満足に作動することを要求さ
れるからである。コンバータは、通常電源で起り
得る過渡状態を上手に処理することが期待され、
かつまた大抵の緊急用電源の諸波形中に存在する
猛烈なノツチ雑音も上手く処理することが期待さ
れる。電源の過度状態およびノツチ雑音によつて
最も悪影響を及ぼされそうな諸機能は、時限波形
機能および位相モニタ機能である。コンバータ中
の時限波形は、位相制御器と電力コンバータの同
期を確実にとるために、多相電源へ正確に関連付
けられなければならない。位相制御器は、サイリ
スタの導通角すなわち点弧角を制御し、かつ各サ
イリスタが所定の電気角すなわちエンド・ストツ
プ間で確実に点弧されるようにする。時限波形の
歪を低減するための従来の方法は進ませられた信
号を選びかつこの信号を移相回路へ印加し、この
位相回路が信号を所望位相位置に移相し戻すこと
である。

位相モニタ機能は、過度状態またはノツチ雑音
を正しく解決してそれらが欠相や不適当な相順で
なく従つて電力コンバータを不必要に停止させて
はならない。

従つて、この発明の目的は、電力ラインに過渡
状態がある通常電源或は波形中にひどいノツチ雑
音がある緊急用電源で上手く作動する改良された
時限波形発生かつ位相モニタ装置を提供すること
が望ましい。

この目的に鑑み、この発明は、交流電源と、こ
の交流電源と同期した第１正弦波信号を供給する
トランスジユーサ手段とによつて給電されるシス
テム中の時限波形発生器において、前記第１正弦
波信号より所定の電気角だけ遅れた時限波形を供
給する移相回路を備え、この移相回路はフイルタ
回路網およびヒステリシス回路を含み、前記フイ
ルタ回路網は前記第１正弦波信号をろ波してこれ
よりも第１電気角だけ遅れた第２正弦波信号を供
給しかつ前記第１電気角が前記所定の電気角より
も小さいように選ばれ、前記ヒステリシス回路は
前記第２正弦波信号に応答して前記時限波形を発
生しかつ前記時限波形を前記所定の電気角マイナ
ス前記第１電気角に等しい第２電気角だけ遅ら
せ、もつて前記時限波形を前第１正弦波信号より
も前記所定の電気角だけ遅らせるように選ばれた
所定の閾値を持つことを特徴とする時限波形発生
器にある。

発明の要点 一言で云えば、この発生は、固体電力コンバー
タで使用するのに適したデイジタル時限波形を供
給する改良された時限波形発生器を開示する。時
限波形は、多相電源の波形中に過渡状態やノツチ
雑音があるにもかゝわらず、正確に形成されかつ
適当な持続時間を持つている。各デイジタル時限
波形は、従来の単一ステツプ式と違つて、第１ス
テツプおよび第２ステツプの２ステツプで正弦波
基準波形に対する所望の電気角へ移相される。第
１ステツプは正弦波基準波形をろ波してその中の
大部分の波形歪を除去する。このろ波ステツプ
は、正弦波基準波形を減衰させて移相し、所望の
移相よりも少し小さい移相を行なうように選ばれ
る。ろ波された信号はその後ヒステリシス回路へ
印加される。このヒステリシス回路は移相の第２
ステツプを行ないかつ所望のデイジタル時限波形
を供給する。シユミツト・トリガ増幅器のような
ヒステリシス回路は、所望の移相の残りの部分を
提供するようにセツトされた閾値を持つ。ろ波ス
テツプおよびヒステリシス・ステツプは、正弦波
基準波形のろ液後もまた存在する歪の振幅がヒス
テリシス回路の閾値よりも小さく、もつてろ波さ
れた正弦波の複数のゼロ交差点を除外し従つて偽
のデイジタル信号が発生するのを防止するよう
に、整合される。この発明は、幾つかの時限波形
を論理的に関係付け新しく改良した欠相および相
順検出器を提供するための手段も含む。

以下、この発明の一実施例を添付図面について
説明する。

望ましい実施例の説明 第１図はこの発明の時限波形発生器を利用でき
る変換装置１０を示す。この変換装置１０をエレ
ベータ装置に適用した場合について図示しかつ説
明するが、他の用途にも等しく適用できるので、
上述した特定の例に制限されるべきではない。

詳しく説明すれば、変換装置１０は、電機子１
４および界磁巻線１６を有する直流駆動電動機１
２を含む。電機子１４は可調節直流電源へ電気的
に接続されている。この直流電源は図示のような
デユアル・コンバータ１８でも良いし或は単一の
コンバータでも良い。

デユアル・コンバータ１８は、互に逆並列に接
続された３相全波整流素子ブリツジであり得る第
１コンバータ・バンクＩ、第２コンバータ・バン
クをそれぞれ含む。各コンバータ・バンクは複
数個の固体制御整流素子を含む。例えば、コンバ
ータ・バンクは交流回路と直流回路の間で電力
を互換するように接続された制御整流素子Q1，
Q2，Q3，Q4，Q5およびQ6を含む。交流回路は
交流電源２２並びにライン導体Ａ，ＢおよびＣを
含む。直流回路は母線３０および３２を含み、こ
れらの母線３０および３２へ直流駆動電動機１２
の電機子１４が接続されている。デユアル・オン
バータ１８は、制御整流素子の導通角すなわち点
弧角を制御することにより電機子１４へ印加され
る直流電圧の値を調節できるのみならず、所望時
にどちらかのコンバータ・バンクを選んで作動さ
せることにより電機子１４に流れる直流電流の方
向を反転させることもできる。第１コンバータ・
バンクが動作している場合電機子１４の電流は
母線３０から母線３２流れるが、第２コンバー
タ・バンクが動作している場合電流は母線３２
から母線３０へ流れる。

直流駆動電動機１２の界磁巻線１６は直流電源
３４へ接続されており、この直流電源３４は第１
図では電池として表わされているか、単一のコン
バータのような任意適当な電源を使用してもよ
い。

直流駆動電動機１２は破線３６で示した駆動軸
を含み、この駆動軸３６へ駆動網車３８が取り付
けられている。この駆動網車３８へ掛け渡されて
いるロープ４２は、その一端にエレベータかご４
０が、そしてその他端につり合いおもり４４が結
ばれている。エレベータかご４０は、階４７のよ
うな複数の階（これらの階にエレベータかごが就
役する）がある建物の昇降路４６中に配置され
る。

エレベータかご４０の運転モードおよび昇降路
４６中のその位置は乗場選択器４８で制御され、
この乗場選択器４８は電機子１４および直流駆動
電動機１２へ印加される電圧の極性を選ぶ。電機
子１４へ印加される直流電圧の値は適当な速度パ
ターン発生器５０から供給される速度指令信号
VSPに応答する。

速度パターン発生器５０は、乗場選択器４８か
らの信号に応答して速度指令信号すなわち速度パ
ターン信号VSPを供給する。適当な乗場選択器
および速度パターン発生器は英国特許第1344404
号に示されている。

速度指令信号VSPに応答してエレベータかご
４０の速度従つて位置を制御するための適当な制
御ループは、エレベータかご４０実速度に応答す
る信号を供給する回転速度計５２を含む。速度指
令信号VSPは速度パターン処理器５４で処理さ
れ、処理された速度指令信号VSP′は誤差増幅器
５６中で回転速度計５２からの実速度信号と比較
される。出力信号RBは、電流比較回路６０によ
り動作中のコンバータ・バンクを流れる実際の電
流と比較される。適当な速度パターン処理器は同
日付で出願した特願昭55−101382号（特公昭61−
53982号公報）に開示されており、また誤差信号
を適切に補償することは英国特許第1555520号に
開示されている。

変換装置１０は、電流帰還を使つてコンバータ
を事実上電流増幅器として作動させるために、閉
電流ルーブ・モードで作動される。電流比較回路
６０は、英国特許第1431832号に開示したものと
同じであつて良いのでこゝでは詳しく説明しな
い。

誤差信号VCは位相制御器８０へ印加され、こ
の位相制御器８０は第１コンバータ・バンク、
第２コンバータ・バンクへそれぞれ点弧パルス
FP，FPを供給する。点弧パルスは誤差信号
VCに応答して制御整流素子の点弧角を制御する。
コンバータ・バンクの切換え従つてどちらのコン
バータ・バンクを動作させるべきかを選ぶことは
スイツチング信号Q₀および₀に応答する。位相
制御器８０とデユアル・コンバータ１８の同期状
態を維持するために、点弧角は所定の両限界すな
わり両エンド・ストツプ間に維持される。両バン
ド・ストツプは整流エンド・ストツプおよび反転
エンド・ストツプと称される。信号ESPは反転エ
ンド・ストツプに達する時位相制御器８０によつ
て供給され、電流比較回路６０へ印加される。こ
の電流比較回路６０は、反転エンド・ストツプ状
態に強制する信号BSを供給する。位相制御器８
０（その若干の部分は同日付で出願した特願昭55
−101381号（特公昭61−37865号公報）に基づい
て構成できる）は、電圧制御発振器（VCO）８
２、この発明の時限波形発生器８４、リング・カ
ウンタ８６、合成関数発生器８８および電源モニ
タ８９を含む。位相制御器８０の出力ゲート・ド
ライバ９０へ印加され、このゲート・ドライバ９
０はどちらのコンバータ・バンクが動作している
かによつて点弧パルスFPまたはFPを供給す
る。ゲート・ドライバ９０は上述した英国特許第
1431832号または同日付で出願した特願昭55−
101384号（特開昭56−22572号公報）に記載した
ものと同じであつて良い。

第２図は、この発明の時限波形発生器８４と諸
時限信号を所定の仕方で理論的に関係付けること
により欠相または逆相を検出する電源モニタ８９
とを例示する回路略図である。

時限波形発生器８４の主な機能は、合成関数発
生器８８で利用される諸論理信号を供給すること
である。制御整流素子Q1〜Q6の各々はそれぞれ
線間電圧V_AC，V_BC，V_BA，V_CA，V_CB，v_ABが正で
ある間に点弧されなければならない。時限波形発
生器８４は相電圧Ａ，ＢおよびＣで開始すること
により上述した線間電圧に関連した諸論理信号を
供給する。相電圧は線間電圧に対して所定の角度
関係を持つている。相電圧Ａ，ＢおよびＣすなわ
ち第１図に示したライン導体Ａ，ＢおよびＣから
の電圧の各々は、それぞれ移相回路２３０，２３
２，２３４へ個別に印加される。これらの移相回
路２３０，２３２および２３４は全部同じ構成で
よいので、相電圧Ａに関係した移相回路２３０だ
けを第３図に詳しく示す。

変圧器のような適当なトランスジユーサ手段
（図示しない）は適当な値の基準波形φA，φBお
よびφCを供給し得る。これらの基準波形は相電
圧Ａ，ＢおよびＣと同期した正弦波である。基準
波形φAは第３図に例示されており、この第３図
は時限波形発生器８４から供給される諸論理信号
の発生方法を明らかにするグラフである。基準波
形φBおよびφCに応答して時限波形も同様に発生
され、得られた時限波形はシーケンスＡ，Ｂおよ
びＣで120℃（電気角）離れて開始される。

詳しく説明すれば、基準波形φAは位相兼ヒス
テリシス回路２３９へ印加され、この位相兼ヒス
テリシス回路２３９は所望の雑音不感性（noise
immunity）を得るために２ステツプで総所望移
送を行なう。第１ステツプはフイルタ回路網２４
０を含み、このフイルタ回路網２４０は正弦波の
基準波形φAを減衰させて所定の電気角だけ遅ら
せる。所定の移相は総所望移相よりも小さく慎重
に選ばれる。例えば、もし総所望移相が60°なら
ば、フイルタ回路網２４０は55°の移相を行なう
ように選ばれ得る。第３図に例示したように、フ
イルタ回路網２４０は基準波形φAよりも小さく
て電気角θだけ遅れた正弦波信号ADを出力す
る。

基準波形φAの移相プロセスによつて大部分の
高調波は大幅に減衰されるが、少し歪んだ基本波
が残り、その結果得られた正弦波信号ADはもし
高利得増幅器または電圧コンパレータへ印加され
るならば誤情報を与えることになるかもしれない
が充分な雑音を含む。従つて、この発明は、ろ波
ステツプを、正弦波信号AD中に残つている歪の
振幅を超える閾値を持つたヒステリシス回路２４
８と結合する。正弦波信号AD中の高周波リンギ
ングまたは雑音を超えるように閾値を選ぶことに
加えて、ろ波機能で開始された移相を完了するこ
とが更に選ばれる。前述した例では、ヒステリシ
ス機能は、ゼロ交差点を5°だけ移相し、もつて
55°＋5°＝60°の総所望移相を行なうように選ばれ
る。第３図では、信号X′がヒステリシス回路２
４８の出力を表わし正弦波信号ADに比べて電気
角αだけ遅れている。従つて、基準波形φAと移
相兼ヒステリシス回路２３９によつて供給される
デイジタル信号X′との間の総移相は（θ＋α）
である。

第４図は第３図に示した正弦波信号ADのゼロ
交差部分を例示するグラフであり、基準波形φA
中の雑音がろ波ステツプで大幅に減衰されるが正
弦波信号ADが振幅300の高周波分を含み得るこ
とを例示するために大幅に拡大されている。もし
正弦波信号ADをヒステリシスの無い電圧コンパ
レータへ印加すべきならば、複数のゼロ交差点が
生じ得る。例えば、正弦波信号ADの正方向性部
分ではゼロ交差点３０２，３０４および３０６が
生じ、そして負方向性部分ではゼロ交差点３０
８，３１０および３１２が生じる。従つて、信号
X′は短期間正になつて正信号３１４を提供し、
その後この正信号３１４は素早く終らされる。そ
して他の正信号３１６が再び提供され、この正信
号３１６が終るとまもなく短い正信号３１８がま
た提供される。このようにして誤デイジタル情報
が提供される。

ヒステリシス回路２４８は第４図に示したよう
な所定の正閾値＋etおよび負閾値−etを持ち、こ
れらの正閾値および負閾値の大きさ３２０は雑音
分の値300を超える。従つて、スイツチング点を
ゼロ、ラインからオフセツトすることにより、複
数のゼロ交差点は重要でなくなり、そして信号
X′は第４図に３２２で示した形態をとる。この
正信号３２２は、正弦波信号すなわち第１時限波
形ADが正閾値＋etと交差する時ターンオンし、
そして正弦波信号ADが負閾値−etと交差する時
ターンオフする。ヒステリシス回路２４８は正弦
波信号ADに比べて正信号３２２を電気角αだけ
遅らせ、この電気角αは信号すなわちデイジタル
時限波形X′を基準波形φAとの所望移相に電気角
θとαの和を等しくさせるように予め定められ
る。

信号すなわち耐雑音時限波形X′は、合成関数
発生器８８で使用するための論理信号ＸおよびＸ
へ変換される。同様に、第２図に示した移相回路
２３２は時限波形Y′並びに論理信号Ｙおよび
を供給し、そして第２図に示した移相回路２３４
は時限波形Z′並びに論理信号Ｚおよびを供給す
る。論理信号Ｘ，，Ｙ，，Ｚおよび並びに
その相対位置は第５図に示されている。

第２図に示した移相回路２３０に説明を戻せ
ば、フイルタ回路網２４０は抵抗２４２および２
４４並びにコンデンサ２４６から成るRCフイル
タ兼移相回路を含み得る。フイルタ回路網２４０
の出力は、シユミツト・トリガとして接続された
演賛増幅器２５０を含み得るヒステリシス回路す
なわち電圧コパレータ２４８へ印加される。抵抗
２４４演賛増幅器２５０の非反転入力端子へ接続
されている。帰還抵抗２５２は演算増幅器２５０
の出力端子と非反転入力端子の間に接続されてい
る。反転入力端子はアースされている。動作状態
の遷移時を除けば演算増幅器２５０が飽和してい
るので、フイルタが適正に働くためにはダイオー
ド２５１および２５３が必要である。演算増幅器
２５０の出力端子は、抵抗２５４を介して正の単
方向電源（＋）へ接続されており、かつダイオー
ド２５６、抵抗２６０並びにインバータ２６２お
よび２６４を介して出力端子Ｘへも接続されてい
る。抵抗２５８は、その一端がダイオード２５６
と抵抗２６０の接続点へ接続され、かつその他端
がアースされている。インバータ２６２と２６４
の接続点は出力端子へ接続されている。第５図
に示したように、出力端子Ｘは論理信号Ｘを供給
し、この論理信号Ｘは線間電圧V_ACと関連付けら
れた一連のスペース付論理値１信号２８０，２８
２などから成り、そしてその相補論理信号は論
理信号Ｘ間の“スペース”中に現われる一連のス
ペース付論理値１信号284286などを提供する。

同様に、第２図にブロツク図で示した移相回路
２３２は基準波形φBに応答し、論理信号Ｘおよ
びの位相が線間電圧V_ACと関連付けられるのと
同じ仕方で線間電圧V_BAと位相が関連付けられる
論理信号Ｙおよび（第５図）を供給する。

移相回路２３４は基準波形φCに応答して第５
図に示した論理信号Ｚおよびを供給し、これら
の論理信号は論理信号Ｘおよびが線間電圧V_AC
と関連付けられるのと同じ仕方で位相で線間電圧
V_CBと関連付けられる。

６つの論理信号Ｘ，，Ｙ，，Ｚおよびの
各々は、リング・カウンタ８６からの６つの論理
信号０〜５と理論的に組み合させれ、デユアル・
コンバータ１８のコンバータ・バンクおよび
各々の６個の制御整流素子のための整流エンド・
ストツプおよび反転エンド・ストツプを提供す
る。

多相交流電源２２の諸波形と適切に同期させら
れた耐雑音性の時限波形X′〜Z′を供給することに
加えて、この発明は欠相と不適当な相順との一方
もしくは両方を検出する低価格であるが信頼でき
る検出器を提供するために時限波形をどのように
使用すれば良いかを開示する。時限波形X′，
Y′およびZ′は、相順が適切な時、この順序X′，
Y′，Z′で120°離れて開始させられる。更に、一度
開始させられると、時限波形は120°より長い期間
例えば180°接続する。従つて時限波形が開始また
は終了させられる毎に、他の２つの相のうちの選
ばれた１つの相から特定の時限波形を提示すべき
である。この発明は適切な時限波形を理論的に関
係付けて信号Ｗを供給することである。この信号
Ｗは、欠相が無くしかも相順が正しい時には所定
の第１論理レベルにあるが、それ以外の時には第
２論理レベルにある。信号Ｗが第２論理レベルに
ある時、それは例えば動作を禁止するために使用
され得る。

詳しく説明すれば、第５図は、時限波形X′，
Y′，およびZ′並びにそれらの関係を例示する。時
限波形X′が時点３３０で高レベルになる時、時
限波形Z′は論理値１レベルにあるべきである。時
限波形Y′が時点３３２で高レベルになる時、時
限波形X′は論理値１レベルにあるべきである。
時限波形Z′が時点３３４で高レベルになる時、時
限波形Y′は論理値１レベルにあるべきである。
従つて、時点３３０，３３２，３３４での立上り
を使つて、それぞれ時限波形Z′，X′，Y′に質問
ないしチエツクを行なう信号FFZ，FFX，FFY
を供給できる。立上り３３０，３３２，３３４に
それぞれ応答する信号FFZ，FFX，FFYは第５
図に３３６，３３８，３４０で示される。質問の
ために時限波形の前縁が使用されるこの発明の一
実施例は第２図に示されている。しかしながら、
時限波形X′，Y′およびZ′の立下りを使用してこ
の場合には時限波形Y′，Z′およびX′に質問する
質問信号を発生させても良いことを理解された
い。

詳しく説明すれば、電源モニタ８９は、フリツ
プフロツプ３４２，３４４および３４６のような
第１，第２および第３の記憶素子を有する位相モ
ニタ回路すなわち位相検出回路３０１を含む。こ
れらのフリツプフロツプはＤ型フリツプフロツプ
で良く、このＤ型フリツプフロツプはクロツク入
力端子CLへ印加されたクロツクパルスの正方向
への遷移中入力端子Ｄに現われる論理レベルを出
力端子Ｑへ転送する。RCA社のCD4013は使用で
きる適当なＤ型フリツプフロツプの一例である。

時限波形X′，Y′，Z′はそれぞれフリツプフロ
ツプ３４２，３４４，３４６の入力端子Ｄへ印加
される。どの時限波形が他の相からの特定の時限
波形に質問する信号を提供するかにより、時限波
形は他のフリツプフロツプのうちの選ばれた一方
のフリツプフロツプにクロツク入力を供給するた
めにも使用される。前述したように、クロツクパ
ルスを供給するために時限波形の前縁が使用され
る時、時限波形X′の前縁は時限波形Z′の存在をチ
エツクし、時限波形Y′の前縁が時限波形X′の存
在をチエツクしそして時限波形Z′の前縁は時限波
形Y′の存在をチエツクする。従つて、時限波形
X′はフリツプフロツプ３４６のクロツク入力端
子CLへも印加され、時限波形Y′はフリツプフロ
ツプ３４２のクロツク入力端子CLへも印加され
そして時限波形Z′はフリツプフロツプ３４４のク
ロツク入力端子CLへも印加される。入力端子Ｄ
での論理レベルが高レベルである限り、各フリツ
プフロツプがクロツク動作される毎に、全部のフ
リツプフロツプの出力端子Ｑは高レベルに留り従
つて論理的に関連付けられて単一の信号Ｗを供給
する。この信号Ｗは、出力Ｑが全部高レベルの時
第１論理レベルにあり、また１つ以上の出力Ｑが
低レベル時第２論理レベルにある。第２図に示し
たように、第１、第２、第３のダイオード３４
８，３５０，３５２は、そのカソードがそれぞれ
フリツプフロツプ３４２，３４４，３４６の出力
端子Ｑへ接続されており、かつそのアノードが出
力端子Ｗへ一諸に接続されている。出力Ｑが全部
高レベルである限り、信号Ｗは高レベルである。
万一どれかの出力Ｑが低レベルになれば、信号Ｗ
も低レベルになる。或は、ダイオードを使用する
代りに、３個フリツプフロツプの出力端子Ｑを
各々３入力アンド・ゲートの入力端子へ接続して
も良い。

第５図は、３５４で時限波形Y′の欠相を示す。
従つて、時限波形Z′が時点３５６で高レベルにな
り時限波形Y′の存在をチエツクするためのクロ
ツクパルス３５８を供給する時、フリツプフロツ
プ３４４は論理値０入力を持ち、そしてその出力
Q_Yは３６０で低レベルになりかつこれと同時に
信号Ｗも３６２で低レベルになる。

もし相順が正しくないならば、フリツプフロツ
プはクロツク動作時その入力端子Ｄに常に論理値
０を持ち、その圧力Ｑは全部論理値０でありそし
て信号Ｗも論理的０である。第６図は、相順が正
しくない場合Ａ，Ｃ，Ｂ（X′，Z′，Y′）の位相モ
ニタ回路３０１の動作を例示するグラフである。

電源故障がある時信号Ｗの論理レベルが変るの
を防止するために、交差結合されたナンド・ゲー
ト３７２および３７４で形成したような記憶素子
すなわちフリツプフロツプ３７０を信号Ｗで動作
させることが望ましい。信号Ｗはフリツプフロツ
プ３７０の一方の入力端子へ印加され、電源の完
全さをモニタする検出回路３７６は他方の入力端
子へ接続され得る。この検出回路３７６は、基準
波形φA，φBおよびφCを検出しかつどれかの基
準波形の不連続性の結果として時間機能を提供す
る。例えば、その出力は、電源が正常に動作して
いる時には論理値０であるが、そうではない時に
は論理値１である。論理値０出力は、信号Ｗが論
理値０状態から戻る時、信号Ｗをしてフリツプフ
ロツプ３７０を状態変化させることができる。検
出回路３７６からの論理値１出力は、信号Ｗが論
理値１状態へ戻る時、信号Ｗがフリツプフロツプ
３７０を状態変化させない。

検出回路３７６は下記のように構成できる。す
なわち、不連続性は非常に短い場合どんな関連も
無視されないが、結果の不連続性は検出回路３７
６の出力を論理値１に変えかつ時限回路を始動さ
せる。この時限回路は、検出回路３７６の出力が
論理値０へ戻る前に所定の期間電源が正常動作へ
戻ることを要求する。従つて、出力端子Ｗでの論
理値１を消滅および再現は、もし電力供給の外乱
が終つたことを検出回路３７６が検出しなかつた
らば、ゲート・ドライバ９０を再作動させない。
検出回路３７６のために使用できる供給電力を検
出するための適当な時限機能は英国特許第
1567248号に述べられている。

インバータ３７８をナンド・ゲート３７４の出
力端子へ接続して信号GPSを供給できる。この
信号GPSは例えばゲート・ドライブ９０に関連
した論理回路で使用できる。信号GPSが高レベ
ルである限り装置動作は許可されるが、信号
GPSが低レベルになると装置動作は禁止される。

要するに耐雑音性で偽デイジタル情報を発生し
ない改良された時限波形発生器を開示した。時限
波形は２ステツプで発生され、第１ステツプは総
所望移相よりも小さい所定の電気角だけ基準波形
を移相させる。ヒステリシス機能はデイジタル情
報を正確に提供しながら移相を完了し、デイジタ
ル時限波形は電源の欠相および相順不適を検出す
る検出回路へ論理的に関連付けられ得る。

【図面の簡単な説明】

第１図はこの発明を利用できる型式の変換装置
を例示するブロツク図、第２図は第１図にブロツ
ク図で示したこの発明の時限波形発生器および電
源モニタの回路略図、第３図はデイジタル時限波
形を得るための２ステツプ移相プロセスを例示す
るグラフ、第４図は第３図に示した信号の若干の
部分を拡大して示すグラフ、第５図は位相モニタ
回路において欠相を検出することについて説明す
る際に有用な諸波形を含むグラフ、第６図は位相
モニタ回路において不適当な相順を検出すること
について説明する際に有用な諸波形を含むグラフ
である。 ２２は交流電流、８４は時限波形発生器、８９
は電源モニタ、２３０と２３２と２３４は移相回
路、２４０はフイルタ回路網、２４８はヒステリ
シス回路、２５０は演算増幅器、３０１は位相モ
ニタ回路、３４２と３４４と３４６と３７０はフ
リツプフロツプ、３４８と３５０と３５２はダイ
オードである。

Claims (1)

1. 【特許請求の範囲】 １ 交流電源と、この交流電源と同期した第１正
   弦波信号を供給するトランスジユーサ手段とによ
   つて給電されるシステム中の時限波形発生器にお
   いて、 前記第１正弦波信号より所定の電気角だけ遅れ
   た時限波形を供給する、縦続接続された移相回路
   を備え、この移相回路はフイルタ回路網およびヒ
   ステリシス回路を含み、前記フイルタ回路網は前
   記第１正弦波信号をろ波してこれよりも第１電気
   角だけ遅れた第２正弦波信号を供給しかつ前記第
   １電気角が前記所定の電気角よりも小さいように
   選ばれ、前記ヒステリシス回路は前記第２正弦波
   信号に応答して前記時限波形を発生しかつ前記時
   限波形を前記所定の電気角から前記第１電気角を
   減じた第２電気角だけ遅らせ、もつて前記時限波
   形を前記第１正弦波信号よりも前記所定の電気角
   だけ遅らせるように選ばれた所定の閾値を持つこ
   とを特徴とする時限波形発生器。 ２ 第２正弦波信号は所定振幅の雑音分を持ち、
   ヒステリシス回路の所定の閾値の大きさが前記雑
   音分振幅を越える特許請求の範囲第１項記載の時
   限波形発生器。 ３ フイルタ回路網はRCフイルタ回路網であり、
   そしてヒステリシス回路は第２正弦波信号に応答
   する電圧コンパレータ手段を含み、前記第２正弦
   波信号は第２電気角を提供するように選ばれたタ
   ーンオン閾値およびターンオフ閾値を持つ特許請
   求の範囲第１項または第２項記載の時限波形発生
   器。 ４ 電圧コンパレータ手段は、シユミツト・トリ
   ガとして接続され第１正弦波信号から所定の電気
   角だけ移相された矩形波のデイジタル時限波形を
   供給するための増幅手段を含む特許請求の範囲第
   ３項記載の時限波形発生器。 ５ 交流電源は３相電源であり、トランスジユー
   サ手段は各相電圧に対して第１正弦波信号を供給
   し、そして移相回路は諸第１正弦波信号の各々よ
   りも所定の電気角だけ遅れた時限波形を供給する
   特許請求の範囲第１項ないし第４項のいずれかに
   記載の時限波形発生器。 ６ 諸時限波形は電気角で120°離れて開始され、
   各時限波形は120°よりも長い持続時間を持ち、そ
   して各時限波形の所定の縁を残りの時限波形のう
   ちの所定の時限波形と論理的に関係付けて不適当
   な関係を表す信号を供給する位相モニタ回路を更
   に含む特許請求の範囲第５項記載の時限波形発生
   器。 ７ 位相モニタ回路から供給される信号は、全部
   の時限波形が存在していてしかもそれらが適切な
   相順にある時だけ第１論理レベルを持つが、それ
   以外の時は第２論理レベルを持つ特許請求の範囲
   第６項記載の時限波形発生器。 ８ 位相モニタ回路は第１、第２および第３のフ
   リツプフロツプを含み、第１、第２および第３の
   時限波形は前記第１、第２および第３のフリツプ
   フロツプにデータ入力をそして所定の異なるフリ
   ツプフロツプにクロツク入力を供給するようにな
   つており、全部の時限波形が適切な相順で現れる
   と各フリツプフロツプはそのデータ入力端子に１
   つの時限波形が現れている間クロツク動作させら
   れ、そして前記第１、第２および第３のフリツプ
   フロツプの出力を論理的に関係付けて１つのフリ
   ツプフロツプがそのデータ入力端子に時限信号の
   無い場合何時クロツク動作させられるかを示す信
   号を供給するための手段を含む特許請求の範囲第
   ５項ないし第７項のいずれかに記載の時限波形発
   生器。