JPH0217804B2 - - Google Patents
Info
- Publication number
- JPH0217804B2 JPH0217804B2 JP58082948A JP8294883A JPH0217804B2 JP H0217804 B2 JPH0217804 B2 JP H0217804B2 JP 58082948 A JP58082948 A JP 58082948A JP 8294883 A JP8294883 A JP 8294883A JP H0217804 B2 JPH0217804 B2 JP H0217804B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- thyristor switch
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 62
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010304 firing Methods 0.000 description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/70—Regulating power factor; Regulating reactive current or power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
この発明は、サイリスタスイツチを用いてコン
デンサを開閉する無効電力補償装置の過電圧保護
回路に関するものである。
デンサを開閉する無効電力補償装置の過電圧保護
回路に関するものである。
第１図は、サイリスタスイツチを用いてコンデ
ンサを開閉する従来の無効電力補償装置の回路構
成図を示す。図において、１は交流電源、２はリ
アクトル、３はコンデンサ、４はサイリスタ素子
１１，１２の逆並列回路で構成されるサイリスタ
スイツチ、５は電流変成器、６は電圧変成器、７
はタイミング信号発生回路、８はAND回路、９
はゲート点弧信号発生回路、１０は過電流検出回
路、１１及び１２はサイリスタ素子である。
ンサを開閉する従来の無効電力補償装置の回路構
成図を示す。図において、１は交流電源、２はリ
アクトル、３はコンデンサ、４はサイリスタ素子
１１，１２の逆並列回路で構成されるサイリスタ
スイツチ、５は電流変成器、６は電圧変成器、７
はタイミング信号発生回路、８はAND回路、９
はゲート点弧信号発生回路、１０は過電流検出回
路、１１及び１２はサイリスタ素子である。
次に動作について第２図に示す信号波形図と共
に説明する。
に説明する。
サイリスタスイツチ４がOFFになるときはコ
ンデンサ電流Icが零〔Ａ〕を横切る時点でOFFに
なるためコンデンサ３には交流電源電圧のピーク
値に等しい電圧Ｅが充電されることになる。この
充電極性はサイリスタスイツチ４がOFFになる
時点で正又は負方向のいづれのコンデンサ電流Ic
が最後に流れたか否かにより決定される。
ンデンサ電流Icが零〔Ａ〕を横切る時点でOFFに
なるためコンデンサ３には交流電源電圧のピーク
値に等しい電圧Ｅが充電されることになる。この
充電極性はサイリスタスイツチ４がOFFになる
時点で正又は負方向のいづれのコンデンサ電流Ic
が最後に流れたか否かにより決定される。
第２図ａは交流電源１の電源電圧Vacの信号波
形図である。今、仮にサイリスタ素子１２を通つ
て電流が流れた後、サイリスタスイツチ４が
OFFになつたものとすると、コンデンサ３の両
端充電電圧Vcは第２図ｂに示すように負極性電
圧−Ｅに充電されている。
形図である。今、仮にサイリスタ素子１２を通つ
て電流が流れた後、サイリスタスイツチ４が
OFFになつたものとすると、コンデンサ３の両
端充電電圧Vcは第２図ｂに示すように負極性電
圧−Ｅに充電されている。
サイリスタスイツチ４がOFFの期間はコンデ
ンサ３にはこの電圧−Ｅが充電されつぱなしにな
つているため、サイリスタスイツチ４の両端電圧
VTHYは第２図ｃに示すようにコンデンサ電圧Vc
と電源電圧Vacの重畳した電圧となり最大印加電
圧２Ｅが印加されることになる。
ンサ３にはこの電圧−Ｅが充電されつぱなしにな
つているため、サイリスタスイツチ４の両端電圧
VTHYは第２図ｃに示すようにコンデンサ電圧Vc
と電源電圧Vacの重畳した電圧となり最大印加電
圧２Ｅが印加されることになる。
第２図ｅに示すように時刻t1でコンデンサ３の
投入信号S1が端子ａに入るとサイリスタスイツチ
４の両端電圧VTHYが零〔Ｖ〕近傍の時点t2でゲー
ト点弧信号Sgがサイリスタスイツチ４に与えら
れ、サイリスタスイツチ４がONになつてコンデ
ンサ３が交流電源１に接続される。サイリスタス
イツチ両端電圧VTHYが零〔Ｖ〕の近傍でサイリス
タスイツチ４がONになつた場合は第２図ｄに示
すようにコンデンサ電流Icには突入電流は含まれ
ず定常状態から電流が流れ始める。
投入信号S1が端子ａに入るとサイリスタスイツチ
４の両端電圧VTHYが零〔Ｖ〕近傍の時点t2でゲー
ト点弧信号Sgがサイリスタスイツチ４に与えら
れ、サイリスタスイツチ４がONになつてコンデ
ンサ３が交流電源１に接続される。サイリスタス
イツチ両端電圧VTHYが零〔Ｖ〕の近傍でサイリス
タスイツチ４がONになつた場合は第２図ｄに示
すようにコンデンサ電流Icには突入電流は含まれ
ず定常状態から電流が流れ始める。
サイリスタスイツチ両端電圧VTHYの零〔Ｖ〕の
近傍で各サイリスタ素子１１，１２にゲート点弧
信号Sgを与えるため交流電源１の電源電圧Vac
を電圧変成器６を介して検出し、タイミング信号
発生回路７において第２図ｆに示すように両端電
圧VTHYが零〔Ｖ〕の近傍、即ち交流電源１の電源
電圧Vacの負のピーク位相に同期したタイミング
信号Stを発生している。
近傍で各サイリスタ素子１１，１２にゲート点弧
信号Sgを与えるため交流電源１の電源電圧Vac
を電圧変成器６を介して検出し、タイミング信号
発生回路７において第２図ｆに示すように両端電
圧VTHYが零〔Ｖ〕の近傍、即ち交流電源１の電源
電圧Vacの負のピーク位相に同期したタイミング
信号Stを発生している。
このタイミング信号Stはコンデンサ３の充電極
性により電源電圧の正のピーク位相か負のピーク
位相かのいずれかのタイミングに同期して出され
る。
性により電源電圧の正のピーク位相か負のピーク
位相かのいずれかのタイミングに同期して出され
る。
このタイミング信号Stとコンデンサ３の投入信
号S1とのAND条件をAND回路８により求め条件
が成立した時点でゲート点弧信号発生回路９を駆
動し、第２図ｇのようにゲート点弧信号Sgを発
生する。ゲート点弧信号発生回路９は自励形発振
器等で構成されており一度駆動信号が入ると次に
停止信号S2が端子ｂに与えられるまでゲート点弧
信号Sgをサイリスタスイツチ４に与え続ける。
通常は上述のようにサイリスタスイツチ４をON
にする場合はサイリスタスイツチ両端電圧VTHYが
零〔Ｖ〕の近傍にて行うのでコンデンサ３には突
入電流が流れないが、例えばタイミング信号発生
回路７の故障により正規の位相と異なる時点でタ
イミング信号Stが出た場合はサイリスタスイツチ
４のON時に大きな突入電流が流れサイリスタ素
子１１又は１２が過負荷になることが考えられ
る。このためサイリスタスイツチ４に流れる電流
を電流変成器５により検出し、タイミング信号St
のずれ等によりサイリスタ素子１１又は１２の点
弧位相がずれた場合（この現象を以後誤点弧と称
す）に流れる突入電流を過電流検出回路１０によ
り検出して直ちにゲート点弧信号発生回路９から
の信号発生を停止させサイリスタスイツチ４を
OFFにする無効電力補償装置の保護回路が用い
られている。
号S1とのAND条件をAND回路８により求め条件
が成立した時点でゲート点弧信号発生回路９を駆
動し、第２図ｇのようにゲート点弧信号Sgを発
生する。ゲート点弧信号発生回路９は自励形発振
器等で構成されており一度駆動信号が入ると次に
停止信号S2が端子ｂに与えられるまでゲート点弧
信号Sgをサイリスタスイツチ４に与え続ける。
通常は上述のようにサイリスタスイツチ４をON
にする場合はサイリスタスイツチ両端電圧VTHYが
零〔Ｖ〕の近傍にて行うのでコンデンサ３には突
入電流が流れないが、例えばタイミング信号発生
回路７の故障により正規の位相と異なる時点でタ
イミング信号Stが出た場合はサイリスタスイツチ
４のON時に大きな突入電流が流れサイリスタ素
子１１又は１２が過負荷になることが考えられ
る。このためサイリスタスイツチ４に流れる電流
を電流変成器５により検出し、タイミング信号St
のずれ等によりサイリスタ素子１１又は１２の点
弧位相がずれた場合（この現象を以後誤点弧と称
す）に流れる突入電流を過電流検出回路１０によ
り検出して直ちにゲート点弧信号発生回路９から
の信号発生を停止させサイリスタスイツチ４を
OFFにする無効電力補償装置の保護回路が用い
られている。
従来の無効電力補償装置は以上のように構成さ
れているので、サイリスタスイツチ４の誤点弧時
に直ちにゲート点弧信号Sgを停止させる結果、
コンデンサ３及びサイリスタスイツチ４に過大な
印加電圧が印加される。そこで以下に過電圧が印
加される現象を第３図とともに説明する。
れているので、サイリスタスイツチ４の誤点弧時
に直ちにゲート点弧信号Sgを停止させる結果、
コンデンサ３及びサイリスタスイツチ４に過大な
印加電圧が印加される。そこで以下に過電圧が印
加される現象を第３図とともに説明する。
第３図ａ〜ｄは、それぞれ第２図ａ〜ｄに対応
した電源電圧Vac、コンデンサ電圧Vc、サイリ
スタスイツチ両端電圧VTHY、コンデンサ電流Icの
誤点弧時の波形図であり、同図ｃに示すようにサ
イリスタスイツチ４に電圧2Eが印加される時刻t1
においてサイリスタスイツチ４が誤点弧した場合
が過電圧として最も厳しくなる。このとき第１図
のコンデンサ３とリアクトル２の直列回路により
初期値振幅2E〔Ｖ〕で自由振動が生じる。更に交
流電圧Vacが重畳されることによりコンデンサ電
圧Vcは最大振幅3E〔Ｖ〕迄達する。この時には、
コンデンサ３には定常電流の数倍の過電流Icが第
３図ｄのように流れる。従来の装置ではこの過電
流が過電流検出回路１０の設定値以上になると直
ちにゲート点弧信号Sgを停止するため、コンデ
ンサ電流Icが零〔Ａ〕になつた時刻t2においてサ
イリスタスイツチ４はOFFになる。この時点で
はコンデンサ電圧Vcは第３図ｂのようにピーク
値に達しており最悪の時は3E〔Ｖ〕の両端電圧が
コンデンサ３に充電されたままになる。
した電源電圧Vac、コンデンサ電圧Vc、サイリ
スタスイツチ両端電圧VTHY、コンデンサ電流Icの
誤点弧時の波形図であり、同図ｃに示すようにサ
イリスタスイツチ４に電圧2Eが印加される時刻t1
においてサイリスタスイツチ４が誤点弧した場合
が過電圧として最も厳しくなる。このとき第１図
のコンデンサ３とリアクトル２の直列回路により
初期値振幅2E〔Ｖ〕で自由振動が生じる。更に交
流電圧Vacが重畳されることによりコンデンサ電
圧Vcは最大振幅3E〔Ｖ〕迄達する。この時には、
コンデンサ３には定常電流の数倍の過電流Icが第
３図ｄのように流れる。従来の装置ではこの過電
流が過電流検出回路１０の設定値以上になると直
ちにゲート点弧信号Sgを停止するため、コンデ
ンサ電流Icが零〔Ａ〕になつた時刻t2においてサ
イリスタスイツチ４はOFFになる。この時点で
はコンデンサ電圧Vcは第３図ｂのようにピーク
値に達しており最悪の時は3E〔Ｖ〕の両端電圧が
コンデンサ３に充電されたままになる。
更にサイリスタスイツチ４にはコンデンサ３の
充電電圧3E〔Ｖ〕に交流電源１の電源電圧Vac
（ピーク値Ｅ）が重畳されるため、第３図ｃのよ
うに最大4E〔Ｖ〕の電圧が印加されることにな
る。
充電電圧3E〔Ｖ〕に交流電源１の電源電圧Vac
（ピーク値Ｅ）が重畳されるため、第３図ｃのよ
うに最大4E〔Ｖ〕の電圧が印加されることにな
る。
上述のように従来のこの種の無効電力補償装置
においてはコンデンサ３及びサイリスタスイツチ
４としては誤点弧時の過電圧に耐えるようにする
必要があるために電圧定格の大きなものが必要で
あり、著しく不経済となるという欠点があつた。
においてはコンデンサ３及びサイリスタスイツチ
４としては誤点弧時の過電圧に耐えるようにする
必要があるために電圧定格の大きなものが必要で
あり、著しく不経済となるという欠点があつた。
この発明は、上記のような従来のものの欠点を
除去するためになされたものであり、ゲート点弧
信号Sgを停止するタイミングを適切に制御する
ことにより、誤点弧時においても大きな過電圧が
サイリスタスイツチ及びコンデンサに印加しない
ように機能すると共に、サイリスタスイツチの
OFF時点のタイミングを検出するのにコンデン
サ電圧を検出せずにより経済的な計測回路構成に
よつて検知して制御する無効電力補償装置の過電
圧保護回路を提供することを目的としている。
除去するためになされたものであり、ゲート点弧
信号Sgを停止するタイミングを適切に制御する
ことにより、誤点弧時においても大きな過電圧が
サイリスタスイツチ及びコンデンサに印加しない
ように機能すると共に、サイリスタスイツチの
OFF時点のタイミングを検出するのにコンデン
サ電圧を検出せずにより経済的な計測回路構成に
よつて検知して制御する無効電力補償装置の過電
圧保護回路を提供することを目的としている。
以下この発明の一実施例を図について説明す
る。第４図において第１図と同一符号は同一又は
相当部分を示し、さらに２９は交流電源電圧を検
出するための電圧変成器、１３ａ，１３ｂ；１４
ａ，１４ｂ；１５ａ，１５ｂ；はいずれも比較
器、１６，１７はAND回路、１８，１９はOR回
路、２０ａ，２０ｂはNOT回路、２１ａ，２１
ｂはシングルシヨツト回路、２２はフリツプフロ
ツプ回路、２３，２４はAND回路、２５はNOT
回路、２６はOR回路、２７はAND回路、２８は
ゲート点弧信号発生回路である。
る。第４図において第１図と同一符号は同一又は
相当部分を示し、さらに２９は交流電源電圧を検
出するための電圧変成器、１３ａ，１３ｂ；１４
ａ，１４ｂ；１５ａ，１５ｂ；はいずれも比較
器、１６，１７はAND回路、１８，１９はOR回
路、２０ａ，２０ｂはNOT回路、２１ａ，２１
ｂはシングルシヨツト回路、２２はフリツプフロ
ツプ回路、２３，２４はAND回路、２５はNOT
回路、２６はOR回路、２７はAND回路、２８は
ゲート点弧信号発生回路である。
このような構成の本実施例の動作を述べる前
に、本実施例による無効電力補償装置の過電圧保
護回路の原理的動作を第５図ａ〜ｃの動作説明図
に基づいて説明する。なお、第５図ａ〜ｃは、そ
れぞれ第３図に対して図示したコンデンサ電圧
Vc、コンデンサ電流Ic、電源電圧Vacの各信号
波形図である。
に、本実施例による無効電力補償装置の過電圧保
護回路の原理的動作を第５図ａ〜ｃの動作説明図
に基づいて説明する。なお、第５図ａ〜ｃは、そ
れぞれ第３図に対して図示したコンデンサ電圧
Vc、コンデンサ電流Ic、電源電圧Vacの各信号
波形図である。
今、サイリスタスイツチ４が第５図ａの時刻t1
において誤点弧した場合を想定すると誤点弧によ
り第５図ｂに示すように大きな突入電流Icがコン
デンサ３に流れ、その結果同図ａに示すようにコ
ンデンサ電圧Vcは第４図に示したリアクトル２
とコンデンサ３の自由振動と交流電圧との重畳し
た波形となる。最もきびしい場合を考えるため第
３図ｃに述べたのと同様にサイリスタ電圧が2E
〔Ｖ〕の時に誤点弧したとすると自由振動振巾は
2E〔Ｖ〕となり更に交流電圧が重畳されるためコ
ンデンサ電圧Vcは減衰を無視すると次式で表わ
される。
において誤点弧した場合を想定すると誤点弧によ
り第５図ｂに示すように大きな突入電流Icがコン
デンサ３に流れ、その結果同図ａに示すようにコ
ンデンサ電圧Vcは第４図に示したリアクトル２
とコンデンサ３の自由振動と交流電圧との重畳し
た波形となる。最もきびしい場合を考えるため第
３図ｃに述べたのと同様にサイリスタ電圧が2E
〔Ｖ〕の時に誤点弧したとすると自由振動振巾は
2E〔Ｖ〕となり更に交流電圧が重畳されるためコ
ンデンサ電圧Vcは減衰を無視すると次式で表わ
される。
Vc＝Ecosω1t＋2Esinω2t ……(1)
但し ω1は交流電源の角周波数
ω2は自由振動の角周波数
(1)式からcosω1t＝１，sinω2t＝１が成立する時
はVc＝3Eとなり、また逆にcosω1t＝−１，
sinω2t＝１が成立する時はVc＝Ｅとなることは
明らかである。このことは第５図ａに示すように
コンデンサ電圧Vcの自由振動成分と電源電圧成
分とが逆極性になつたt2ではコンデンサ電圧Vc
は電源電圧Ｅ〔Ｖ〕に近い値になるためこの位相
でサイリスタスイツチ４をOFFにするように制
御すればコンデンサ電圧VcはほぼＥ〔Ｖ〕に近く
なりサイリスタスイツチ４及びコンデンサ３の過
電圧を避けることができることになる。
はVc＝3Eとなり、また逆にcosω1t＝−１，
sinω2t＝１が成立する時はVc＝Ｅとなることは
明らかである。このことは第５図ａに示すように
コンデンサ電圧Vcの自由振動成分と電源電圧成
分とが逆極性になつたt2ではコンデンサ電圧Vc
は電源電圧Ｅ〔Ｖ〕に近い値になるためこの位相
でサイリスタスイツチ４をOFFにするように制
御すればコンデンサ電圧VcはほぼＥ〔Ｖ〕に近く
なりサイリスタスイツチ４及びコンデンサ３の過
電圧を避けることができることになる。
しかしながら回路電圧が高い場合にはコンデン
サ電圧Vcを計測するのは大がかりな計測回路を
必要とし、不経済となる欠点がある。
サ電圧Vcを計測するのは大がかりな計測回路を
必要とし、不経済となる欠点がある。
本実施例はコンデンサ電圧を計測することなく
適切なサイリスタスイツチのOFF時点を検出し、
サイリスタ素子の誤点弧時においても過電圧がサ
イリスタスイツチ及びコンデンサに印加されない
ように制御する無効電力補償装置の保護回路を提
供するものである。
適切なサイリスタスイツチのOFF時点を検出し、
サイリスタ素子の誤点弧時においても過電圧がサ
イリスタスイツチ及びコンデンサに印加されない
ように制御する無効電力補償装置の保護回路を提
供するものである。
次に上述した動作原理を考慮して第４図実施例
の動作について第５図ａ〜ｋに従い説明する。
の動作について第５図ａ〜ｋに従い説明する。
交流電源電圧Vacは電圧変成器２９により検出
され比較器１３ａ及び１３ｂに入力される。この
比較器１３ａ及び１３ｂでは電源電圧Vacのピー
ク値とほぼ等しい電圧ピークレベル値と比較さ
れ、比較器１３ａ及び１３ｂからは第５図ｄ，ｅ
に示す様に電源電圧Vacのピーク付近で「１」の
出力信号が出力される。なお第４図実施例では電
源電圧Vacの正のピーク値と負のピーク値を区別
して検出するため２つの比較器１３ａ，１３ｂを
用いている。一方、コンデンサ３に流れるコンデ
ンサ電流Icは電流変成器５を介して検出され、シ
ヤント抵抗Ｒにより電流値Icに比例した電圧信号
に変換される。なお説明の便宜上、上記の電圧信
号に変換した電流信号を以下コンデンサ電流信号
Icと称する。コンデンサ電流信号Icは第５図ｂの
ように比較器１４ａ，１４ｂにおいてあらかじめ
設定された正，負のそれぞれの過電流レベルと比
較される。第４図では両極性の比較を行うために
２つの比較器１４ａ及び１４ｂを用いている。
され比較器１３ａ及び１３ｂに入力される。この
比較器１３ａ及び１３ｂでは電源電圧Vacのピー
ク値とほぼ等しい電圧ピークレベル値と比較さ
れ、比較器１３ａ及び１３ｂからは第５図ｄ，ｅ
に示す様に電源電圧Vacのピーク付近で「１」の
出力信号が出力される。なお第４図実施例では電
源電圧Vacの正のピーク値と負のピーク値を区別
して検出するため２つの比較器１３ａ，１３ｂを
用いている。一方、コンデンサ３に流れるコンデ
ンサ電流Icは電流変成器５を介して検出され、シ
ヤント抵抗Ｒにより電流値Icに比例した電圧信号
に変換される。なお説明の便宜上、上記の電圧信
号に変換した電流信号を以下コンデンサ電流信号
Icと称する。コンデンサ電流信号Icは第５図ｂの
ように比較器１４ａ，１４ｂにおいてあらかじめ
設定された正，負のそれぞれの過電流レベルと比
較される。第４図では両極性の比較を行うために
２つの比較器１４ａ及び１４ｂを用いている。
又、このコンデンサ電流信号Icは更に電流値の
零点をみつけるための比較器１５ａ，１５ｂにも
入力される。電流の両極性の比較を行うため２つ
の比較器１５ａ及び１５ｂを用いている。すなわ
ち、比較器１５ａはコンデンサ電流Icが正方向に
流れ始めてから負方向に反転するまでの期間中
「１」を出力する。又比較器１５ｂではコンデン
サ電流Icが負方向に流れ始めてから正方向に反転
するまでの期間中「１」を出力する。各比較器１
５ａ，１５ｂの出力信号をNOT回路２０ａ，２
０ｂを通してシングルシヨツト回路２１ａ，２１
ｂに入力することにより電流値が零〔Ａ〕を横切
る時点でパルス状の出力信号を出すようにしてい
る。
零点をみつけるための比較器１５ａ，１５ｂにも
入力される。電流の両極性の比較を行うため２つ
の比較器１５ａ及び１５ｂを用いている。すなわ
ち、比較器１５ａはコンデンサ電流Icが正方向に
流れ始めてから負方向に反転するまでの期間中
「１」を出力する。又比較器１５ｂではコンデン
サ電流Icが負方向に流れ始めてから正方向に反転
するまでの期間中「１」を出力する。各比較器１
５ａ，１５ｂの出力信号をNOT回路２０ａ，２
０ｂを通してシングルシヨツト回路２１ａ，２１
ｂに入力することにより電流値が零〔Ａ〕を横切
る時点でパルス状の出力信号を出すようにしてい
る。
コンデンサ３に充電される電圧Vcは、電流値
が零を横切る時点でピーク値に達しシングルシヨ
ツト回路２１ａが「１」を出力する時点では正の
ピークに又、別のシングルシヨツト回路２１ｂが
「１」を出力する時点では負のピークに達してい
ることになる。上述(1)式に示したようにコンデン
サ３のピーク電圧の極性と電源電圧Vacの極性と
が逆極性になる時にはコンデンサ３には過電圧が
印加されていないので比較器１３ａの出力信号と
シングルシヨツト回路２１ｂの出力信号を、又、
比較器１３ｂの出力信号と別のシングルシヨツト
回路２１ａの出力信号を、それぞれAND回路１
６及び１７でAND条件を求めることによりサイ
リスタスイツチ４をOFFにするタイミングを知
ることができる。
が零を横切る時点でピーク値に達しシングルシヨ
ツト回路２１ａが「１」を出力する時点では正の
ピークに又、別のシングルシヨツト回路２１ｂが
「１」を出力する時点では負のピークに達してい
ることになる。上述(1)式に示したようにコンデン
サ３のピーク電圧の極性と電源電圧Vacの極性と
が逆極性になる時にはコンデンサ３には過電圧が
印加されていないので比較器１３ａの出力信号と
シングルシヨツト回路２１ｂの出力信号を、又、
比較器１３ｂの出力信号と別のシングルシヨツト
回路２１ａの出力信号を、それぞれAND回路１
６及び１７でAND条件を求めることによりサイ
リスタスイツチ４をOFFにするタイミングを知
ることができる。
一方、第１図の場合と同様に投入信号S1が入る
とこの投入信号S1とサイリスタスイツチ４の印加
電圧の零〔Ｖ〕近傍を検出するタイミング信号St
とをAND回路２３に入力してAND条件を求め、
条件が成立した時点でAND回路２４を介してゲ
ート点弧信号発生回路２８を駆動してサイリスタ
スイツチ４にゲート点弧信号Sgを与える。この
ゲート点弧信号発生回路２８は自己保持形のゲー
ト点弧信号発生回路であり、１度スタート信号が
入ると次に停止信号S2が入らない限りゲート点弧
信号Sgを出力し続ける。サイリスタスイツチ４
の誤点弧が生じ過電流が流れると比較器１４ａ，
１４ｂが過電流を検出してOR回路１９を介して
フリツプフロツプ回路２２をセツトし、このフリ
ツプフロツプ２２の出力信号はOR回路２６を介
してAND回路２７に入力される。このAND回路
２７ではOR回路１８の出力信号とのAND条件を
求め条件が成立した時点でゲート点弧信号発生回
路２８に停止信号S2を送りゲート点弧信号Sgを
停止してサイリスタスイツチ４の電流が零になつ
た時点でサイリスタスイツチ４をOFFにする。
OR回路１８の出力信号が「１」になる時点では
前述のようにコンデンサ電圧Vcのピーク電圧の
極性と電源電圧Vacの極性が互に逆になつてお
り、この時点t2で前述した様にサイリスタスイツ
チ４をOFFにすればコンデンサ３やサイリスタ
スイツチ４に過電圧が印加されることは避けるこ
とができる。
とこの投入信号S1とサイリスタスイツチ４の印加
電圧の零〔Ｖ〕近傍を検出するタイミング信号St
とをAND回路２３に入力してAND条件を求め、
条件が成立した時点でAND回路２４を介してゲ
ート点弧信号発生回路２８を駆動してサイリスタ
スイツチ４にゲート点弧信号Sgを与える。この
ゲート点弧信号発生回路２８は自己保持形のゲー
ト点弧信号発生回路であり、１度スタート信号が
入ると次に停止信号S2が入らない限りゲート点弧
信号Sgを出力し続ける。サイリスタスイツチ４
の誤点弧が生じ過電流が流れると比較器１４ａ，
１４ｂが過電流を検出してOR回路１９を介して
フリツプフロツプ回路２２をセツトし、このフリ
ツプフロツプ２２の出力信号はOR回路２６を介
してAND回路２７に入力される。このAND回路
２７ではOR回路１８の出力信号とのAND条件を
求め条件が成立した時点でゲート点弧信号発生回
路２８に停止信号S2を送りゲート点弧信号Sgを
停止してサイリスタスイツチ４の電流が零になつ
た時点でサイリスタスイツチ４をOFFにする。
OR回路１８の出力信号が「１」になる時点では
前述のようにコンデンサ電圧Vcのピーク電圧の
極性と電源電圧Vacの極性が互に逆になつてお
り、この時点t2で前述した様にサイリスタスイツ
チ４をOFFにすればコンデンサ３やサイリスタ
スイツチ４に過電圧が印加されることは避けるこ
とができる。
上述の動作をより具体的に示すために第５図を
用いて説明する。時刻t1において誤点弧が生じた
場合同図ｂに示す過電流Icが流れコンデンサ電圧
Vcは同図ａのような振動波形が印加される。
用いて説明する。時刻t1において誤点弧が生じた
場合同図ｂに示す過電流Icが流れコンデンサ電圧
Vcは同図ａのような振動波形が印加される。
一方、第５図ｃは電源電圧Vacを示しておりピ
ーク付近の位相を求めるため電圧ピークレベルが
設けられている。比較器１３ａと１３ｂでは同図
ｄ及びｅに示すように電源電圧が電圧ピークレベ
ルを超過した期間中パルス出力信号「１」を出力
している。比較器１５ａ及び１５ｂの各出力信号
は、同図ｆとｇに示されているとおり、同図ｂに
示す電流の正の期間中、比較器１５ａが「１」を
出力し、負の期間中比較器１５ｂが「１」を出力
している。これ等の比較器１５ａ及び１５ｂの出
力信号の立下り時で同図ｈ及びｉに示すように各
シングルシヨツト回路２１ａ及び２１ｂはパルス
信号を出力する。AND回路１６及び１７の出力
信号は同図ｊ及びｋに示している様に、この場合
はt2の時刻でAND回路１７の出力信号が「１」
となる。
ーク付近の位相を求めるため電圧ピークレベルが
設けられている。比較器１３ａと１３ｂでは同図
ｄ及びｅに示すように電源電圧が電圧ピークレベ
ルを超過した期間中パルス出力信号「１」を出力
している。比較器１５ａ及び１５ｂの各出力信号
は、同図ｆとｇに示されているとおり、同図ｂに
示す電流の正の期間中、比較器１５ａが「１」を
出力し、負の期間中比較器１５ｂが「１」を出力
している。これ等の比較器１５ａ及び１５ｂの出
力信号の立下り時で同図ｈ及びｉに示すように各
シングルシヨツト回路２１ａ及び２１ｂはパルス
信号を出力する。AND回路１６及び１７の出力
信号は同図ｊ及びｋに示している様に、この場合
はt2の時刻でAND回路１７の出力信号が「１」
となる。
t2の時刻では第５図ａに示すようにコンデンサ
電圧Vcはほぼ電源電圧Vacに等しくなつており、
この時点でゲート点弧信号Sgを停止にしてサイ
リスタスイツチ４をOFFにすればコンデンサ３
及びサイリスタスイツチ４に過電圧が印加される
ことは避けることができる。この目的のため第４
図ではAND回路２７によりOR回路１８の出力信
号と停止指令S2であるOR回路２６の出力信号と
のAND条件を求めてゲート点弧信号発生回路２
８の出力信号Sgを停止するようにしている。
電圧Vcはほぼ電源電圧Vacに等しくなつており、
この時点でゲート点弧信号Sgを停止にしてサイ
リスタスイツチ４をOFFにすればコンデンサ３
及びサイリスタスイツチ４に過電圧が印加される
ことは避けることができる。この目的のため第４
図ではAND回路２７によりOR回路１８の出力信
号と停止指令S2であるOR回路２６の出力信号と
のAND条件を求めてゲート点弧信号発生回路２
８の出力信号Sgを停止するようにしている。
この実施例では電流が零に達する時点でゲート
点弧信号Sgを停止するためサイリスタスイツチ
４のターンオフ期間が十分確保できない場合が考
えられる。そのため電流が零に達する一定時間前
にゲート点弧信号Sgを停止するタイミングを見
つけることが望ましい。
点弧信号Sgを停止するためサイリスタスイツチ
４のターンオフ期間が十分確保できない場合が考
えられる。そのため電流が零に達する一定時間前
にゲート点弧信号Sgを停止するタイミングを見
つけることが望ましい。
第６図は、このような点に鑑み改良された第２
の実施例による過電圧保護回路の入力段の回路構
成図である。第６図において、３０は電源周波電
圧の位相を進めるための位相進みフイルタであ
り、３１はリアクトル２とコンデンサ３で決まる
振動周波数に基づいて流れる電流の検出位相を進
めるための位相進みフイルタである。
の実施例による過電圧保護回路の入力段の回路構
成図である。第６図において、３０は電源周波電
圧の位相を進めるための位相進みフイルタであ
り、３１はリアクトル２とコンデンサ３で決まる
振動周波数に基づいて流れる電流の検出位相を進
めるための位相進みフイルタである。
それぞれの位相進みフイルタ３０及び３１を用
いることにより実際に電流が０に達する以前にサ
イリスタスイツチ４をOFFにすべきタイミング
を知ることができゲート点弧信号SgをOFFにす
る場合にサイリスタスイツチ４のターンオフ期間
を十分確保することができる。
いることにより実際に電流が０に達する以前にサ
イリスタスイツチ４をOFFにすべきタイミング
を知ることができゲート点弧信号SgをOFFにす
る場合にサイリスタスイツチ４のターンオフ期間
を十分確保することができる。
なお、上記実施例では、サイリスタスイツチ４
としてサイリスタの逆並列接続の場合を示した
が、サイリスタとダイオードの逆並列接続の場合
でもよく上記実施例と同様の効果を奏する。
としてサイリスタの逆並列接続の場合を示した
が、サイリスタとダイオードの逆並列接続の場合
でもよく上記実施例と同様の効果を奏する。
また上記実施例ではサイリスタスイツチ４に流
れる電流の過電流検出回路を設けているが、この
検出回路が無くても、電源電圧のピーク付近に達
した時点と、電流が零〔Ａ〕を横切る時点との
AND条件を求めることによりサイリスタスイツ
チ４をOFFにすべきタイミングを見つけること
ができる。
れる電流の過電流検出回路を設けているが、この
検出回路が無くても、電源電圧のピーク付近に達
した時点と、電流が零〔Ａ〕を横切る時点との
AND条件を求めることによりサイリスタスイツ
チ４をOFFにすべきタイミングを見つけること
ができる。
以上のように、この発明の無効電力補償装置の
過電圧保護回路によればサイリスタスイツチの誤
点弧時にコンデンサに過電圧が印加されない時点
に同期してサイリスタスイツチをOFFにするよ
うにしたので、サイリスタスイツチ及びコンデン
サの耐圧を従来より低くすることができ経済的な
装置が得られるばかりでなく、さらにコンデンサ
電圧を計測する必要がないので、このための大が
かりな計測回路が不要となり、経済的な価値も向
上する。また、第６図に示すように位相進みフイ
ルタを採用すると、サイリスタスイツチのターン
オフ期間を充分に確保できるので、保護装置とし
ての信頼性も向上する効果がある。
過電圧保護回路によればサイリスタスイツチの誤
点弧時にコンデンサに過電圧が印加されない時点
に同期してサイリスタスイツチをOFFにするよ
うにしたので、サイリスタスイツチ及びコンデン
サの耐圧を従来より低くすることができ経済的な
装置が得られるばかりでなく、さらにコンデンサ
電圧を計測する必要がないので、このための大が
かりな計測回路が不要となり、経済的な価値も向
上する。また、第６図に示すように位相進みフイ
ルタを採用すると、サイリスタスイツチのターン
オフ期間を充分に確保できるので、保護装置とし
ての信頼性も向上する効果がある。
第１図は従来の無効電力補償装置の保護回路を
示す回路構成図、第２図は第１図の無効電力補償
装置の正常時の動作を示す各部の信号波形図、第
３図は第１図の無効電力補償装置のサイリスタス
イツチが誤点弧時の各部の信号波形図、第４図は
この発明の第１の実施例による無効電力補償装置
の過電圧保護回路を示す回路構成図、第５図は第
４図に示した第１の実施例の過電圧保護回路の各
部の信号波形図、第６図はこの発明の第２の実施
例による無効電力補償装置の過電圧保護回路を示
す入力部回路構成図である。 １……交流電源、２……リアクトル、３……コ
ンデンサ、４……サイリスタスイツチ、５……電
流変成器、６……電圧変成器、７……タイミング
信号発生回路、８……AND回路、９……ゲート
点弧信号発生回路、１０……過電流検出回路、１
１，１２……サイリスタ素子、１３ａ，１３ｂ；
１４ａ，１４ｂ；１５ａ，１５ｂ……比較器、１
６，１７……AND回路、１８，１９……OR回
路、２０ａ，２０ｂ……NOT回路、２１ａ，２
１ｂ……シングルシヨツト回路、２２……フリツ
プフロツプ回路、２３，２４……AND回路、２
５……NOT回路、２６……OR回路、２７……
AND回路、２８……ゲート点弧信号発生回路、
２９……電圧変成器、３０，３１……位相進みフ
イルタ。なお、図中、同一符号は同一又は相当部
分を示す。
示す回路構成図、第２図は第１図の無効電力補償
装置の正常時の動作を示す各部の信号波形図、第
３図は第１図の無効電力補償装置のサイリスタス
イツチが誤点弧時の各部の信号波形図、第４図は
この発明の第１の実施例による無効電力補償装置
の過電圧保護回路を示す回路構成図、第５図は第
４図に示した第１の実施例の過電圧保護回路の各
部の信号波形図、第６図はこの発明の第２の実施
例による無効電力補償装置の過電圧保護回路を示
す入力部回路構成図である。 １……交流電源、２……リアクトル、３……コ
ンデンサ、４……サイリスタスイツチ、５……電
流変成器、６……電圧変成器、７……タイミング
信号発生回路、８……AND回路、９……ゲート
点弧信号発生回路、１０……過電流検出回路、１
１，１２……サイリスタ素子、１３ａ，１３ｂ；
１４ａ，１４ｂ；１５ａ，１５ｂ……比較器、１
６，１７……AND回路、１８，１９……OR回
路、２０ａ，２０ｂ……NOT回路、２１ａ，２
１ｂ……シングルシヨツト回路、２２……フリツ
プフロツプ回路、２３，２４……AND回路、２
５……NOT回路、２６……OR回路、２７……
AND回路、２８……ゲート点弧信号発生回路、
２９……電圧変成器、３０，３１……位相進みフ
イルタ。なお、図中、同一符号は同一又は相当部
分を示す。
Claims (1)
- 【特許請求の範囲】 １ コンデンサに直列接続されるサイリスタ・ス
イツチにより上記コンデンサの投入を制御する際
に上記サイリスタスイツチ及び上記コンデンサを
保護する無効電力補償装置の過電圧保護回路にお
いて、電源電圧が正及び負の各ピーク値付近に達
する時点をそれぞれ検出する第１及び第２検出回
路と、上記サイリスタ・スイツチを流れるスイツ
チ電流の極性が正から負方向及び負から正方向に
切替る時点をそれぞれ検出する第３及び第４検出
回路とを有し、上記第１検出回路の出力信号と上
記第４検出回路の出力信号との論理積条件、又は
上記第２検出回路の出力信号と上記第３検出回路
の出力信号との論理積条件のいずれかの該条件が
成立した時点に上記サイリスタスイツチを停止す
るように制御したことを特徴とする無効電力補償
装置の過電圧保護回路。 ２ 上記電源電圧のピーク値付近に達する時点を
第１の位相進みフイルタを介して、また上記サイ
リスタ・スイツチを流れるスイツチ電流の極性が
切替る時点を第２の位相進みフイルタを介してそ
れぞれ検出したことを特徴とする特許請求の範囲
第１項記載の無効電力補償装置の過電圧保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082948A JPS59206917A (ja) | 1983-05-10 | 1983-05-10 | 無効電力補償装置の過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082948A JPS59206917A (ja) | 1983-05-10 | 1983-05-10 | 無効電力補償装置の過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59206917A JPS59206917A (ja) | 1984-11-22 |
| JPH0217804B2 true JPH0217804B2 (ja) | 1990-04-23 |
Family
ID=13788436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58082948A Granted JPS59206917A (ja) | 1983-05-10 | 1983-05-10 | 無効電力補償装置の過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59206917A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236607A (ja) * | 1989-03-10 | 1990-09-19 | Matsushita Electric Ind Co Ltd | 回転体表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102511389B1 (ko) * | 2016-03-23 | 2023-03-17 | 엘에스일렉트릭(주) | 사이리스터 보호장치 및 그의 보호방법 |
-
1983
- 1983-05-10 JP JP58082948A patent/JPS59206917A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236607A (ja) * | 1989-03-10 | 1990-09-19 | Matsushita Electric Ind Co Ltd | 回転体表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59206917A (ja) | 1984-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5121317A (en) | Inverter device | |
| US5347443A (en) | Inverter apparatus and a restarting method at an instantaneous power failure | |
| US4151453A (en) | Induction motor control system | |
| US3919620A (en) | Inverter adaptive lock-out technique | |
| JP3711360B2 (ja) | ダイオード不良検出装置 | |
| US4234917A (en) | Commutation failure detection and restoration for SCR frequency converters | |
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| US5115387A (en) | Circuitry and method of protecting thyristors | |
| JPH0217804B2 (ja) | ||
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| US5410240A (en) | Method and device for open-loop control of single-phase or multiphase A.C. power controllers | |
| JPS6412176B2 (ja) | ||
| SU1486069A3 (ru) | Устройство для защиты тиристора цепи импульсного генератора | |
| US4591769A (en) | Arrangement for controlling the speed of a DC motor | |
| JPH0219485B2 (ja) | ||
| JPH0363310B2 (ja) | ||
| JP2760582B2 (ja) | 定電圧定周波数電源装置 | |
| EP0253432B1 (en) | Energy converter | |
| KR910006099B1 (ko) | 아크 용접용 전원의 제어장치 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPS61244276A (ja) | 電力変換装置の制御装置 | |
| US8149604B2 (en) | Method of controlling a rectifying bridge and a circuit for the control | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JPS5951238B2 (ja) | 逆並列接続サイリスタ変換器の制御装置 | |
| SU1704979A1 (ru) | Источник посто нного тока дл дуговой сварки |