JP2634043B2 - インバータの過電流保護回路 - Google Patents
インバータの過電流保護回路Info
- Publication number
- JP2634043B2 JP2634043B2 JP60154876A JP15487685A JP2634043B2 JP 2634043 B2 JP2634043 B2 JP 2634043B2 JP 60154876 A JP60154876 A JP 60154876A JP 15487685 A JP15487685 A JP 15487685A JP 2634043 B2 JP2634043 B2 JP 2634043B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- overcurrent
- current
- signal
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、不必要に過電流信号を出力しないように
したインバータの過電流保護回路に関する。
したインバータの過電流保護回路に関する。
第２図は従来から使用されているインバータ装置の主
回路接続図である。この第２図において、図示されてい
ない整流器が交流電力を直流電力に交換するのである
が、この整流器が出力する直流電力のリップル分を除去
するためにフイルタリアクトル３とフイルタコンデンサ
４が設けられており、これらによつて平滑にされた直流
電力が抑制リアクトル５を介してインバータに供給され
るようになつている。そこでこれらフイルタリアクトル
３とフイルタコンデンサ４と図示されていない整流器と
を一括して直流電源２と称する。
回路接続図である。この第２図において、図示されてい
ない整流器が交流電力を直流電力に交換するのである
が、この整流器が出力する直流電力のリップル分を除去
するためにフイルタリアクトル３とフイルタコンデンサ
４が設けられており、これらによつて平滑にされた直流
電力が抑制リアクトル５を介してインバータに供給され
るようになつている。そこでこれらフイルタリアクトル
３とフイルタコンデンサ４と図示されていない整流器と
を一括して直流電源２と称する。
半導体スイッチ素子としてのゲートターンオフサイリ
スタ（以下ではGTOサイリスタと略記する）をブリッジ
接続したものがGTOインバータ７であるが、それぞれのG
TOサイリスタには帰還ダイオードが逆並列接続されてお
り、さらにスナバ回路が並列接続されている。このスナ
バ回路は、第２図においては抵抗とコンデンサの直列回
路で構成されているが、これにスナバダイオードが追加
されたものなど各種のスナバ回路があって、GTOサイリ
スタが動作するときにこのGTOサイリスタに印加される
大きな電圧変化速度を緩和している。なお符号６は直流
変流器であつて、このGTOインバータ７に入力する電流
を検出する。また符号８は負荷である。この第２図にお
いて、負荷８に交流電力を供給するべくGTOインバータ
７を作動させると、それぞれのGTOサイリスタが転流す
るさいに、極く短時間であるがインバータのアーム短絡
現象に擬似したモードがあつて、そのために大きなピー
ク電流が流れる不都合がある。
スタ（以下ではGTOサイリスタと略記する）をブリッジ
接続したものがGTOインバータ７であるが、それぞれのG
TOサイリスタには帰還ダイオードが逆並列接続されてお
り、さらにスナバ回路が並列接続されている。このスナ
バ回路は、第２図においては抵抗とコンデンサの直列回
路で構成されているが、これにスナバダイオードが追加
されたものなど各種のスナバ回路があって、GTOサイリ
スタが動作するときにこのGTOサイリスタに印加される
大きな電圧変化速度を緩和している。なお符号６は直流
変流器であつて、このGTOインバータ７に入力する電流
を検出する。また符号８は負荷である。この第２図にお
いて、負荷８に交流電力を供給するべくGTOインバータ
７を作動させると、それぞれのGTOサイリスタが転流す
るさいに、極く短時間であるがインバータのアーム短絡
現象に擬似したモードがあつて、そのために大きなピー
ク電流が流れる不都合がある。
第３図は第２図に示すインバータ装置の部分回路図で
あり、この第３図によって上述のピーク電流が流れる現
象を説明する。
あり、この第３図によって上述のピーク電流が流れる現
象を説明する。
第３図における直流電源11は第２図に図示の直流電源
２と等価である。この直流電源11からの直流電力は抑制
リアクトル５を介してGTOインバータに与えられるので
あるが、この第３図ではインバータの第１相上下アーム
のみを図示している。すなわち第１相上側アームはGTO
サイリスタ15Gと帰還ダイオード15Dとスナバコンデンサ
15Cの並列接続回路で構成されており、第１相下側アー
ムはGTOサイリスタ16Gと帰還ダイオード16Dとスナバコ
ンデンサ16Cの並列接続回路で構成されている。なおス
ナバコンデンサ15Cと16Cのそれぞれに直列接続されるス
ナバ抵抗は、図示が複雑になるのを避けるために省略し
ている。また抑制リアクトル５にはダイオード12と抵抗
13との直列回路が並列に接続されている。
２と等価である。この直流電源11からの直流電力は抑制
リアクトル５を介してGTOインバータに与えられるので
あるが、この第３図ではインバータの第１相上下アーム
のみを図示している。すなわち第１相上側アームはGTO
サイリスタ15Gと帰還ダイオード15Dとスナバコンデンサ
15Cの並列接続回路で構成されており、第１相下側アー
ムはGTOサイリスタ16Gと帰還ダイオード16Dとスナバコ
ンデンサ16Cの並列接続回路で構成されている。なおス
ナバコンデンサ15Cと16Cのそれぞれに直列接続されるス
ナバ抵抗は、図示が複雑になるのを避けるために省略し
ている。また抑制リアクトル５にはダイオード12と抵抗
13との直列回路が並列に接続されている。
第３図において、通常の転流で帰還ダイオード16Dが
導通中に、この帰還ダイオード16Dに対向するアームのG
TOサイリスタ15Gが点弧するモードを考える。すなわち
負荷８は一般に誘導負荷であるから、図示されていない
他相の下側アームにあるGTOサイリスタが点弧している
と、帰還ダイオード16Dが導通中であるから負荷８→他
相下側アームGTOサイリスタ→帰還ダイオード16D→負荷
８の経路でIoなる電流が循環している。
導通中に、この帰還ダイオード16Dに対向するアームのG
TOサイリスタ15Gが点弧するモードを考える。すなわち
負荷８は一般に誘導負荷であるから、図示されていない
他相の下側アームにあるGTOサイリスタが点弧している
と、帰還ダイオード16Dが導通中であるから負荷８→他
相下側アームGTOサイリスタ→帰還ダイオード16D→負荷
８の経路でIoなる電流が循環している。
ここでGTOサイリスタ15Gが点弧すると、それまで下側
アームの帰還ダイオード16Dに流れていた負荷電流IoはG
TOサイリスタ15Gに転流する。すなわち直流電源11→抑
制リアクトル５→GTOサイリスタ15G→負荷８→他相下側
アーム→直流電源11の経路に転流するのであるが、直流
電源11の電圧をＥ、抑制リアクトル５のインダクタンス
をＬとするならば、このGTOサイリスタ15Gに流れる電流
は、その値が零からE/Lとなる電流上昇率で増加し、そ
れと同時に帰還ダイオード16Dに流れていた電流はIoか
らE/Lなる電流下降率で減少して遂に零となる。
アームの帰還ダイオード16Dに流れていた負荷電流IoはG
TOサイリスタ15Gに転流する。すなわち直流電源11→抑
制リアクトル５→GTOサイリスタ15G→負荷８→他相下側
アーム→直流電源11の経路に転流するのであるが、直流
電源11の電圧をＥ、抑制リアクトル５のインダクタンス
をＬとするならば、このGTOサイリスタ15Gに流れる電流
は、その値が零からE/Lとなる電流上昇率で増加し、そ
れと同時に帰還ダイオード16Dに流れていた電流はIoか
らE/Lなる電流下降率で減少して遂に零となる。
帰還ダイオード16Dの電流が零、すなわちGTOサイリス
タ15Gの電流がIoになると、抑制リアクトル５とスナバ
コンデンサ16Cとの共振による振動電流が、直流電源11
→抑制リアクトル５→GTOサイリスタ15G→スナバコンデ
ンサ16C→直流電源11の経路で流れるので、GTOサイリス
タ15Gには上述の負荷電流Ioにこの振動電流が加算され
て流れることになる。しかもこのスナバコンデンサ16C
は大きな静電容量を有するので、振動電流の大きな値と
なる。この振動電流がピーク値に達するとダイオード12
が導通するので、GTOサイリスタ15Gに流れる振動電流は
急激に減少して負荷電流Ioが流れるのみとなる。
タ15Gの電流がIoになると、抑制リアクトル５とスナバ
コンデンサ16Cとの共振による振動電流が、直流電源11
→抑制リアクトル５→GTOサイリスタ15G→スナバコンデ
ンサ16C→直流電源11の経路で流れるので、GTOサイリス
タ15Gには上述の負荷電流Ioにこの振動電流が加算され
て流れることになる。しかもこのスナバコンデンサ16C
は大きな静電容量を有するので、振動電流の大きな値と
なる。この振動電流がピーク値に達するとダイオード12
が導通するので、GTOサイリスタ15Gに流れる振動電流は
急激に減少して負荷電流Ioが流れるのみとなる。
第４図はインバータ転流時の電流変化をあらわす波形
図であつて、第４図（イ）は帰還ダイオード16Dに流れ
る電流の変化を、第４図（ロ）はGTOサイリスタ15Gに流
れる電流の変化をそれぞれがあらわしている。
図であつて、第４図（イ）は帰還ダイオード16Dに流れ
る電流の変化を、第４図（ロ）はGTOサイリスタ15Gに流
れる電流の変化をそれぞれがあらわしている。
第４図において、時刻t1にGTOサイリスタ15Gへの転流
が開始されると、時刻t1からt2までの間に、帰還ダイオ
ード16Dの電流はIoから零に、GTOサイリスタ15Gの電流
は零からIoに変化する。
が開始されると、時刻t1からt2までの間に、帰還ダイオ
ード16Dの電流はIoから零に、GTOサイリスタ15Gの電流
は零からIoに変化する。
GTOサイリスタ15Gには前述の振動電流が加算されて更
に増加し、時刻t3にはピーク値に達するのであるが、そ
のピーク電流Ipの値は抑制リアクリトル５の容量にもよ
るが、一般に負荷電流Ioの２〜３倍の大きさとなり、ピ
ーク電流Ipに到達するまでの時間は数10マイクロ秒程度
の短い時間である。
に増加し、時刻t3にはピーク値に達するのであるが、そ
のピーク電流Ipの値は抑制リアクリトル５の容量にもよ
るが、一般に負荷電流Ioの２〜３倍の大きさとなり、ピ
ーク電流Ipに到達するまでの時間は数10マイクロ秒程度
の短い時間である。
ところでインバータの過電流検出は第２図に図示のよ
うに、直流変流器６などによりインバータ７の入力電流
が過電流設定値以上になつたことを検出し、GTOサイリ
スタをゲートオフするなどによつてインバータを構成す
る素子を過電流から保護している。それ故過電流設定値
は上述せる転流時の振動ピーク電流Ipでも動作しないよ
うに、このIpよりも大きな値に設定しなければならない
ので、インバータを構成するGTOサイリスタはこの大き
な電流設定値近傍の電流に耐えることができる電流容量
を必要とする。すなわち負荷電流Ioの数倍の電流容量を
素子を使用しなければならないので、インバータが大形
かつ高価となり、またこの大容量のインバータ装置の能
力を十分に発揮できないなどの各種の欠点を有する。
うに、直流変流器６などによりインバータ７の入力電流
が過電流設定値以上になつたことを検出し、GTOサイリ
スタをゲートオフするなどによつてインバータを構成す
る素子を過電流から保護している。それ故過電流設定値
は上述せる転流時の振動ピーク電流Ipでも動作しないよ
うに、このIpよりも大きな値に設定しなければならない
ので、インバータを構成するGTOサイリスタはこの大き
な電流設定値近傍の電流に耐えることができる電流容量
を必要とする。すなわち負荷電流Ioの数倍の電流容量を
素子を使用しなければならないので、インバータが大形
かつ高価となり、またこの大容量のインバータ装置の能
力を十分に発揮できないなどの各種の欠点を有する。
この発明は、インバータ動作時に流れる振動ピーク電
流に対し、必要以上に大きな電流耐量を有する半導体ス
イッチ素子を使用しなくてもよりインバータの過電流保
護回路を提供することを目的とする。
流に対し、必要以上に大きな電流耐量を有する半導体ス
イッチ素子を使用しなくてもよりインバータの過電流保
護回路を提供することを目的とする。
この発明は、インバータ動作時に流れる振動ピーク電
流は、移相器出力のオン信号開始時点から数10マイクロ
秒以内の短時間に生じる現象であることに着目したもの
であつて、インバータ入力電流が過電流設定値を越えた
場合であつても、上記の短時間のみはこの過電流設定値
超過の警報をブロックするようにして、大きな振動ピー
ク電流でも動作しない過電流設定値にすることで、使用
する半導体スイッチ素子の電流容量が不必要に大きくな
ることを防止しようとするものである。
流は、移相器出力のオン信号開始時点から数10マイクロ
秒以内の短時間に生じる現象であることに着目したもの
であつて、インバータ入力電流が過電流設定値を越えた
場合であつても、上記の短時間のみはこの過電流設定値
超過の警報をブロックするようにして、大きな振動ピー
ク電流でも動作しない過電流設定値にすることで、使用
する半導体スイッチ素子の電流容量が不必要に大きくな
ることを防止しようとするものである。
第１図は本発明の実施例を示すブロック図であつて、
第２図に示すインバータ装置を制御する制御回路のうち
の一部分である。
第２図に示すインバータ装置を制御する制御回路のうち
の一部分である。
第１図において、インバータの出力電圧を定める電圧
設定器21からの電圧設定信号と、インバータの出力側か
らフイートバックされてくる出力電圧信号とが自動電圧
調整器22に入力されて、この両入力信号の偏差値を零に
する制御信号が自動電圧調整器22から移相器23に与えら
れ、この移相器23から出力されるGTOサイリスタのオン
・オフ動作信号はパルス分配回路24によつて各GTOサイ
リスタに分配される。インバータを構成するGTOサイリ
スタのそれぞれに設けられているゲート駆動回路25は、
パルス分配回路24からの信号を受けて、それぞれのGTO
サイリスタを適切なタイミングでオン・オフ動作させる
ことにより、直流電力を所望の電圧と周波数の交流電力
に変換する。
設定器21からの電圧設定信号と、インバータの出力側か
らフイートバックされてくる出力電圧信号とが自動電圧
調整器22に入力されて、この両入力信号の偏差値を零に
する制御信号が自動電圧調整器22から移相器23に与えら
れ、この移相器23から出力されるGTOサイリスタのオン
・オフ動作信号はパルス分配回路24によつて各GTOサイ
リスタに分配される。インバータを構成するGTOサイリ
スタのそれぞれに設けられているゲート駆動回路25は、
パルス分配回路24からの信号を受けて、それぞれのGTO
サイリスタを適切なタイミングでオン・オフ動作させる
ことにより、直流電力を所望の電圧と周波数の交流電力
に変換する。
移相器23の出力信号は反転素子31を介してパルス発生
手段としての単安定マルチバイブレータ34に、また反転
素子31と32とを介して同じくパルス発生手段としての単
安定マルチバイブレータ33にも与えられるようになつて
いるので、移相器23の出力信号が論理Ｈ→論理Ｌに、あ
るいは論理Ｌ→論理Ｈに変化した瞬間から、これら単安
定マルチバイブレータ33と34からはOR素子35と反転素子
36とを介してNAND素子39に所定時間幅のパルス状の論理
Ｌ信号を与える。
手段としての単安定マルチバイブレータ34に、また反転
素子31と32とを介して同じくパルス発生手段としての単
安定マルチバイブレータ33にも与えられるようになつて
いるので、移相器23の出力信号が論理Ｈ→論理Ｌに、あ
るいは論理Ｌ→論理Ｈに変化した瞬間から、これら単安
定マルチバイブレータ33と34からはOR素子35と反転素子
36とを介してNAND素子39に所定時間幅のパルス状の論理
Ｌ信号を与える。
一方インバータの入力側から検出される電流（たとえ
ば第２図における直流変流器６が検出する電流）と、抵
抗37で設定される値とがコンパレータ38で比較され、入
力電流が抵抗37で設定している値より大であるか否かが
検出される。この抵抗37で設定する値が過電流設定値で
あつて、本発明においてはインバータを構成するGTOサ
イリスタが耐えられる限度の電流値に設定されるので、
定常電流Ioの数倍になる前述の振動ピーク電流はIpは当
然この過電流設定値以上の電流である。
ば第２図における直流変流器６が検出する電流）と、抵
抗37で設定される値とがコンパレータ38で比較され、入
力電流が抵抗37で設定している値より大であるか否かが
検出される。この抵抗37で設定する値が過電流設定値で
あつて、本発明においてはインバータを構成するGTOサ
イリスタが耐えられる限度の電流値に設定されるので、
定常電流Ioの数倍になる前述の振動ピーク電流はIpは当
然この過電流設定値以上の電流である。
コンパレータ38が過電流を検出していないときその出
力は論理Ｌであつて、反転素子36が出力する信号の状態
に関係なくNAND素子39は論理Ｈを出力するので、各ゲー
ト駆動回路25はパルス分配回路24からの信号に従って各
GTOサイリスタを駆動する動作を継続する。
力は論理Ｌであつて、反転素子36が出力する信号の状態
に関係なくNAND素子39は論理Ｈを出力するので、各ゲー
ト駆動回路25はパルス分配回路24からの信号に従って各
GTOサイリスタを駆動する動作を継続する。
また、過電流が検出されてコンパレータ38が論理Ｈを
出力しても、単安定マルチバイブレータ33または34で定
められている時間内の場合、反転素子36からは論理Ｌ信
号が与えられるので、NAND素子39の出力信号は依然とし
て論理Ｈであるから、ゲート駆動回路25の動作に変化は
生じない。すなわち、単安定マルチバイブレータ33また
は34が出力するパルスの時間幅を、前述の振動ピーク電
流が生じている期間に対応するように設定しておけば、
過電流設定値が低い場合でもこの振動ピーク電流Ipに感
応してこのインバータを過電流停止させるおそれがな
い。
出力しても、単安定マルチバイブレータ33または34で定
められている時間内の場合、反転素子36からは論理Ｌ信
号が与えられるので、NAND素子39の出力信号は依然とし
て論理Ｈであるから、ゲート駆動回路25の動作に変化は
生じない。すなわち、単安定マルチバイブレータ33また
は34が出力するパルスの時間幅を、前述の振動ピーク電
流が生じている期間に対応するように設定しておけば、
過電流設定値が低い場合でもこの振動ピーク電流Ipに感
応してこのインバータを過電流停止させるおそれがな
い。
単安定マルチバイブレータ33または34が上述のパルス
を出力していないとき、すなわち振動ピーク電流がイン
バータに流れていないときにコンパレータ38が過電流を
検出すればNAND素子39の出力信号は論理Ｌとなり、この
論理Ｌ信号が各ゲート駆動回路25に与えられるとゲート
ホールドするなどの動作により、各GTOサイリスタをこ
の過電流から保護する。
を出力していないとき、すなわち振動ピーク電流がイン
バータに流れていないときにコンパレータ38が過電流を
検出すればNAND素子39の出力信号は論理Ｌとなり、この
論理Ｌ信号が各ゲート駆動回路25に与えられるとゲート
ホールドするなどの動作により、各GTOサイリスタをこ
の過電流から保護する。
この発明によれば、インバータの各半導体スイッチ素
子を動作させる信号を出力する移相器が、その出力信号
を論理ＨからＬへ、あるいは論理ＬからＨへ変化させる
瞬間から一定時間（すなわち振動ピーク電流が流れてい
る期間に対応するごく短い時間）は、インバータ入力電
流が過電流を検出しても、この過電流信号をブロックす
るように回路を構成しているので、インバータの定常電
流に対応する電流容量の半導体スイッチ素子でこのイン
バータを構成し、過電流設定値もこの電流容量に見合う
値に設定して支障なく運転させることができるので、イ
ンバータ動作時に生ずる大きな振動ピーク電流を考慮し
て不必要な電流容量の大きな半導体スイッチ素子を使用
しなくてもよい。それ故インバータ装置の大形化と価格
の上昇とを防ぐことができる効果を有する。
子を動作させる信号を出力する移相器が、その出力信号
を論理ＨからＬへ、あるいは論理ＬからＨへ変化させる
瞬間から一定時間（すなわち振動ピーク電流が流れてい
る期間に対応するごく短い時間）は、インバータ入力電
流が過電流を検出しても、この過電流信号をブロックす
るように回路を構成しているので、インバータの定常電
流に対応する電流容量の半導体スイッチ素子でこのイン
バータを構成し、過電流設定値もこの電流容量に見合う
値に設定して支障なく運転させることができるので、イ
ンバータ動作時に生ずる大きな振動ピーク電流を考慮し
て不必要な電流容量の大きな半導体スイッチ素子を使用
しなくてもよい。それ故インバータ装置の大形化と価格
の上昇とを防ぐことができる効果を有する。
第１図は本発明の実施例を示すブロック図である。第２
図は従来から使用されているインバータ装置の主回路接
続図であり、第３図は第２図に示すインバータ装置の部
分回路図、第４図はインバータ転流時の電流変化をあら
わす波形図である。 ２……直流電源、３……フイルタリアクトル、４……フ
イルタコンデンサ、５……抑制リアクトル、６……直流
変流器、７……GTOインバータ、８……負荷、11……直
流電源、12……ダイオード、13……抵抗、15C,16C……
スナバコンデンサ、15D,16D……帰還ダイオード、15G,1
6G……半導体スイッチ素子としてのGTOサイリスタ、21
……電圧設定器、22……自動電圧調整器、23……移相
器、24……パルス分配器、25……ゲート駆動回路、31,3
2,36……反転素子、33,34……パルス発生手段としての
単安定マルチバイブレータ、35……OR素子、37……抵
抗、38……コンパレータ、39……NAND素子。
図は従来から使用されているインバータ装置の主回路接
続図であり、第３図は第２図に示すインバータ装置の部
分回路図、第４図はインバータ転流時の電流変化をあら
わす波形図である。 ２……直流電源、３……フイルタリアクトル、４……フ
イルタコンデンサ、５……抑制リアクトル、６……直流
変流器、７……GTOインバータ、８……負荷、11……直
流電源、12……ダイオード、13……抵抗、15C,16C……
スナバコンデンサ、15D,16D……帰還ダイオード、15G,1
6G……半導体スイッチ素子としてのGTOサイリスタ、21
……電圧設定器、22……自動電圧調整器、23……移相
器、24……パルス分配器、25……ゲート駆動回路、31,3
2,36……反転素子、33,34……パルス発生手段としての
単安定マルチバイブレータ、35……OR素子、37……抵
抗、38……コンパレータ、39……NAND素子。
Claims (1)
- 【請求項１】半導体スイッチ素子にダイオードを逆並列
接続するとともにスナバコンデンサを並列接続したもの
をブリッジ接続し、各半導体スイッチ素子をオン・オフ
動作させることで直流電力を交流電力に交換するインバ
ータにおいて、電圧設定器により設定された電圧設定信
号とインバータの出力側からフィードバックされてくる
出力電圧信号との偏差を零にする制御信号を出力する自
動電圧調整器と、前記制御信号が入力され前記各半導体
スイッチ素子のオン・オフ動作信号を出力する移相器
と、前記オン・オフ動作信号を前記各半導体スイッチ素
子に分配するパルス分配回路と、インバータの入力電流
が過電流設定値以上の過電流になったことを検出する過
電流検出手段と、前記移相器からのオン・オフ動作信号
が変化するたびごとに所定時間幅のパルス信号を出力す
る手段と、前記過電流検出手段が過電流を検出しても前
記パルス信号出力期間中は過電流検出信号の出力を阻止
する手段とを備えたことを特徴とするインバータの過電
流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154876A JP2634043B2 (ja) | 1985-07-13 | 1985-07-13 | インバータの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154876A JP2634043B2 (ja) | 1985-07-13 | 1985-07-13 | インバータの過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216077A JPS6216077A (ja) | 1987-01-24 |
| JP2634043B2 true JP2634043B2 (ja) | 1997-07-23 |
Family
ID=15593866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154876A Expired - Lifetime JP2634043B2 (ja) | 1985-07-13 | 1985-07-13 | インバータの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634043B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5646087B2 (ja) | 2011-11-28 | 2014-12-24 | 三菱電機株式会社 | 車両用補助電源装置およびその過電流保護方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103594U (ja) * | 1981-12-30 | 1983-07-14 | 株式会社東芝 | インバ−タ装置 |
-
1985
- 1985-07-13 JP JP60154876A patent/JP2634043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6216077A (ja) | 1987-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61112583A (ja) | 電力変換装置 | |
| US3718853A (en) | Pulse width limiting means for inverter circuits | |
| JPS6349874B2 (ja) | ||
| US3919620A (en) | Inverter adaptive lock-out technique | |
| JP3237719B2 (ja) | 電力回生制御装置 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPS6361877B2 (ja) | ||
| GB2051507A (en) | Selective commutation circuit for an inverter | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| US4041365A (en) | Circuit for detecting a malfunction in an inverter | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| JP3340850B2 (ja) | サイクロコンバータのゲート回路 | |
| EP0253432B1 (en) | Energy converter | |
| JP3082858B2 (ja) | Ｐｗｍインバータ装置 | |
| EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JPS61244276A (ja) | 電力変換装置の制御装置 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPS58107265A (ja) | 溶接用電源装置 | |
| JPH077961A (ja) | 電力変換装置 | |
| JPH0217804B2 (ja) | ||
| JPS626417B2 (ja) | ||
| JPH0546192B2 (ja) | ||
| JP3601255B2 (ja) | インバータ装置の負荷短絡検出方法 | |
| JPH0449347B2 (ja) |