JP3082858B2 - Ｐｗｍインバータ装置 - Google Patents
Ｐｗｍインバータ装置Info
- Publication number
- JP3082858B2 JP3082858B2 JP02156912A JP15691290A JP3082858B2 JP 3082858 B2 JP3082858 B2 JP 3082858B2 JP 02156912 A JP02156912 A JP 02156912A JP 15691290 A JP15691290 A JP 15691290A JP 3082858 B2 JP3082858 B2 JP 3082858B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- snubber
- arm
- voltage
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はインバータ装置の逆変換部の電力用半導体
素子にGTO（Gete Turn−Off Thyristor）を用いたPWM
（Pulse Width Moduration）インバータ装置に関するも
のである。
素子にGTO（Gete Turn−Off Thyristor）を用いたPWM
（Pulse Width Moduration）インバータ装置に関するも
のである。
第５図は、例えば特開昭60−207494号公報に示された
従来のPWMインバータ装置の逆変換部の構成を示すブロ
ック図であり、図において１は直流電源、210〜215はト
ランジスタ、216〜221はフリーホイーリングダイオー
ド、140,150,160は従来のインバータの出力電圧検出
器、204は直流電源１のプラス側母線205は同じくマイナ
ス側母線、201〜203はインバータ出力ラインである。前
記インバータ出力ライン201はＵ相、同じく202はＶ相、
同じく203はＷ相に対応する。
従来のPWMインバータ装置の逆変換部の構成を示すブロ
ック図であり、図において１は直流電源、210〜215はト
ランジスタ、216〜221はフリーホイーリングダイオー
ド、140,150,160は従来のインバータの出力電圧検出
器、204は直流電源１のプラス側母線205は同じくマイナ
ス側母線、201〜203はインバータ出力ラインである。前
記インバータ出力ライン201はＵ相、同じく202はＶ相、
同じく203はＷ相に対応する。
また、第６図は出力電圧検出器140,150,160の具体的
な回路例を示す図で、141は抵抗、142はフォトカプラで
ある。前記抵抗141はインバータ出力ライン201〜203に
夫々接続され、フォトカプラ142はマイナス側母線205に
接続される。
な回路例を示す図で、141は抵抗、142はフォトカプラで
ある。前記抵抗141はインバータ出力ライン201〜203に
夫々接続され、フォトカプラ142はマイナス側母線205に
接続される。
次にＵ相を例にして動作について説明する。まず、イ
ンバータ出力ライン201の電圧はトランジスタ210と211
を交互にオン・オフさせ、且つそのデューティーを変化
させて制御する。この時直流短絡を防止するため、直流
電源１のプラス側とマイナス側のトランジスタ210,211
の点弧に相間の短絡防止時間（Td）を設ける。即ち直流
電源１のプラス側のトランジスタ210とマイナス側のト
ランジスタ211は交互にONするが、スイッチング時に両
方ともOFFする期間を設けてトランジスタの蓄積時間等
に起因して発生する直流短絡を防止する。
ンバータ出力ライン201の電圧はトランジスタ210と211
を交互にオン・オフさせ、且つそのデューティーを変化
させて制御する。この時直流短絡を防止するため、直流
電源１のプラス側とマイナス側のトランジスタ210,211
の点弧に相間の短絡防止時間（Td）を設ける。即ち直流
電源１のプラス側のトランジスタ210とマイナス側のト
ランジスタ211は交互にONするが、スイッチング時に両
方ともOFFする期間を設けてトランジスタの蓄積時間等
に起因して発生する直流短絡を防止する。
ところがPWM変調法の場合には短絡防止時間（Td）の
ためにインバータ出力ライン201の電圧出力パルス幅は
出力電流の大きさと方向とによって変化する。プラス側
のトランジスタ210とマイナス側のトランジスタ211が共
にOFFしているとき、すなわち、交流出力電流がある値
を有しており出力電流が順方向（インバータから負荷に
流れる）の場合には出力電圧はマイナスになり、出力電
流が逆方向（負荷からインバータに流れる）の場合には
出力電圧はプラスになる。又出力電流の大きさによって
当然トランジスタの蓄積時間が変化する。
ためにインバータ出力ライン201の電圧出力パルス幅は
出力電流の大きさと方向とによって変化する。プラス側
のトランジスタ210とマイナス側のトランジスタ211が共
にOFFしているとき、すなわち、交流出力電流がある値
を有しており出力電流が順方向（インバータから負荷に
流れる）の場合には出力電圧はマイナスになり、出力電
流が逆方向（負荷からインバータに流れる）の場合には
出力電圧はプラスになる。又出力電流の大きさによって
当然トランジスタの蓄積時間が変化する。
これを補正する方法としてインバータ出力ライン201
と直流電源１のマイナス母線205との間に電圧検出器140
を設け、この電圧検出器140によって実際の出力パルス
幅を検出してトランジスタ210,211のON時間を調整して
指令通りの出力を得るように制御部によって制御する。
と直流電源１のマイナス母線205との間に電圧検出器140
を設け、この電圧検出器140によって実際の出力パルス
幅を検出してトランジスタ210,211のON時間を調整して
指令通りの出力を得るように制御部によって制御する。
インバータ出力ライン201の出力電圧波形は第７図に
示すように、０（Lo）とEd（Hi）の２値を取る。トラン
ジスタの場合出力電圧Edの立ち上がり時間（tr1）と立
ち下がり時間（tf1）は略0.5〜２μsecと短い。インバ
ータ出力ライン201の電圧が上昇するとフォトカプラ142
には抵抗141で限流された電流が流れる。この電流値が
フォトカプラの動作閾値を越えるとフォトカプラ142の
出力がアクティブになり、インバータ出力ライン201がH
iになったことを検出し、制御部に伝達する。制御部で
はトランジスタのベースドライブパルスを制御する。
示すように、０（Lo）とEd（Hi）の２値を取る。トラン
ジスタの場合出力電圧Edの立ち上がり時間（tr1）と立
ち下がり時間（tf1）は略0.5〜２μsecと短い。インバ
ータ出力ライン201の電圧が上昇するとフォトカプラ142
には抵抗141で限流された電流が流れる。この電流値が
フォトカプラの動作閾値を越えるとフォトカプラ142の
出力がアクティブになり、インバータ出力ライン201がH
iになったことを検出し、制御部に伝達する。制御部で
はトランジスタのベースドライブパルスを制御する。
従来のPWMインバータ装置は以上のように構成されて
いるので、インバータ駆動にトランジスタを用いた場合
には問題なく動作した回路もGTOを使用するとスナバ回
路の構成によっては出力電圧の立ち上がり時間、あるい
は立ち下がり時間が長くなったり、負荷によって大きく
変化するものが発生する。そして、従来の電圧検出回路
ではフォトカプラの閾値電流の変化によって検出レベル
が大きく変動するため、出力電圧の検出に乱れが生じ相
間の短絡休止時間（Td）に変動を与えるという課題があ
った。
いるので、インバータ駆動にトランジスタを用いた場合
には問題なく動作した回路もGTOを使用するとスナバ回
路の構成によっては出力電圧の立ち上がり時間、あるい
は立ち下がり時間が長くなったり、負荷によって大きく
変化するものが発生する。そして、従来の電圧検出回路
ではフォトカプラの閾値電流の変化によって検出レベル
が大きく変動するため、出力電圧の検出に乱れが生じ相
間の短絡休止時間（Td）に変動を与えるという課題があ
った。
この発明は上記のような課題を解消するためになされ
たもので、逆変換部の電力半導体にGTOを採用し出力電
圧のHiとLoの検出を中間レベル（Ed/2）付近の比較的変
動の少い領域で行う出力電圧検出器を備えたPWMインバ
ータ装置を得ることを目的とする。
たもので、逆変換部の電力半導体にGTOを採用し出力電
圧のHiとLoの検出を中間レベル（Ed/2）付近の比較的変
動の少い領域で行う出力電圧検出器を備えたPWMインバ
ータ装置を得ることを目的とする。
この発明に係るPWMインバータ装置はプラス側のGTOの
アノード側に第１のスナバコンデンサを接続し、カソー
ド側に第１のスナバダイオードを同極性に直列に接続し
た回路を並列に接続すると共に、前記プラス側のGTOと
対をなすマイナス側のGTOのアノード側に第２のスナバ
ダイオードを同極性に接続し、カソード側に第２のスナ
バコンデンサを直列にした回路を並列に接続し、前記直
列に接続された第１のスナバコンデンサと第１のスナバ
ダイオードの交点及び第２のスナバダイオードと第２の
スナバコンデンサの交点間をスナバ抵抗を介して接続
し、前記プラス側GTOのカソードと、マイナス側GTOのア
ノード間にセンタタップを有する限流リアクトルを設け
た逆変換部のアーム対と、その逆変換部のアーム対を複
数組並列にしてGTOに順方向に接続した直流電源と、そ
の直流電源の端子間に接続され複数の抵抗で構成した分
圧器と、その分圧器の出力と前記逆変換部のセンタタッ
プ出力の各相間に前記分圧器の出力より前記逆変換部の
出力が大になると制御指令を出力する出力電圧検出器
と、その出力電圧検出器の制御指令を上下アーム短絡防
止時間の制御信号として入力する制御部とを備えて構成
したものである。
アノード側に第１のスナバコンデンサを接続し、カソー
ド側に第１のスナバダイオードを同極性に直列に接続し
た回路を並列に接続すると共に、前記プラス側のGTOと
対をなすマイナス側のGTOのアノード側に第２のスナバ
ダイオードを同極性に接続し、カソード側に第２のスナ
バコンデンサを直列にした回路を並列に接続し、前記直
列に接続された第１のスナバコンデンサと第１のスナバ
ダイオードの交点及び第２のスナバダイオードと第２の
スナバコンデンサの交点間をスナバ抵抗を介して接続
し、前記プラス側GTOのカソードと、マイナス側GTOのア
ノード間にセンタタップを有する限流リアクトルを設け
た逆変換部のアーム対と、その逆変換部のアーム対を複
数組並列にしてGTOに順方向に接続した直流電源と、そ
の直流電源の端子間に接続され複数の抵抗で構成した分
圧器と、その分圧器の出力と前記逆変換部のセンタタッ
プ出力の各相間に前記分圧器の出力より前記逆変換部の
出力が大になると制御指令を出力する出力電圧検出器
と、その出力電圧検出器の制御指令を上下アーム短絡防
止時間の制御信号として入力する制御部とを備えて構成
したものである。
この発明における出力電圧検出器は、分圧器の出力と
逆変換部の各アーム対のセンタタップ出力の各相との間
に夫々設けられ、分圧器の出力より前記逆変換部の出力
の方が大になると制御指令を制御部に出力するので、上
下アーム短絡防止時間に起因するインバータ出力電圧の
乱れ防止が改善される。また、スナバエネルギーの一部
が負荷に還流されるためスナバロスが低減される。
逆変換部の各アーム対のセンタタップ出力の各相との間
に夫々設けられ、分圧器の出力より前記逆変換部の出力
の方が大になると制御指令を制御部に出力するので、上
下アーム短絡防止時間に起因するインバータ出力電圧の
乱れ防止が改善される。また、スナバエネルギーの一部
が負荷に還流されるためスナバロスが低減される。
以下、この発明の一実施例を図に付いて説明する。図
中、第５図と同一の部分は同一の符号をもって図示した
第１図において、２は分圧器で抵抗21,22で構成され
る。10,20,30はGTOで構成された逆変換部のアーム対
で、３アーム対で３相インバータを構成している。40,5
0,60はこの発明にかかる出力電圧検出器、100は分圧器
２の電圧出力である。
中、第５図と同一の部分は同一の符号をもって図示した
第１図において、２は分圧器で抵抗21,22で構成され
る。10,20,30はGTOで構成された逆変換部のアーム対
で、３アーム対で３相インバータを構成している。40,5
0,60はこの発明にかかる出力電圧検出器、100は分圧器
２の電圧出力である。
第２図は出力電圧検出器40,50,60の一実施例を示した
回路図で、直列接続された抵抗（第１の限流抵抗）41、
抵抗（第２の限流抵抗）42およびフォトカプラ44と、そ
れら抵抗42およびフォトカプラ44に逆方向に並列接続さ
れたツェナーダイオード43により構成されている。
回路図で、直列接続された抵抗（第１の限流抵抗）41、
抵抗（第２の限流抵抗）42およびフォトカプラ44と、そ
れら抵抗42およびフォトカプラ44に逆方向に並列接続さ
れたツェナーダイオード43により構成されている。
また、第３図は逆変換部のアーム対10,20,30の一実施
例を示す回路図である。11,12はGTO、13,14はフリーホ
イーリングダイオード、15,16は（第1,第２の）スナバ
コンデンサ、17,18は（第1,第２の）スナバダイオー
ド、19はスナバ抵抗、20はセンタップを備えた限流リア
クトルである。
例を示す回路図である。11,12はGTO、13,14はフリーホ
イーリングダイオード、15,16は（第1,第２の）スナバ
コンデンサ、17,18は（第1,第２の）スナバダイオー
ド、19はスナバ抵抗、20はセンタップを備えた限流リア
クトルである。
ここで、GTO11,フリーホイーリングダイオード13,第
１のスナバコンデンサ15及び第１のスナバダイオード17
を上アームUA、GTO12,フリーホイーリングダイオード1
4,第２のスナバコンデンサ16及び第２のスナバダイオー
ド18を下アームSAと呼ぶ。
１のスナバコンデンサ15及び第１のスナバダイオード17
を上アームUA、GTO12,フリーホイーリングダイオード1
4,第２のスナバコンデンサ16及び第２のスナバダイオー
ド18を下アームSAと呼ぶ。
次に動作について説明する。例えば第３図の回路にお
いてGTO11を通して負荷に電流を流している状態でそのG
TO11をOFFすると、負荷電流IL1,IL2はスナバコンデンサ
15→スナバダイオード17→限流リアクトル20のセンタタ
ップ→負荷、及びスナバコンデンサ16→スナバ抵抗19→
スナバダイオード17→限流リアクトル20→負荷の経路で
流れる。この負荷電流IL1,IL2によってスナバコンデン
サ15は充電され、スナバコンデンサ16は放電する。負荷
電流をIL,スナバコンデンサ15,16の容量をＣとすれば出
力電圧Ｖの変化率は dV/dt＝IL/（２×Ｃ） となり、負荷電流ILによって変化する。ここで、例えば
インバータ出力ライン（例えば101）の電圧波形を第４
図に示すとその電圧波形の立ち上がり時間tr2と立ち下
がり時間tf2は負荷電流によって数μsec〜数十μsecと
大きく変化する。このため出力電圧検出器40の閾値V1は
出力電圧Edの中間電位（Ed/2）に設定しなければならな
い。この時、スナバコンデンサ16のエネルギーの大部分
は負荷に環流するためスナバロスが軽減される。
いてGTO11を通して負荷に電流を流している状態でそのG
TO11をOFFすると、負荷電流IL1,IL2はスナバコンデンサ
15→スナバダイオード17→限流リアクトル20のセンタタ
ップ→負荷、及びスナバコンデンサ16→スナバ抵抗19→
スナバダイオード17→限流リアクトル20→負荷の経路で
流れる。この負荷電流IL1,IL2によってスナバコンデン
サ15は充電され、スナバコンデンサ16は放電する。負荷
電流をIL,スナバコンデンサ15,16の容量をＣとすれば出
力電圧Ｖの変化率は dV/dt＝IL/（２×Ｃ） となり、負荷電流ILによって変化する。ここで、例えば
インバータ出力ライン（例えば101）の電圧波形を第４
図に示すとその電圧波形の立ち上がり時間tr2と立ち下
がり時間tf2は負荷電流によって数μsec〜数十μsecと
大きく変化する。このため出力電圧検出器40の閾値V1は
出力電圧Edの中間電位（Ed/2）に設定しなければならな
い。この時、スナバコンデンサ16のエネルギーの大部分
は負荷に環流するためスナバロスが軽減される。
次に出力電圧Edの検出について説明する。まず、分圧
器２を構成する抵抗21,22の値は、次の様に設定する。
抵抗21,22の抵抗値をR21,R22とする。
器２を構成する抵抗21,22の値は、次の様に設定する。
抵抗21,22の抵抗値をR21,R22とする。
R21＋R22;Ed/（R21＋R22）≫IX 但し、IXはインバータ出力がHi（Ed）またはLO（０）
の時電圧検出器40〜60に流れる電流。
の時電圧検出器40〜60に流れる電流。
分圧器２の出力100の電圧は電圧検出器40〜60から見
ると近似的に定電圧源となる。
ると近似的に定電圧源となる。
R21/R22≒１ 分圧器２の出力100を中間電位（Ed/2）付近に設定す
る。
る。
次に電圧検出器40〜60の動作について第４図を参照し
て説明する。インバータ出力ライン（例えば101）の電
圧が分圧器２の出力100以下のとき、電流IRはツェナー
ダイオード43→抵抗41の経路で流れ、フォトカプラ44の
出力はLOとなる。また、インバータ出力ライン（例えば
101）の電圧が分圧器２の出力以上のときには次のよう
に動作する。ツェナーダイオード43のツェナー電圧をV
Z、電圧検出器40〜60に印加される電圧（例えばインバ
ータ出力ライン101と分圧器出力100との間）をVD、フォ
トカプラ44のフォトダイオードの閾値電流をITH,抵抗4
1,42の抵抗値をそれぞれR41,R42とする。但し、フォト
カプラ44の電圧降下は無視し、R41≫R42とする。
て説明する。インバータ出力ライン（例えば101）の電
圧が分圧器２の出力100以下のとき、電流IRはツェナー
ダイオード43→抵抗41の経路で流れ、フォトカプラ44の
出力はLOとなる。また、インバータ出力ライン（例えば
101）の電圧が分圧器２の出力以上のときには次のよう
に動作する。ツェナーダイオード43のツェナー電圧をV
Z、電圧検出器40〜60に印加される電圧（例えばインバ
ータ出力ライン101と分圧器出力100との間）をVD、フォ
トカプラ44のフォトダイオードの閾値電流をITH,抵抗4
1,42の抵抗値をそれぞれR41,R42とする。但し、フォト
カプラ44の電圧降下は無視し、R41≫R42とする。
VD/R41＜ITH 電流IPは抵抗41→抵抗42→フォトカプラ44の経路で流
れる閾値電流ITH以下のためフォトカプラ42の出力はLO
のままである。
れる閾値電流ITH以下のためフォトカプラ42の出力はLO
のままである。
ITH＜VD/R41＜VZ/R42 電流は抵抗41→抵抗42→フォトカプラ44の経路で流れ
る。閾値電流ITH以上のためフォトカプラ44の出力はHi
になる。
る。閾値電流ITH以上のためフォトカプラ44の出力はHi
になる。
VZ/R42＜VD/R41 電流は抵抗41→抵抗42→フォトカプラ44の経路及び抵
抗41→ツェナーダイオード43の経路で流れて、フォトカ
プラ44の電流を定格値以下に制限する。フォトカプラ44
の出力はHiになる。
抗41→ツェナーダイオード43の経路で流れて、フォトカ
プラ44の電流を定格値以下に制限する。フォトカプラ44
の出力はHiになる。
以上の説明から出力電圧検出器41〜60は出力電圧がEd
/2＋ITH×R41のときに閾値をもち、フォトカプラの出力
が変化する。抵抗R41を低い値に設定すれば閾値は中央
値（Ed/2）に近い値になる。
/2＋ITH×R41のときに閾値をもち、フォトカプラの出力
が変化する。抵抗R41を低い値に設定すれば閾値は中央
値（Ed/2）に近い値になる。
尚、上記実施例では、固定直流電源の三相インバータ
を例にして説明したが、直流電源は可変であってもよ
く、又インバータ相数は単相、その他であってもよく、
上記実施例と同様の効果を奏する。
を例にして説明したが、直流電源は可変であってもよ
く、又インバータ相数は単相、その他であってもよく、
上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、直流電源の端子間に
接続された分圧器の出力と、各逆変換器のアーム対のセ
ンタタップ出力との間に出力電圧検出器を接続し、前記
分圧器の出力電圧より前記逆変換部の出力電圧の方が大
になると制御部に制御指令を出力して上下アーム短絡時
間を制御するように構成したので、GTOアームの短絡防
止時間を常に安定に確保して信頼度の高いPWMインバー
タ装置を安価に提供できる効果がある。
接続された分圧器の出力と、各逆変換器のアーム対のセ
ンタタップ出力との間に出力電圧検出器を接続し、前記
分圧器の出力電圧より前記逆変換部の出力電圧の方が大
になると制御部に制御指令を出力して上下アーム短絡時
間を制御するように構成したので、GTOアームの短絡防
止時間を常に安定に確保して信頼度の高いPWMインバー
タ装置を安価に提供できる効果がある。
第１図はこの発明の一実施例によるPWMインバータ装置
の構成図、第２図は電圧検出器の回路例を示す回路図、
第３図は逆変換部のアーム対の例を示す回路図、第４図
は逆変換部の出力電圧波形図、第５図は従来のトランジ
スタPWMインバータ装置の構成図、第６図は第５図の１
例としての電圧検出回路図、第７図は１例としての出力
電圧波形図である。 図において、１は直流電源、２は分圧器、21,22は抵
抗、10〜30は逆変換部のアーム対、40〜60は出力電圧検
出器、11,12はGTO、15,16は（第1,第２の）スナバコン
デンサ、17,18は（第1,第２の）スナバダイオード、19
はスナバ抵抗、20は限流リアクトル、80は制御部、UAは
上アーム、SAは下アームである。 なお、図中、同一符号は同一、または相当部分を示す。
の構成図、第２図は電圧検出器の回路例を示す回路図、
第３図は逆変換部のアーム対の例を示す回路図、第４図
は逆変換部の出力電圧波形図、第５図は従来のトランジ
スタPWMインバータ装置の構成図、第６図は第５図の１
例としての電圧検出回路図、第７図は１例としての出力
電圧波形図である。 図において、１は直流電源、２は分圧器、21,22は抵
抗、10〜30は逆変換部のアーム対、40〜60は出力電圧検
出器、11,12はGTO、15,16は（第1,第２の）スナバコン
デンサ、17,18は（第1,第２の）スナバダイオード、19
はスナバ抵抗、20は限流リアクトル、80は制御部、UAは
上アーム、SAは下アームである。 なお、図中、同一符号は同一、または相当部分を示す。
フロントページの続き (56)参考文献 特開 昭59−178974（ＪＰ，Ａ) 特開 平２−129562（ＪＰ，Ａ) 特開 昭64−5367（ＪＰ，Ａ) 特開 昭50−16466（ＪＰ，Ａ) 特開 昭54−19129（ＪＰ，Ａ)
Claims (1)
- 【請求項１】上アームと下アームとをセンタタップ式の
限流リアクトルで結合した回路と、前記上アームのスナ
バ回路の第１のスナバコンデンサと第１のスナバダイオ
ードとの交点、及び前記下アームのスナバ回路の第２の
スナバダイオードと第２のスナバコンデンサとの交点と
の間にスナバ抵抗を接続した回路とからなる逆変換部の
アーム対と、前記逆変換部のアーム対を複数組並列にし
て上，下アームのGTOに順方向に接続した直流電源と、
前記直流電源の端子間に接続され複数の抵抗で構成した
分圧器と、前記分圧器の出力と前記逆変換部のアーム対
のセンタタップ出力との間に各相毎に設けられ、直列接
続された第１の限流抵抗、第２の限流抵抗およびフォト
カプラのそれら第２の限流抵抗およびフォトカプラに逆
方向に並列接続されたツェナーダイオードからなり、前
記分圧器の出力電圧より前記逆変換部のアーム対の出力
電圧の方が大になると制御指令を出力する出力電圧検出
器と、前記出力電圧検出器の制御指令を上下アーム短絡
防止時間の制御信号として入力する制御部とを備えたPW
Mインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156912A JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02156912A JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0449868A JPH0449868A (ja) | 1992-02-19 |
| JP3082858B2 true JP3082858B2 (ja) | 2000-08-28 |
Family
ID=15638100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02156912A Expired - Fee Related JP3082858B2 (ja) | 1990-06-15 | 1990-06-15 | Ｐｗｍインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082858B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400206A1 (de) * | 1993-01-08 | 1994-07-28 | Nippon Aleph | Stoßfeststellungseinrichtung |
| US5770792A (en) * | 1995-10-27 | 1998-06-23 | Nippon Aleph Corporation | Shock sensors |
| JP5858215B2 (ja) * | 2010-11-19 | 2016-02-10 | 富士電機株式会社 | 非接地回路の地絡検出回路 |
-
1990
- 1990-06-15 JP JP02156912A patent/JP3082858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0449868A (ja) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH0965658A (ja) | 電力変換装置 | |
| JP3102499B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPH10327585A (ja) | 電力変換装置 | |
| US20070217243A1 (en) | Pwm Cycloconverter And Control Method For Pwm Cycloconverter | |
| US20030112640A1 (en) | Method for controlling freewheeling paths in a matrix converter | |
| KR100663719B1 (ko) | 전력 변환 장치 | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| JP3082858B2 (ja) | Ｐｗｍインバータ装置 | |
| JPH09140141A (ja) | サイリスタ電力コンバータ用の共通ターンオフ回路 | |
| EP0557903A1 (en) | Multi-series inverter arrangement | |
| US4506319A (en) | Inductively commutated thyristor inverter | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2522434B2 (ja) | Ｐｗｍ方式ｇｔｏインバ―タ | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP3029305B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPH07194137A (ja) | 電力変換装置 | |
| JP3068966B2 (ja) | スナバエネルギ回生装置 | |
| JP3019555B2 (ja) | Ｇｔｏサイリスタインバータ | |
| JP3061957B2 (ja) | 中性点クランプ式インバータの制御装置 | |
| JP2634043B2 (ja) | インバータの過電流保護回路 | |
| JPH06113525A (ja) | スナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |