JPS62173774A - 発光ダイオ−ド素子 - Google Patents

発光ダイオ−ド素子

Info

Publication number
JPS62173774A
JPS62173774A JP61015441A JP1544186A JPS62173774A JP S62173774 A JPS62173774 A JP S62173774A JP 61015441 A JP61015441 A JP 61015441A JP 1544186 A JP1544186 A JP 1544186A JP S62173774 A JPS62173774 A JP S62173774A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting diode
active layer
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61015441A
Other languages
English (en)
Inventor
Shoji Usuda
臼田　昭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Cable Industries Ltd
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Priority to JP61015441A priority Critical patent/JPS62173774A/ja
Publication of JPS62173774A publication Critical patent/JPS62173774A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は発光ダイオード素子に係り、特には、ダブルヘ
テロ構造の発光ダイオード素子に関する。
〈従来の技術〉 従来のこの種の発光ダイオード素子として、Ｐ型のＧａ
Ａｓ基板上にＰ型のＡｌｏ、、Ｇａ６．３へＳ傾斜層と
、Ｐ型のＡ　Ａｏ、ｓ　Ｇａａ、ｔ　Ａ　Ｓ活性層と、
Ｎ型のＡ１６．ｑ　Ｇａｏ、＝　Ａｓ層とをその順にエ
ピタキシャル成長したものがある。
このようなダブルヘテロ構造を備えた発光ダイオード素
子の活性層の厚みは数μｍ〜３０μｍの範囲に設定され
ている。
〈発明が解決しようとする問題点〉 ところで、活性層における不純物によるトランプを少な
（して再結合の効率を上げるには、活性層の厚みを小さ
く設定することが望ましい。
しかしながら、上述した従来の発光ダイオード素子は、
この点で最適なものでなかったために、充分に高い発光
出力を得ることができなかった。
本発明は、このような事情に鑑みてなされたものであっ
て、活性層の厚みを最適に設定することによって、高い
発光出力を得ることができる発光ダイオード素子を堤供
することを目的としている。
く問題点を解決するための手段〉 本発明は、このような目的を達成するために、次のよう
な構成をとる。
即ち、本発明は、少なくとも７１．ｆＧａＡｓ傾斜層と
、前記ＡＪＧａＡｓ傾斜層の上にエピタキシャル成長さ
れ、この傾斜層と同極性の活性層と、前記活性層の上に
エピタキシャル成長され、この活性層と逆極性のＡｌＧ
ａＡｓ層とを備えたダブルヘテロ構造の発光ダイオード
素子であって、前記活性層の厚みを０．５〜１．５μｍ
の範囲内に設定したことを特徴としている。
〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
第１図は、本発明の一実施例に係る発光ダイオード素子
の断面構造を示したものである。
同図において、Ｐ型のＧａＡｓ基板１の上に、格子定数
の整合をとるためのＰ型のＡｆｆｉｏ、、Ｑａ。、、、
ａ、ｓ傾斜層２がエピタキシャル成長されている。この
傾斜層２の上に、Ｐ型のＡｌｏ、ｘＧａ６゜、Ａｓ活性
Ｎ３がエピタキシャル成長されている。
この活性層３の厚みは０．５〜１．５μｍの範囲に設定
され、好ましくは１μｍに設定される。また、再結合の
数を増やして発光出力を向上させるために、活性Ｎ３の
キャリヤ濃度を高く設定することが望ましい。具体的に
は、活性層３のキャリヤ濃度は、５Ｘ１０′？〜ｌＸｌ
０”／Ｃｍ″の範囲内に設定され、好ましくは１０Ｉｆ
ｉ〜１０”／Ｃｍ”の範囲内に設定される。。
活性層３の上には、Ｎ型のＡｌｏ、、Ｇａｏ、：＋　Ａ
ｓ１４がエピタキシャル成長されている。
前記傾斜層２、活性層３およびＮ型のＡｌＧａＡｓ層４
の各側面は、メサエッチングされて湾曲状になっている
。
また、前記Ｎ型のｋｌ−ｏ、ｑ　Ｇａｏ、ｘ　Ａｓ層４
の上に、例えば、金薄膜からなる表面電極５ａが、基板
１の裏面に裏面電極５ｂがそれぞれ形成されている。
上述したように、活性層３の厚みを０．５〜１゜５、ｃ
ｒｍの範囲に設定すると、活性層３における不純物によ
るトランプの数が減少する。そのため、キャリヤの再結
合効率が上昇し、高い発光出力を得ることができる。
また、活性層３のキャリヤ濃度を高く設定すると（因に
、従来の発光ダイオード素子の活性層のキャリヤ濃度は
ｌＸｌ０Ｉｓ〜ｌＸ１０′７／ｃｍコの範囲に設定され
ている）、活性層３内で再結合するキャリヤの数が増え
るから、さらに高い発光出力を得ることができる。この
ようにしてキャリヤの再結合を増加させることにより、
表面電極５ａを小さくすることができる。そうるすると
、表面電極５ａによって遮蔽される光が少な（なるから
、発光出力がさらに高い発光ダイオード素子を得ること
ができる。
なお、第２図は、第１図に示した発光ダイオード素子が
組み込まれた発光ダイオード装置の断面構造を示した説
明図である。
本実施例では、０．３５ｍｒｒｉ角の発光ダイオード素
子ｌＯを、ステム電極２１の上面に形成されたすりはち
状凹部の底部にグイボンディングしている。前ＳＩ！凹
部の側面は反射面２２を形成してｐＸる。反射面２２の
開き角度は７０″に設定されている。また、ステム電極
２１には、０．８μｍ厚のＡｕメッキ力（施されている
。ステム電１！ｉ！２１の下面にはリード端子２３ａが
取り付けられている。また、ステム電極２１に開設され
た小孔には、もう一つのリード端子２３ｂが挿入されて
いる。このリード端子２３ｂとステム電極２１とは、前
記小孔の間隙に充填されてし）るガラス材ｚ４によって
ｖＡ縁されて（＼る。発光タ゛イオード素子１０の表面
電極５ａと、前記リード端子２３ａとは、極細の金線２
５によってワイヤポンディングされている。発光ダイオ
ード素子１０力＜徂み込まれた後に、ステム電極２１の
凹部に透過１生のエポキシ樹脂を滴下し、室温硬化する
こと番こよって、ドーム状の樹脂製レンズ２６が形成さ
れてし）る。
なお、上述の実施例に係る発光ダイオード素子は、Ｐ型
のＧａＡＳ基ヰ反１を備えて（為る力（、この基板１は
、その上に上述した各エピタキシャル層を成長されたの
ち、工・ノチング処理番こよって除去してもよい。この
ように基板１を除去することにより、基板ｌによる光の
喚収を少なくすることができるので、発光出力をさらに
高めることができる。
〈発明の効果〉 本発明に係る発光ダイオード素子は、従来の発光ダイオ
ード素子よりも薄い活性層を備えているから、活性層に
おける不純物のトラップが、従来素子に比較して少なく
なる。したがって、本発明によれば、従来素子よりも高
い発光出力を得られる。
また、実施例の構成のように、活性層を薄くするととも
に、そのキャリヤ濃度を高く設定すると、活性層内のキ
ャリヤの再結合が多くなることから、さらに高いに発光
出力を得ることができるようになる。
【図面の簡単な説明】
第１図は本発明の一実施例の構成を示した断面図、第２
図は実施例に係る発光ダイオード素子が組み込まれる発
光ダイオード装置の断面構造図である。 １　・Ｐ型ＧａＡＳ基板、２　・Ｐ型ＡρＧａＡｓ傾斜
層、３・・・Ｐ型ＡＩＩＧａＡＳ活性層、４・・・Ｎ型
ｆｉ、ＩＱａＡｓ層。

Claims (2)

    【特許請求の範囲】
  1. （１）少なくともＡｌＧａＡｓ傾斜層と、前記ＡｌＧａ
    Ａｓ傾斜層の上にエピタキシャル成長され、この傾斜層
    と同極性の活性層と、前記活性層の上にエピタキシャル
    成長され、この活性層と逆極性のＡｌＧａＡｓ層とを備
    えたダブルヘテロ構造の発光ダイオード素子において、
    前記活性層の厚みを０．５〜１．５μｍの範囲内に設定
    したことを特徴とする発光ダイオード素子。
  2. （２）前記活性層のキャリヤ濃度は、５×１０＾１＾７
    〜１×１０＾２＾０／ｃｍ＾３の範囲内に設定されてい
    ることを特徴とする特許請求の範囲第１項記載の発光ダ
    イオード素子。
JP61015441A 1986-01-27 1986-01-27 発光ダイオ−ド素子 Pending JPS62173774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61015441A JPS62173774A (ja) 1986-01-27 1986-01-27 発光ダイオ−ド素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61015441A JPS62173774A (ja) 1986-01-27 1986-01-27 発光ダイオ−ド素子

Publications (1)

Publication Number Publication Date
JPS62173774A true JPS62173774A (ja) 1987-07-30

Family

ID=11888890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61015441A Pending JPS62173774A (ja) 1986-01-27 1986-01-27 発光ダイオ−ド素子

Country Status (1)

Country Link
JP (1) JPS62173774A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128517A (ja) * 1987-11-13 1989-05-22 Mitsubishi Monsanto Chem Co エピタキシャル・ウエハ及び発光ダイオード
JPH02146779A (ja) * 1988-11-28 1990-06-05 Mitsubishi Monsanto Chem Co ダブルヘテロ型エピタキシャル・ウエハ
JPH05259506A (ja) * 1992-01-10 1993-10-08 Internatl Business Mach Corp <Ibm> 超発光半導体ダイオード及びその製造方法
JP2006313896A (ja) * 2005-05-02 2006-11-16 Samsung Electro Mech Co Ltd 発光素子パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01128517A (ja) * 1987-11-13 1989-05-22 Mitsubishi Monsanto Chem Co エピタキシャル・ウエハ及び発光ダイオード
JPH02146779A (ja) * 1988-11-28 1990-06-05 Mitsubishi Monsanto Chem Co ダブルヘテロ型エピタキシャル・ウエハ
JPH05259506A (ja) * 1992-01-10 1993-10-08 Internatl Business Mach Corp <Ibm> 超発光半導体ダイオード及びその製造方法
JP2006313896A (ja) * 2005-05-02 2006-11-16 Samsung Electro Mech Co Ltd 発光素子パッケージ

Similar Documents

Publication Publication Date Title
US7737451B2 (en) High efficiency LED with tunnel junction layer
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
US5008891A (en) Semiconductor light-emitting devices
US4251298A (en) Heterostructure laser
CN108550666A (zh) 倒装四元系发光二极管外延结构、倒装四元系发光二极管及其生长方法
JP2022515693A (ja) 赤外線発光ダイオード
JPS62173774A (ja) 発光ダイオ−ド素子
JP3511213B2 (ja) 光半導体デバイス
US7049641B2 (en) Use of deep-level transitions in semiconductor devices
JPS5943836B2 (ja) 半導体発光素子
EP1201012A1 (en) Semiconductor structures using a group iii-nitride quaternary material system
GB2033155A (en) Light emissive diode structure
JPS62174980A (ja) 光フアイバ通信用発光装置
JPH07263743A (ja) 発光ダイオード
JPS62172766A (ja) 半導体発光素子およびその製造方法
JPH09172198A (ja) 発光ダイオードおよびその製造方法
JPH06125111A (ja) 半導体発光素子
JP2001085741A (ja) 半導体素子および発光半導体素子
JP2958182B2 (ja) 半導体発光素子
JPH02152283A (ja) 発光ダイオードアレイの製造方法
JPH08186286A (ja) 半導体発光素子
JPS63119282A (ja) 半導体発光素子構造物
JPH01169985A (ja) 半導体レーザ
JPH01296678A (ja) 半導体ヘテロ接合の製造方法
JPS63107075A (ja) 半導体発光素子