JPS62170941A - アクテイブマトリクス液晶表示パネルの駆動方法 - Google Patents
アクテイブマトリクス液晶表示パネルの駆動方法Info
- Publication number
- JPS62170941A JPS62170941A JP1236586A JP1236586A JPS62170941A JP S62170941 A JPS62170941 A JP S62170941A JP 1236586 A JP1236586 A JP 1236586A JP 1236586 A JP1236586 A JP 1236586A JP S62170941 A JPS62170941 A JP S62170941A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- gate
- active matrix
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 34
- 239000011159 matrix material Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブマトリクス液晶表示ノくネルの駆
動方法に関し、特にドレインノくスラインに印加するド
レイン電圧に関する。
動方法に関し、特にドレインノくスラインに印加するド
レイン電圧に関する。
薄膜トランジスタをスイッチング素子として用賀で、し
かもグラフィック表示が出来ることから、テレビ及びＯ
Ａ端末として今後幅広く利用される。
かもグラフィック表示が出来ることから、テレビ及びＯ
Ａ端末として今後幅広く利用される。
第３図は、アクティブマトリクス液晶表示・くネルを示
し、第３図（ａ）はスイッチング素子及び表示画素のマ
トリクス配列を示す部分平面図、第３図（ｂ）は第３図
（ａ）の八−入断面図である。ゲートパスライン１にゲ
ート電極３が接続されており、ゲートパスラインと交叉
してドレインパスライン２が設けられ、表示電極４が設
けられている。ドレインバスライン２とゲート電極３と
の重なり部分がドレイン電極２′であり、表示電極４と
ゲート電極３との重なり部分がソース電極４′である。
し、第３図（ａ）はスイッチング素子及び表示画素のマ
トリクス配列を示す部分平面図、第３図（ｂ）は第３図
（ａ）の八−入断面図である。ゲートパスライン１にゲ
ート電極３が接続されており、ゲートパスラインと交叉
してドレインパスライン２が設けられ、表示電極４が設
けられている。ドレインバスライン２とゲート電極３と
の重なり部分がドレイン電極２′であり、表示電極４と
ゲート電極３との重なり部分がソース電極４′である。
薄膜トランジスタは、第１図（ｂ）に示す様にゲート電
極３上にゲート絶縁膜５、半導体膜６が積層され、半導
体膜面にドレイン電極２′、ソース電極４′が形成され
た構造である。ソース電極４′に表示電極４が接続され
ている。薄膜トランジスタ及び表示電極が形成された基
板１０は、絶縁ｆ１ｇ７で被われている。対向する基板
１１は、共通電極９が設けられており、これら一対の基
板１０．１１間には液晶８が充填されている。
極３上にゲート絶縁膜５、半導体膜６が積層され、半導
体膜面にドレイン電極２′、ソース電極４′が形成され
た構造である。ソース電極４′に表示電極４が接続され
ている。薄膜トランジスタ及び表示電極が形成された基
板１０は、絶縁ｆ１ｇ７で被われている。対向する基板
１１は、共通電極９が設けられており、これら一対の基
板１０．１１間には液晶８が充填されている。
一般的なアクティブマトリクス液晶表示パネルの駆動方
法について述べる。線順次走査で、ゲートパスラインに
ゲート電圧ＶＧを印加すれば、ゲートパスラインに接続
された薄膜トランジスタがオン状態になり、ドレインパ
スラインに印加されたドレイン電圧ＶＤと共通電極に印
加された電圧Ｖｏとの電位差が、表示電極と共通電極間
の液晶に印加される。表示電極と共通電極間の液晶は、
誘電体であり、電気的には、コンデンサーがソース′成
極に接続されているのと等価である。ゲート電圧が０ボ
ルトになると、薄膜トランジスタがオフ状態になるが、
液晶に蓄えられた電荷はしばら（の間保持され、ゲート
電圧が連続的に印加され９、るので、スタチック的表示
画質が得られる。０本のゲートパスラインの場合、各ゲ
ートパスラインに時間ｔで電圧を印加すると１フレ一ム
時間Ｔはｎｘｔとなり、時間Ｔの周期でゲートパスライ
ンにゲート電圧ｖＧが印加され、液晶に印加される電圧
が書きかえられる。液晶は、寿命の点から交流駆動が必
要であり、このアクティブマ） ＩＪクス液晶表示パネ
ルの駆動においてもドレイン電圧ＶＤと電圧Ｖｏとの差
の極性が、奇数フレームと偶数フレームで反転させるこ
とにより交流駆動を実現している。
法について述べる。線順次走査で、ゲートパスラインに
ゲート電圧ＶＧを印加すれば、ゲートパスラインに接続
された薄膜トランジスタがオン状態になり、ドレインパ
スラインに印加されたドレイン電圧ＶＤと共通電極に印
加された電圧Ｖｏとの電位差が、表示電極と共通電極間
の液晶に印加される。表示電極と共通電極間の液晶は、
誘電体であり、電気的には、コンデンサーがソース′成
極に接続されているのと等価である。ゲート電圧が０ボ
ルトになると、薄膜トランジスタがオフ状態になるが、
液晶に蓄えられた電荷はしばら（の間保持され、ゲート
電圧が連続的に印加され９、るので、スタチック的表示
画質が得られる。０本のゲートパスラインの場合、各ゲ
ートパスラインに時間ｔで電圧を印加すると１フレ一ム
時間Ｔはｎｘｔとなり、時間Ｔの周期でゲートパスライ
ンにゲート電圧ｖＧが印加され、液晶に印加される電圧
が書きかえられる。液晶は、寿命の点から交流駆動が必
要であり、このアクティブマ） ＩＪクス液晶表示パネ
ルの駆動においてもドレイン電圧ＶＤと電圧Ｖｏとの差
の極性が、奇数フレームと偶数フレームで反転させるこ
とにより交流駆動を実現している。
上述した従来のアクティブマトリクス液晶表示パネルの
駆動方法においては、ゲート電極とソース電極との重な
りによる寄生容量Ｃｏｇ が、薄膜トランジスタの特
性だけでなく、液晶の寿命を短くするという欠点があっ
た。
駆動方法においては、ゲート電極とソース電極との重な
りによる寄生容量Ｃｏｇ が、薄膜トランジスタの特
性だけでなく、液晶の寿命を短くするという欠点があっ
た。
本発明の目的は、ゲート電極とンース′Ｉ！極間の寄生
容量による薄膜トランジスタ特性及び液晶の寿命に悪影
響をほとんど取り除くことが出来るアクティブマトリク
ス液晶表示パネルの駆動方法を提供することにある。
容量による薄膜トランジスタ特性及び液晶の寿命に悪影
響をほとんど取り除くことが出来るアクティブマトリク
ス液晶表示パネルの駆動方法を提供することにある。
本発明によれば、薄膜トランジスタをスイッチング素子
として用いたアクティブマトリクス液晶表示パネルの共
通電極に第１０成圧ｖＯを印加し、線順次走査で走査時
のゲートパスラインにゲート電圧ＶＧを印加し、ドレイ
ンパスラインに前記電圧ｖＯに対し奇数フレームと偶数
フレームとで極性が反転する第２の電圧であるドレイ／
電圧ＶＤを印加するアクティブマトリクス液晶表示パネ
ルの駆動方法において、この薄、膜トランジスタのゲー
ト・ソース間のを主容量をＣｏｓ、液晶の容量をＣｔ、
ｃ とした時の第２の電圧であるドレイン電圧ＶＤの
最小値がＣＧＳ−ｖＧ／（ＣＧＳ＋ＣＬＣ）以上で、且
つ、第１の電圧ｖＯと第２の電圧ＶＤの差の絶対値が奇
数フレームと偶数フレームとで２ＣｏｓＶａ／（ＣＧＳ
＋ＣＬＣ）異なっていることを特徴とするアクティブマ
トリクス液晶表示ノ；ネルの駆動方法が得られる。
として用いたアクティブマトリクス液晶表示パネルの共
通電極に第１０成圧ｖＯを印加し、線順次走査で走査時
のゲートパスラインにゲート電圧ＶＧを印加し、ドレイ
ンパスラインに前記電圧ｖＯに対し奇数フレームと偶数
フレームとで極性が反転する第２の電圧であるドレイ／
電圧ＶＤを印加するアクティブマトリクス液晶表示パネ
ルの駆動方法において、この薄、膜トランジスタのゲー
ト・ソース間のを主容量をＣｏｓ、液晶の容量をＣｔ、
ｃ とした時の第２の電圧であるドレイン電圧ＶＤの
最小値がＣＧＳ−ｖＧ／（ＣＧＳ＋ＣＬＣ）以上で、且
つ、第１の電圧ｖＯと第２の電圧ＶＤの差の絶対値が奇
数フレームと偶数フレームとで２ＣｏｓＶａ／（ＣＧＳ
＋ＣＬＣ）異なっていることを特徴とするアクティブマ
トリクス液晶表示ノ；ネルの駆動方法が得られる。
以下本発明について、実施例を用いて説明する。
第１図は、本発明の一実施例の各電極に印加する電圧を
示した図である。共通電極には、波形Ｉに示す様に一定
の電圧ｖＯを印加する。ゲートパスラインには、波形Ｈ
に示す様に、走査時（時間ｔ ）Ｖｏを印加し、非走査
時には、０ボルト印加する。ｌフレーム時間Ｔは、走査
時間ｔとゲートパスライン数１の積で表わされる。ドレ
インノ（スラインには、波形■に示すドレイン電圧が、
電圧ｖＯに対しフレーム毎に極性が反転する様に印加さ
れる。ドレイン電圧は、走査時のゲートノ（スラインと
ドレインパスラインの交点に位置する表示画素の所定の
コントラストに対応し、ｖ２からｖ３の間の値、あるい
は、ＶｌからＶｏの間の値に設定される。波形■におい
て、Ｖｌ、Ｖ２．Ｖ３は、次式を満足する。
示した図である。共通電極には、波形Ｉに示す様に一定
の電圧ｖＯを印加する。ゲートパスラインには、波形Ｈ
に示す様に、走査時（時間ｔ ）Ｖｏを印加し、非走査
時には、０ボルト印加する。ｌフレーム時間Ｔは、走査
時間ｔとゲートパスライン数１の積で表わされる。ドレ
インノ（スラインには、波形■に示すドレイン電圧が、
電圧ｖＯに対しフレーム毎に極性が反転する様に印加さ
れる。ドレイン電圧は、走査時のゲートノ（スラインと
ドレインパスラインの交点に位置する表示画素の所定の
コントラストに対応し、ｖ２からｖ３の間の値、あるい
は、ＶｌからＶｏの間の値に設定される。波形■におい
て、Ｖｌ、Ｖ２．Ｖ３は、次式を満足する。
Ｖｔ≧Ｖｏ ＣＧ８／（ＣＧ８＋ＣＬＣ）Ｖｚ＝２Ｖｏ
Ｃｏｓ／（ＣＧＳ＋ＣＬＣ）Ｖｏ−Ｖ１＝Ｖ３−Ｖ２ 但し、Ｃｏ３ ・・・ ゲート・ソース間の寄生容量、
ＣＬＣ・・・液晶の容量、 以上述べた波形１．ｕ、Ｉに示す電圧を、共通電極、ゲ
ートパスライン、ドレインパスラインの各々に印加する
事により、ゲートリソース間の悪影響を取り除くことが
出来るが、これについて以下に詳しく述べる。
Ｃｏｓ／（ＣＧＳ＋ＣＬＣ）Ｖｏ−Ｖ１＝Ｖ３−Ｖ２ 但し、Ｃｏ３ ・・・ ゲート・ソース間の寄生容量、
ＣＬＣ・・・液晶の容量、 以上述べた波形１．ｕ、Ｉに示す電圧を、共通電極、ゲ
ートパスライン、ドレインパスラインの各々に印加する
事により、ゲートリソース間の悪影響を取り除くことが
出来るが、これについて以下に詳しく述べる。
Ｖ１ヲＶｏ＠Ｃｏｓ／（ＣＧＳ＋ＣＬＣ） 以上ＩＣス
ルコとにより、非走査時のゲート電極の電位を、ドレイ
ン電極あるいは、ソース電極の電位に対し、負電位にす
ることが出来、従って、薄膜トランジスタを完全なオフ
状態に出来る。Ｖ２−ＶＯが２ＶＧ・Ｃｏｓ／（ＣＧＳ
＋ＣＬＣ）の時、液晶に印加される電圧を、第１図の走
査時のドレイン電圧Ｖｚ＋Ｖｄ。
ルコとにより、非走査時のゲート電極の電位を、ドレイ
ン電極あるいは、ソース電極の電位に対し、負電位にす
ることが出来、従って、薄膜トランジスタを完全なオフ
状態に出来る。Ｖ２−ＶＯが２ＶＧ・Ｃｏｓ／（ＣＧＳ
＋ＣＬＣ）の時、液晶に印加される電圧を、第１図の走
査時のドレイン電圧Ｖｚ＋Ｖｄ。
Ｖｏ−Ｖｄを例にとり求めると、下記の式で表わされる
。
。
正フレーム
反転フレーム、
但し、Ｃ＝ ＣＧ８ＣＬＣ／（ＣＧ８＋ＣＬＣ）Ｒ；ゲ
ート・ソース間の半導体層抵抗 ｔ１） 、 ＋２）式から明らかな様に、両フレーム間
での電圧の差は、指数関数の項として表わされているが
通常フレーム時間Ｔに対し時定数ＣＲは小さい故、両フ
レーム間の電圧の差はほとんど０とみなしてよい。第２
図に、液晶に印加される電圧波形を示す。崗の斜線部分
がＤＣ成分として液晶に印加される。
ート・ソース間の半導体層抵抗 ｔ１） 、 ＋２）式から明らかな様に、両フレーム間
での電圧の差は、指数関数の項として表わされているが
通常フレーム時間Ｔに対し時定数ＣＲは小さい故、両フ
レーム間の電圧の差はほとんど０とみなしてよい。第２
図に、液晶に印加される電圧波形を示す。崗の斜線部分
がＤＣ成分として液晶に印加される。
以上、説明した様に本発明は、ゲート・ソース間の寄生
容量を考慮し、ドレイン電圧に寄生容量に比例した電圧
の補正をすることにより％薄膜トランジスタの特性、即
ち、表示画質を損なうことな（、父、寿命に悪影グを与
えることなくアクティグマトリクス液晶表示パネルを駆
動することが出来る。
容量を考慮し、ドレイン電圧に寄生容量に比例した電圧
の補正をすることにより％薄膜トランジスタの特性、即
ち、表示画質を損なうことな（、父、寿命に悪影グを与
えることなくアクティグマトリクス液晶表示パネルを駆
動することが出来る。
第１図は、本発明の一実施例の駆動方法を説明するため
の電圧波形図、第２図は本発明の液晶に印加される電圧
波形図、第３図はアクティブマトリクス液晶表示パネル
の模式図である。 １・・・・・・ケートハスライン、２・旧−・ドレイン
パスライン、３・・・・・・ゲート電極、４・・・・・
・表示電極、８・・・・・・液晶、９・・・・・・共通
電極。 ＶＯ□ ＩＯ−一−−−−一−−一−−−−− 奉 １ 図
の電圧波形図、第２図は本発明の液晶に印加される電圧
波形図、第３図はアクティブマトリクス液晶表示パネル
の模式図である。 １・・・・・・ケートハスライン、２・旧−・ドレイン
パスライン、３・・・・・・ゲート電極、４・・・・・
・表示電極、８・・・・・・液晶、９・・・・・・共通
電極。 ＶＯ□ ＩＯ−一−−−−一−−一−−−−− 奉 １ 図
Claims (1)
- 薄膜トランジスタをスイッチング素子として用いたアク
ティブマトリクス液晶表示パネルの共通電極に第１の電
圧を印加し、線順次走査で走査時のゲートバスラインゲ
ート電圧Ｖ＿Ｇを印加し、ドレインパスラインに前記第
１の電圧に対し奇数フレームと偶数フレームとで極性が
反転する第２の電圧を印加するアクティブマトリクス液
晶表示パネルの駆動方法において、前記薄膜トランジス
タのゲート・ソース間の寄生容量をＣ＿Ｇ＿Ｓ、液晶の
容量をＣ＿Ｌ＿Ｃとした時の前記第２の電圧の最小値が
Ｃ＿Ｇ＿Ｓ・Ｖ＿Ｇ／（Ｃ＿Ｇ＿Ｓ＋Ｃ＿Ｌ＿Ｃ）以上
で、且つ、前記第１の電圧と第２の電圧Ｖ＿Ｄとの差の
絶対値が、奇数フレームと偶数フレームとで２Ｃ＿Ｇ＿
Ｓ・Ｖ＿Ｇ／（Ｃ＿Ｇ＿Ｓ＋Ｃ＿Ｌ＿Ｃ）異なっている
ことを特徴とするアクティブマトリクス液晶表示パネル
の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236586A JPS62170941A (ja) | 1986-01-22 | 1986-01-22 | アクテイブマトリクス液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1236586A JPS62170941A (ja) | 1986-01-22 | 1986-01-22 | アクテイブマトリクス液晶表示パネルの駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62170941A true JPS62170941A (ja) | 1987-07-28 |
Family
ID=11803244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1236586A Pending JPS62170941A (ja) | 1986-01-22 | 1986-01-22 | アクテイブマトリクス液晶表示パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62170941A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157795A (en) * | 1979-05-28 | 1980-12-08 | Suwa Seikosha Kk | Ac drive circuit for liquid crystal display member |
| JPS59119390A (ja) * | 1982-12-25 | 1984-07-10 | 株式会社東芝 | 薄膜トランジスタ回路 |
| JPS60250392A (ja) * | 1984-05-28 | 1985-12-11 | 株式会社東芝 | 薄膜トランジスタ回路 |
-
1986
- 1986-01-22 JP JP1236586A patent/JPS62170941A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157795A (en) * | 1979-05-28 | 1980-12-08 | Suwa Seikosha Kk | Ac drive circuit for liquid crystal display member |
| JPS59119390A (ja) * | 1982-12-25 | 1984-07-10 | 株式会社東芝 | 薄膜トランジスタ回路 |
| JPS60250392A (ja) * | 1984-05-28 | 1985-12-11 | 株式会社東芝 | 薄膜トランジスタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686932A (en) | Compensative driving method type liquid crystal display device | |
| KR0123033B1 (ko) | 액정 표시 장치 구동 방법 | |
| JPH0334077B2 (ja) | ||
| JPH0476458B2 (ja) | ||
| US20040160400A1 (en) | Method of compensating kickback voltage for a liquid crystal display device | |
| US6020870A (en) | Liquid crystal display apparatus and driving method therefor | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
| JPH10293286A (ja) | 液晶表示装置の駆動方法 | |
| EP1381015A2 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| JPH1039277A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3054913B2 (ja) | アクティブマトリクス液晶ディスプレイ | |
| JP3245733B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JPS62170941A (ja) | アクテイブマトリクス液晶表示パネルの駆動方法 | |
| JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| KR100229621B1 (ko) | 액티브 매트릭스형 액정표시장치의 구동방법 | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JP3613246B2 (ja) | 表示装置、その駆動方法及び電子機器 | |
| KR100447225B1 (ko) | 액정표시장치 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH02214819A (ja) | 薄膜トランジスタマトリクス | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH02304532A (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH05249499A (ja) | 液晶表示パネルの駆動方法 | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 |