JPS6216567A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JPS6216567A JPS6216567A JP60157706A JP15770685A JPS6216567A JP S6216567 A JPS6216567 A JP S6216567A JP 60157706 A JP60157706 A JP 60157706A JP 15770685 A JP15770685 A JP 15770685A JP S6216567 A JPS6216567 A JP S6216567A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layer
- circuit
- photodiode
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、同一基板上にフォトダイオードとこれの増幅
および波形整形用の信号処理回路とが形。
および波形整形用の信号処理回路とが形。
成された回路内蔵受光素子に関する。
〈従来の技術〉
この種の従来の回路内蔵受光素子は、一般に第８図およ
び第９図に示すような構成になっている。
び第９図に示すような構成になっている。
先ず第８図の受光素子は、同（ａ）図に示すようにＰ型
基板１上に形成されたＮ型エピタキシャル層２が分離拡
散層３により信号処理回路４から分離され、Ｎ型エピタ
キシャル層２とＰ型基板１の問お −よびＮ型エ
ピタキシャル層２と分離拡散層３の間でそれぞれフォト
ダイオードが形成され、Ｎ型拡散層５と分離拡散層３と
に金属電極６，７を設けた構成となっている。そして、
電極６を正とし電極７を負としてフォトダイオードのＰ
Ｎ接合部に逆バイアスを印加するので、同図（ｂ１図に
示すように、信号処理回路４から電流Ｉを引き出す状態
で使用される。
基板１上に形成されたＮ型エピタキシャル層２が分離拡
散層３により信号処理回路４から分離され、Ｎ型エピタ
キシャル層２とＰ型基板１の問お −よびＮ型エ
ピタキシャル層２と分離拡散層３の間でそれぞれフォト
ダイオードが形成され、Ｎ型拡散層５と分離拡散層３と
に金属電極６，７を設けた構成となっている。そして、
電極６を正とし電極７を負としてフォトダイオードのＰ
Ｎ接合部に逆バイアスを印加するので、同図（ｂ１図に
示すように、信号処理回路４から電流Ｉを引き出す状態
で使用される。
一方、第９図の受光素子は、同（８１図に示すようにＰ
型基板１上に埋込拡散層８を介在させて形成されたＮ型
エピタキシャル層２が、第８図のものと同様に分離拡散
層３により信号処理回路４から分離され、Ｎ型エピタキ
シャル層２とこの表面に形成されたＰ型拡散層９との間
にフォトダイオードが形成され、Ｎ型拡散層５およびＰ
型拡散層９に金属電極６．７を設けた構成になっている
。そして、電極６を正とし且つ電極７を負としてフォト
ダイオードのＰＮ接合部に逆バイアスを印加するので、
同図Ｃｂ１図に示すように、信号処理回路４に電流■が
流れ込む状態で使用される。
型基板１上に埋込拡散層８を介在させて形成されたＮ型
エピタキシャル層２が、第８図のものと同様に分離拡散
層３により信号処理回路４から分離され、Ｎ型エピタキ
シャル層２とこの表面に形成されたＰ型拡散層９との間
にフォトダイオードが形成され、Ｎ型拡散層５およびＰ
型拡散層９に金属電極６．７を設けた構成になっている
。そして、電極６を正とし且つ電極７を負としてフォト
ダイオードのＰＮ接合部に逆バイアスを印加するので、
同図Ｃｂ１図に示すように、信号処理回路４に電流■が
流れ込む状態で使用される。
〈発明が解決しようとする問題点〉
ところで、第８図の受光素子は、前述のように回路から
電流を引き出す状態でのみの使用に限定され、しかも、
この場合のアノード側はＰ型基板１であるためにアース
電位にしか設定できない。
電流を引き出す状態でのみの使用に限定され、しかも、
この場合のアノード側はＰ型基板１であるためにアース
電位にしか設定できない。
一方、第９図の受光素子は、Ｎ型エピタキシャル層２と
Ｐ型拡散Ｎ９との間でフォトダイオードが形成されてい
て、回路４に電流が流れ込む状態で使用され、この場合
のカソード側のＮ型エピタキシャル層２は定電位Ｖｓま
たは電源電圧Ｖｃｃに設定されるのが通常であり、アノ
ードおよびカソード共に任意の電位に設定できる利点が
ある。
Ｐ型拡散Ｎ９との間でフォトダイオードが形成されてい
て、回路４に電流が流れ込む状態で使用され、この場合
のカソード側のＮ型エピタキシャル層２は定電位Ｖｓま
たは電源電圧Ｖｃｃに設定されるのが通常であり、アノ
ードおよびカソード共に任意の電位に設定できる利点が
ある。
その反面、同図（Ｃ）図に実線で示すように、回路４か
らフォトダイオードＤＩに電流を引き出す状態で使用し
た場合には、同（Ｃ）図に破線で示すようにＮ型エピタ
キシャル層２とＰ型基板１との間およびＮ型エピタキシ
ャル層２と分離拡散層３との間にそれぞれ形成される寄
生フォトダイオードＤ２に光電流が流れ、この光電流も
信号電流として信号処理回路４で信号処理されてしまう
問題があるため、電流が流れ込む状態でしか使用するこ
とができない。
らフォトダイオードＤＩに電流を引き出す状態で使用し
た場合には、同（Ｃ）図に破線で示すようにＮ型エピタ
キシャル層２とＰ型基板１との間およびＮ型エピタキシ
ャル層２と分離拡散層３との間にそれぞれ形成される寄
生フォトダイオードＤ２に光電流が流れ、この光電流も
信号電流として信号処理回路４で信号処理されてしまう
問題があるため、電流が流れ込む状態でしか使用するこ
とができない。
即ち、第８図の受光素子は、回路４から電流を取り出す
状態での使用に限定されるとともに、アノードおよびカ
ソードの電位を任意に設定できないものであり、一方、
第９図の受光素子は、アノードおよびカソードの電位を
任意に設定できるが、回路４に電流が流れ込む状態での
使用に限定される。従って、回路４から電流を引き出す
状態で使用でき、且つアノードおよびカソードの電位を
任意に設定できる受光素子が存在しなかった。そのため
に、回路４の設計に自ずと規制があって自由に設計でき
ない問題がある。
状態での使用に限定されるとともに、アノードおよびカ
ソードの電位を任意に設定できないものであり、一方、
第９図の受光素子は、アノードおよびカソードの電位を
任意に設定できるが、回路４に電流が流れ込む状態での
使用に限定される。従って、回路４から電流を引き出す
状態で使用でき、且つアノードおよびカソードの電位を
任意に設定できる受光素子が存在しなかった。そのため
に、回路４の設計に自ずと規制があって自由に設計でき
ない問題がある。
本発明は、前記従来の問題点に鑑みなされたもので、回
路からフォトダイオードに電流を引き出す状態で使用で
き、且つアノードおよびカソードの電位を任意に設定す
ることのできる回路内蔵受光素子を提供することを目的
とするものである。
路からフォトダイオードに電流を引き出す状態で使用で
き、且つアノードおよびカソードの電位を任意に設定す
ることのできる回路内蔵受光素子を提供することを目的
とするものである。
〈問題点を解決する為の手段〉
本発明は、同一基板上にフォトダイオードとこれの信号
処理回路とが形成されたものにおいて、Ｐ型基板と前記
信号処理回路から分離するための分離拡散層との各間に
おいてそれぞれ寄生フォトダイオードを形成する第１の
Ｎ型エピタキシャル層と、この第１のＮ型エピタキシャ
ル層からＰ型拡散層によりアイソレートされた第２のＮ
型エピタキシャル層とを備え、この第２のＮ型エピタキ
シャル層と前記Ｐ型拡散層との間でフォトダイオードが
形成されて成る構成を要旨とするものである。
処理回路とが形成されたものにおいて、Ｐ型基板と前記
信号処理回路から分離するための分離拡散層との各間に
おいてそれぞれ寄生フォトダイオードを形成する第１の
Ｎ型エピタキシャル層と、この第１のＮ型エピタキシャ
ル層からＰ型拡散層によりアイソレートされた第２のＮ
型エピタキシャル層とを備え、この第２のＮ型エピタキ
シャル層と前記Ｐ型拡散層との間でフォトダイオードが
形成されて成る構成を要旨とするものである。
く作用〉
前記構成としたことにより、Ｐ型基板と分離拡散層との
各間において寄生フォトダイオードを構成する第１のＮ
型エピタキシャル層からアイソレートした第２のＮ型エ
ピタキシャル層と、前述のアイソレートに用いたＰ型拡
散層との間においてフォトダイオードを構成しているの
で、アノード側のＰ型拡散層を例えば定電位としてアノ
ードおよびカソードともに任意の電位に設定できるとと
もに、回路からフォトダイオードを通じて電流を引き出
す状態で使用できる。
各間において寄生フォトダイオードを構成する第１のＮ
型エピタキシャル層からアイソレートした第２のＮ型エ
ピタキシャル層と、前述のアイソレートに用いたＰ型拡
散層との間においてフォトダイオードを構成しているの
で、アノード側のＰ型拡散層を例えば定電位としてアノ
ードおよびカソードともに任意の電位に設定できるとと
もに、回路からフォトダイオードを通じて電流を引き出
す状態で使用できる。
〈実施例〉
以下、本発明の実施例を詳説する。
本発明の一実施例を示した第１図において、Ｐ型基板１
上に形成された第１のＮ型エピタキシャル層１０がＰ型
分離拡散層１１．１２により信号処理回路４から分離さ
れ、この第１のＮ型エピタキシャル層１０からＰ型拡散
層１３．１４によりアイソレートされた第２のＮ型エピ
タキシャル層１５と、前述のアイソレートに用いたＰ型
拡散層１３．１４との間にフォトダイオードが形成され
、この第２のＮ型エピタキシャル層１５に形成されたＮ
型拡散層５とＰ型拡散層１３とに電極６．７が設けられ
ている。又、Ｐ型拡散層１４は埋込拡散層１６によりＰ
型基板１からアイソレートされ、更に、Ｐ型拡散層１３
と第１のＮ型エピタキシャル層１５とがアルミニューム
配線１７により電気的に短絡されているとともに、第１
のＮ型エピタキシャル層１０とＰ型分離拡散層１１．１
２の上部が、ＳｉＯ２絶縁膜１８を介してアルミニュー
ム配線１７で被覆されている。
上に形成された第１のＮ型エピタキシャル層１０がＰ型
分離拡散層１１．１２により信号処理回路４から分離さ
れ、この第１のＮ型エピタキシャル層１０からＰ型拡散
層１３．１４によりアイソレートされた第２のＮ型エピ
タキシャル層１５と、前述のアイソレートに用いたＰ型
拡散層１３．１４との間にフォトダイオードが形成され
、この第２のＮ型エピタキシャル層１５に形成されたＮ
型拡散層５とＰ型拡散層１３とに電極６．７が設けられ
ている。又、Ｐ型拡散層１４は埋込拡散層１６によりＰ
型基板１からアイソレートされ、更に、Ｐ型拡散層１３
と第１のＮ型エピタキシャル層１５とがアルミニューム
配線１７により電気的に短絡されているとともに、第１
のＮ型エピタキシャル層１０とＰ型分離拡散層１１．１
２の上部が、ＳｉＯ２絶縁膜１８を介してアルミニュー
ム配線１７で被覆されている。
前記構成とした回路内蔵受光素子は、第２図に示すよう
に、第２のＮ型エピタキシャル層１５とＰ型拡散層１３
．１４との間においてフォトダイオードＤ１が形成され
、例えばアノード側のＰ型拡散層１３．１４を定電位Ｖ
ｓとしてアノードおよびカソードを任意の電位に設定で
き、回路４から電流を引き出す状態で使用される。又、
第１のＮ型エピタキシャル層１０とＰ型拡散層１１．１
２との間に形成される寄生フォトダイオードＤ２に流れ
る信号電流に不使用の光電流は、アルミニューム配線１
７により短絡されているために、第２図に矢印で示すよ
うにアノードとカソードを結ぶ閉回路内を流れ、回路４
の信号電流とは無関係である。更に、第１のＮ型エピタ
キシャル層１０とＰ型分離拡散層１１の間および第１の
Ｎ型エピタキシャル層１０とＰ型基板１の間にそれぞれ
形成される寄生フォトダイオードＤ３は、第２図に１点
鎖線で示したように、アルミニューム配線１７で被覆さ
れ、遮光されていることにより、フォトダイオードとし
て作用しない。
に、第２のＮ型エピタキシャル層１５とＰ型拡散層１３
．１４との間においてフォトダイオードＤ１が形成され
、例えばアノード側のＰ型拡散層１３．１４を定電位Ｖ
ｓとしてアノードおよびカソードを任意の電位に設定で
き、回路４から電流を引き出す状態で使用される。又、
第１のＮ型エピタキシャル層１０とＰ型拡散層１１．１
２との間に形成される寄生フォトダイオードＤ２に流れ
る信号電流に不使用の光電流は、アルミニューム配線１
７により短絡されているために、第２図に矢印で示すよ
うにアノードとカソードを結ぶ閉回路内を流れ、回路４
の信号電流とは無関係である。更に、第１のＮ型エピタ
キシャル層１０とＰ型分離拡散層１１の間および第１の
Ｎ型エピタキシャル層１０とＰ型基板１の間にそれぞれ
形成される寄生フォトダイオードＤ３は、第２図に１点
鎖線で示したように、アルミニューム配線１７で被覆さ
れ、遮光されていることにより、フォトダイオードとし
て作用しない。
前記実施例の受光素子の製造工程を第３図および第４図
に基づいて説明すると、先ず第３図に示すようにＰ型基
板１に埋込拡散層１６を形成した後、Ｐ型不純物（ボロ
ン）をイオン注入等の方法によりフォトダイオード形成
部および分離拡散部にそれぞれデポジイトしてＰ型拡散
層１４およびＰ型分離拡散層１２を形成し、次にエピタ
キシャル成長を行ない、然る後に通常の工程に移る。但
し、分離拡散層１１は通常より浅く形成すれば良い。
に基づいて説明すると、先ず第３図に示すようにＰ型基
板１に埋込拡散層１６を形成した後、Ｐ型不純物（ボロ
ン）をイオン注入等の方法によりフォトダイオード形成
部および分離拡散部にそれぞれデポジイトしてＰ型拡散
層１４およびＰ型分離拡散層１２を形成し、次にエピタ
キシャル成長を行ない、然る後に通常の工程に移る。但
し、分離拡散層１１は通常より浅く形成すれば良い。
又、本発明の他の実施例を示した第５図において、第１
図と同−若しくは同等のものには同一の符号が付しであ
る。第１図および第５図の両方の図から明らかなように
、両者は構成上は略々同一であるが、製造工程の相違に
より第１図の受光素子の僅かな欠点を解消したものであ
る。即ち、第１図の受光素子では、フォトダイオードＤ
１形成用のＰ型拡散層１４の抵抗値が埋込拡散層１６と
不純物補償するために高くなり、結果としてフォトダイ
オードＤＩのシリーズ抵抗が高くなって、このフォトダ
イオードＤ１の応答速度に影響を与える。
図と同−若しくは同等のものには同一の符号が付しであ
る。第１図および第５図の両方の図から明らかなように
、両者は構成上は略々同一であるが、製造工程の相違に
より第１図の受光素子の僅かな欠点を解消したものであ
る。即ち、第１図の受光素子では、フォトダイオードＤ
１形成用のＰ型拡散層１４の抵抗値が埋込拡散層１６と
不純物補償するために高くなり、結果としてフォトダイ
オードＤＩのシリーズ抵抗が高くなって、このフォトダ
イオードＤ１の応答速度に影響を与える。
そこで、先ず第６図に示すようにＰ型基板１に埋込拡散
層１６を形成した後、２〜５μｍ程度のＮ型エピタキシ
ャル層１５．１０を形成し、然る後に、第７図に示すよ
うに、フォトダイオード形成部および分離拡散部にそれ
ぞれＰ型拡散を行なってＰ型分離拡散層１２およびＰ型
拡散層１４を形成し、その後にエピタキシャル成長を行
なって通常の工程に移る。この工程により、フォトダイ
オードＤ１のＰ型拡散層１４の埋込拡散層１６との不純
物補償が軽減され、フォトダイオードＤ１のシリーズ抵
抗値が軽減される。その他の製造工程は第１図のものと
同様である。
層１６を形成した後、２〜５μｍ程度のＮ型エピタキシ
ャル層１５．１０を形成し、然る後に、第７図に示すよ
うに、フォトダイオード形成部および分離拡散部にそれ
ぞれＰ型拡散を行なってＰ型分離拡散層１２およびＰ型
拡散層１４を形成し、その後にエピタキシャル成長を行
なって通常の工程に移る。この工程により、フォトダイ
オードＤ１のＰ型拡散層１４の埋込拡散層１６との不純
物補償が軽減され、フォトダイオードＤ１のシリーズ抵
抗値が軽減される。その他の製造工程は第１図のものと
同様である。
〈発明の効果〉
叙上のように本発明の回路内蔵受光素子によると、Ｐ型
基板およびＰ型分離拡散層との各間でそれぞれ寄生フォ
トダイオードが形成される第１のＮ型エピタキシャル層
からアイソレートした第２のＮ型エピタキシャル層と、
前述のアイソレートに用いたＰ型拡散層との間でフォト
ダイオードを形成する構成としたので、フォトダイオー
ドをその信号処理回路から電流を引き出す状態で使用で
き、且つアノードおよびカソードの各電位をそれぞれ任
意に設定できる全く新規な回路内蔵受光素子を提供する
ことができ、回路設計の自由度が格段に向上する。
基板およびＰ型分離拡散層との各間でそれぞれ寄生フォ
トダイオードが形成される第１のＮ型エピタキシャル層
からアイソレートした第２のＮ型エピタキシャル層と、
前述のアイソレートに用いたＰ型拡散層との間でフォト
ダイオードを形成する構成としたので、フォトダイオー
ドをその信号処理回路から電流を引き出す状態で使用で
き、且つアノードおよびカソードの各電位をそれぞれ任
意に設定できる全く新規な回路内蔵受光素子を提供する
ことができ、回路設計の自由度が格段に向上する。
第１図は本発明の回路内蔵受光素子の一実施例の構成を
示す断面図、第２図は第１図の回路構成を示すブロック
図、第３図および第４図はそれぞれ第１図の製造過程を
示す縦断面図である。第５図は本発明の他の実施例の構
成を示す縦断面図、第６図および第７図はそれぞれ第５
図の製造過程を示す縦断面図である。第８図（ａｌ、
（ｂ１図はそれぞれ従来の回路内蔵受光素子の縦断面図
および回路構成を示すブロック図、第９図（ａ）、 （
ｂ）図はそれぞれ他の従来例の縦断面図およびブロック
図、同（０）図は同（８１図の受光素子を回路から電流
を引き出す形態で使用した場合のブロック図である。 １・・・Ｐ型基板 ４・・・信号処理回路 １０・・・第１のＮ型エピタキシャル層Ｉｆ、１２・・
・Ｐ型分離拡散層 １３．１４・・・Ｐ型拡散層 １５・・・第２のＮ型エピタキシャル層１７・・・アル
ミニューム配線 Ｄｌ・・・フォトダイオード
示す断面図、第２図は第１図の回路構成を示すブロック
図、第３図および第４図はそれぞれ第１図の製造過程を
示す縦断面図である。第５図は本発明の他の実施例の構
成を示す縦断面図、第６図および第７図はそれぞれ第５
図の製造過程を示す縦断面図である。第８図（ａｌ、
（ｂ１図はそれぞれ従来の回路内蔵受光素子の縦断面図
および回路構成を示すブロック図、第９図（ａ）、 （
ｂ）図はそれぞれ他の従来例の縦断面図およびブロック
図、同（０）図は同（８１図の受光素子を回路から電流
を引き出す形態で使用した場合のブロック図である。 １・・・Ｐ型基板 ４・・・信号処理回路 １０・・・第１のＮ型エピタキシャル層Ｉｆ、１２・・
・Ｐ型分離拡散層 １３．１４・・・Ｐ型拡散層 １５・・・第２のＮ型エピタキシャル層１７・・・アル
ミニューム配線 Ｄｌ・・・フォトダイオード
Claims (2)
- （１）同一基板上にフォトダイオードとこれの信号処理
回路とが形成された回路内蔵受光素子において、Ｐ型基
板と前記信号処理回路から分離するための分離拡散層と
の各間においてそれぞれ寄生フォトダイオードを形成す
る第１のＮ型エピタキシャル層と、この第１のＮ型エピ
タキシャル層からＰ型拡散層によりアイソレートされた
第２のＮ型エピタキシャル層とを備え、この第２のＮ型
エピタキシャル層と前記Ｐ型拡散層との間でフォトダイ
オードが形成されたことを特徴とする回路内蔵受光素子
。 - （２）前記第１のＮ型エピタキシャル層と前記Ｐ型拡散
層を電気的に短絡し、且つ前記第１のＮ型エピタキシャ
ル層と前記分離拡散層との間および前記第１のＮ型エピ
タキシャル層と前記Ｐ型基板との間にそれぞれ形成され
た寄生フォトダイオードを遮光するアルミニューム配線
を表面部に設けたことを特徴とする特許請求の範囲第１
項記載の回路内蔵受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157706A JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60157706A JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6216567A true JPS6216567A (ja) | 1987-01-24 |
| JPH0516668B2 JPH0516668B2 (ja) | 1993-03-05 |
Family
ID=15655590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60157706A Granted JPS6216567A (ja) | 1985-07-15 | 1985-07-15 | 回路内蔵受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117375A (ja) * | 1987-10-30 | 1989-05-10 | Hamamatsu Photonics Kk | 半導体装置 |
| US5567974A (en) * | 1993-12-21 | 1996-10-22 | Sony Corporation | Semiconductor device to absorb stray carriers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185979A (ja) * | 1985-02-13 | 1986-08-19 | Agency Of Ind Science & Technol | 集積型光電変換素子 |
-
1985
- 1985-07-15 JP JP60157706A patent/JPS6216567A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61185979A (ja) * | 1985-02-13 | 1986-08-19 | Agency Of Ind Science & Technol | 集積型光電変換素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117375A (ja) * | 1987-10-30 | 1989-05-10 | Hamamatsu Photonics Kk | 半導体装置 |
| US5567974A (en) * | 1993-12-21 | 1996-10-22 | Sony Corporation | Semiconductor device to absorb stray carriers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516668B2 (ja) | 1993-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06163867A (ja) | 色選択的な集積フォトダイオードとその後段に接続された増幅器を有する装置 | |
| JPS6216567A (ja) | 回路内蔵受光素子 | |
| JPS60241277A (ja) | 半導体装置 | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JPH1050967A (ja) | 受光演算素子 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JP2680455B2 (ja) | 半導体装置 | |
| JPS6216568A (ja) | 回路内蔵受光素子 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JPS63182874A (ja) | 半導体光検出装置 | |
| JPS6147664A (ja) | 半導体装置 | |
| JP4046995B2 (ja) | 光半導体装置 | |
| JPH04242980A (ja) | 受光素子 | |
| JPH0513800A (ja) | 半導体装置 | |
| JPH02275680A (ja) | 光半導体集積回路装置 | |
| JPS6329428B2 (ja) | ||
| JPH02260657A (ja) | 回路内蔵受光素子の製造方法 | |
| JPH0529645A (ja) | 回路内蔵受光素子 | |
| JPS61268078A (ja) | 半導体フオトセンサ | |
| JPH0287683A (ja) | フォトダイオード | |
| JPH01205462A (ja) | 半導体素子 | |
| JPH036056A (ja) | フォトダイオード | |
| JPS6243348B2 (ja) | ||
| JPH04280674A (ja) | 回路内蔵受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |