JPS6216540B2 - - Google Patents
Info
- Publication number
- JPS6216540B2 JPS6216540B2 JP55134839A JP13483980A JPS6216540B2 JP S6216540 B2 JPS6216540 B2 JP S6216540B2 JP 55134839 A JP55134839 A JP 55134839A JP 13483980 A JP13483980 A JP 13483980A JP S6216540 B2 JPS6216540 B2 JP S6216540B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor chip
- devices
- combination
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 description 45
- 230000002950 deficient Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000011990 functional testing Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、同一配線基板上に、テープキヤリア
方式によつて複数のデバイスを自動的にボンデイ
ングする方法に関し、特にデバイスのボンデイン
グ状態での歩留り向上を図ることができる方法に
関するものである。
方式によつて複数のデバイスを自動的にボンデイ
ングする方法に関し、特にデバイスのボンデイン
グ状態での歩留り向上を図ることができる方法に
関するものである。
同一配線基板に複数個の半導体チツプ等のデバ
イスを搭載して電子機器を構成する場合には、搭
載するデバイス数の増加に伴つてアセンブル後の
機器全体としての歩留りは著しく低下し、デバイ
ス数の増加と歩留りの関係はアセンブル工程を管
理する上で重要な問題になつている。このような
問題に対しては、配線基板上にデバイスをアセン
ブルする直前の段階で全デバイスの良・不良が検
査できれば歩留り低下を著しく阻止することがで
きる。しかし実際の電子機器においては、たとえ
良品のみを搭載して構成したとしても、良品にも
特性上の幅があるため機器全体として観察した場
合に必ずしも満足し得るものが得られるとはいえ
なかつた。
イスを搭載して電子機器を構成する場合には、搭
載するデバイス数の増加に伴つてアセンブル後の
機器全体としての歩留りは著しく低下し、デバイ
ス数の増加と歩留りの関係はアセンブル工程を管
理する上で重要な問題になつている。このような
問題に対しては、配線基板上にデバイスをアセン
ブルする直前の段階で全デバイスの良・不良が検
査できれば歩留り低下を著しく阻止することがで
きる。しかし実際の電子機器においては、たとえ
良品のみを搭載して構成したとしても、良品にも
特性上の幅があるため機器全体として観察した場
合に必ずしも満足し得るものが得られるとはいえ
なかつた。
例えば液晶表示装置として表示部を駆動するた
めに２個のLSIを搭載する場合、表示面の上半分
を第１のLSIで、下半分を第２のLSIで駆動する
とすれば、両LSIが共にデバイス単体としては良
品でありスペツク内に納まつているとしてもオン
電圧が異なつておれば、同一電圧を印加しても画
面の上・下で見え方が相違し品質が著しく損われ
た画像になるという不都合が生じる。即ち上記２
個のLSIの組合せは液晶表示の特性面から不良と
いうことになる。
めに２個のLSIを搭載する場合、表示面の上半分
を第１のLSIで、下半分を第２のLSIで駆動する
とすれば、両LSIが共にデバイス単体としては良
品でありスペツク内に納まつているとしてもオン
電圧が異なつておれば、同一電圧を印加しても画
面の上・下で見え方が相違し品質が著しく損われ
た画像になるという不都合が生じる。即ち上記２
個のLSIの組合せは液晶表示の特性面から不良と
いうことになる。
このように単体としては良品デバイスであつて
も、複数個のデバイスを組合せることにより、機
器全体としては特性上不良となる事態が生じる。
も、複数個のデバイスを組合せることにより、機
器全体としては特性上不良となる事態が生じる。
このような不良発生を軽減して歩留りの向上を
図るためには、単に各デバイスの良・不良のみを
判別するだけでは不充分で、複数デバイスを搭載
した機器状態での機能テストにおける高歩留りを
図らねばならない。そのためには各デバイスにつ
いて、良・不良の判別に加えて、良品に対して更
に特性によつて分類し、分類した特性から組合せ
を考慮してアセンブルすることが有効である。
図るためには、単に各デバイスの良・不良のみを
判別するだけでは不充分で、複数デバイスを搭載
した機器状態での機能テストにおける高歩留りを
図らねばならない。そのためには各デバイスにつ
いて、良・不良の判別に加えて、良品に対して更
に特性によつて分類し、分類した特性から組合せ
を考慮してアセンブルすることが有効である。
処で上記のように配線基板上に搭載する直前の
段階でデバイスを予め検査し、その結果に基いて
配線基板に搭載する組立て工程では、自動検査工
程を導入することが容易なテープキヤリア方式が
広く利用されている。しかし従来から採用されて
いるテープキヤリア方式では、たとえデバイスを
特性毎に分類して、それらの組み合せによつて機
器を構成する場合でも、テープキヤリアにインナ
ーリードボンデイング（以下ILBと略す）された
デバイスをテープから夫々切り離し、各デバイス
毎にスライドマウントを行なつて全デバイスのテ
ストを実行して特性分類し、一旦マガジンに収納
したのち、配線基板上にアセンブルした状態での
機能テストにおいて良品となるデバイスの組み合
せ、及び実装順に従つてデバイスを選択し、再配
列後再度別マガジンに収納して配線基板へボンデ
イングする方法を採つている。このような従来方
法では、テープキヤリアデバイスの切断処理、ス
ライドマウント工程、デバイスのアセンブル別再
配列工程が必要であり、経済性及び時間面での問
題が解決されているとはいえなかつた。
段階でデバイスを予め検査し、その結果に基いて
配線基板に搭載する組立て工程では、自動検査工
程を導入することが容易なテープキヤリア方式が
広く利用されている。しかし従来から採用されて
いるテープキヤリア方式では、たとえデバイスを
特性毎に分類して、それらの組み合せによつて機
器を構成する場合でも、テープキヤリアにインナ
ーリードボンデイング（以下ILBと略す）された
デバイスをテープから夫々切り離し、各デバイス
毎にスライドマウントを行なつて全デバイスのテ
ストを実行して特性分類し、一旦マガジンに収納
したのち、配線基板上にアセンブルした状態での
機能テストにおいて良品となるデバイスの組み合
せ、及び実装順に従つてデバイスを選択し、再配
列後再度別マガジンに収納して配線基板へボンデ
イングする方法を採つている。このような従来方
法では、テープキヤリアデバイスの切断処理、ス
ライドマウント工程、デバイスのアセンブル別再
配列工程が必要であり、経済性及び時間面での問
題が解決されているとはいえなかつた。
本発明は上記問題点に鑑みてなされたもので、
従来のスライドマウント工程、デバイス再配列工
程を除き、テープキヤリアの特性を活かして複数
デバイスが効率よく搭載され、実装の歩留り向上
を図つた自動ボンデイング方法を提供するもので
ある。次に実施例を挙げて本発明を詳細に説明す
る。説明を簡略にするため配線基板に３種類の半
導体チツプＡ，Ｂ，Ｃを実装する動作を挙げて説
明する。
従来のスライドマウント工程、デバイス再配列工
程を除き、テープキヤリアの特性を活かして複数
デバイスが効率よく搭載され、実装の歩留り向上
を図つた自動ボンデイング方法を提供するもので
ある。次に実施例を挙げて本発明を詳細に説明す
る。説明を簡略にするため配線基板に３種類の半
導体チツプＡ，Ｂ，Ｃを実装する動作を挙げて説
明する。
第１図はテープキヤリア方式で従来から行われ
ている半導体チツプのILB工程を示す図で、半導
体チツプＡ，Ｂ，Ｃ毎に別途の長尺のフレキシブ
ルテープ１，２，３が準備され、各フレキシブル
テープ面には半導体チツプ側に設けられた電極パ
ツドの配置に対応させて導体パターンが被着さ
れ、各テープの導体パターンに夫々半導体Ａ，Ｂ
或いはＣがILBされ、各テープ毎にリール４，
５，６に巻き取られて管理される。
ている半導体チツプのILB工程を示す図で、半導
体チツプＡ，Ｂ，Ｃ毎に別途の長尺のフレキシブ
ルテープ１，２，３が準備され、各フレキシブル
テープ面には半導体チツプ側に設けられた電極パ
ツドの配置に対応させて導体パターンが被着さ
れ、各テープの導体パターンに夫々半導体Ａ，Ｂ
或いはＣがILBされ、各テープ毎にリール４，
５，６に巻き取られて管理される。
上記ILBされた半導体チツプは次に機能の検査
工程に回され、良・不良が判別されるだけではな
く、チツプがもつ特性による分類及び分類に応じ
たコード付けが行われる。即ち、配線基板上に全
てのデバイスが実装された状態で機能テストを実
行した場合に、該機能テストで配線基板が全体と
して良品となるデバイスの特性の組み合せを予め
求めて、許容し得る特性組み合せ数種類を決定
し、この組み合せに従つて上記検査工程で各半導
体チツプを分類し、各分類に応じて判別可能なコ
ード付けが行われる。第２図はデバイスのテスト
及びコーデイング工程を示し、上記テープ１〜３
にボンデイングされてリールに巻きとられた半導
体チツプＡ，Ｂ，Ｃは、テープ１〜３がリールか
ら順次解かれることによつてテスト装置７のテー
ブル上に供給される。テーブルに載せられた各半
導体チツプは、テープに支持されたままテスター
等によつて特性が検査され、得られた検査結果に
基いて分類されて特有のコードが付される。該コ
ード付けの処理は、テープ面の余白部等を利用す
ることもできるし、テープの送りに同期させて制
御装置に設けられた記憶部等に書き込んで収納す
ることができる。
工程に回され、良・不良が判別されるだけではな
く、チツプがもつ特性による分類及び分類に応じ
たコード付けが行われる。即ち、配線基板上に全
てのデバイスが実装された状態で機能テストを実
行した場合に、該機能テストで配線基板が全体と
して良品となるデバイスの特性の組み合せを予め
求めて、許容し得る特性組み合せ数種類を決定
し、この組み合せに従つて上記検査工程で各半導
体チツプを分類し、各分類に応じて判別可能なコ
ード付けが行われる。第２図はデバイスのテスト
及びコーデイング工程を示し、上記テープ１〜３
にボンデイングされてリールに巻きとられた半導
体チツプＡ，Ｂ，Ｃは、テープ１〜３がリールか
ら順次解かれることによつてテスト装置７のテー
ブル上に供給される。テーブルに載せられた各半
導体チツプは、テープに支持されたままテスター
等によつて特性が検査され、得られた検査結果に
基いて分類されて特有のコードが付される。該コ
ード付けの処理は、テープ面の余白部等を利用す
ることもできるし、テープの送りに同期させて制
御装置に設けられた記憶部等に書き込んで収納す
ることができる。
上記コーデイングの過程で、デバイスの効率的
な利用を図るために、各デバイスの有効な組み合
せ及びその数は分類した際のデバイスの出現比を
考慮し、全てのデバイスが均等に使用されるよう
に配慮されることが望ましい。
な利用を図るために、各デバイスの有効な組み合
せ及びその数は分類した際のデバイスの出現比を
考慮し、全てのデバイスが均等に使用されるよう
に配慮されることが望ましい。
本実施例においては、３種類の半導体チツプ
Ａ，Ｂ及びＣについて検査、分類がなされていず
れも３種類A1，A2，A3，B1，B2，B3，C1，C2，
C3にコーデイングされるものとする。半導体チ
ツプは上記のように分類されることによつて種々
の組み合せが生じるが、３種類Ａ，Ｂ，Ｃが配線
基板に実装された状態での機能検査によつて全体
として良品となる半導体チツプの組み合せが次の
４種類に限られているとする。
Ａ，Ｂ及びＣについて検査、分類がなされていず
れも３種類A1，A2，A3，B1，B2，B3，C1，C2，
C3にコーデイングされるものとする。半導体チ
ツプは上記のように分類されることによつて種々
の組み合せが生じるが、３種類Ａ，Ｂ，Ｃが配線
基板に実装された状態での機能検査によつて全体
として良品となる半導体チツプの組み合せが次の
４種類に限られているとする。
１ A1―B2―C3
２ A2―B1―C2
３ A2―B2―C2
４ A3―B3―C1
テープに支持されたままコーデイングされた各
半導体チツプは、次に配線基板への実装工程に供
給される。第３図に実装工程に供する装置の全体
を示し、第４図はテープキヤリアデバイスのコー
デイング及び実装工程のフローチヤートを示す。
半導体チツプは、次に配線基板への実装工程に供
給される。第３図に実装工程に供する装置の全体
を示し、第４図はテープキヤリアデバイスのコー
デイング及び実装工程のフローチヤートを示す。
第３図に示す実装装置では、上記コーデイング
工程で各半導体チツプ毎に付されたコードが認識
され、配線基板上の他の実装されたデバイスとの
組み合せが配慮されて実装される。
工程で各半導体チツプ毎に付されたコードが認識
され、配線基板上の他の実装されたデバイスとの
組み合せが配慮されて実装される。
即ち同図において、２１は半導体チツプを実装
するための配線基板２２を移動させるターンテー
ブルで、ターンテーブル２１周辺に配置された配
線基板を収納しているマガジン２３から、後述す
る指令によつて配線基板２２がテーブル上に送り
出され、テーブル２１の回転によつてチツプボン
デイング位置に移動させられる。ターンテーブル
２１の前段には上記工程で付されたコードを認識
するためのコード読取り装置２４が設置され、実
装に先立つてまずテープキヤリアに支持されたデ
バイスのコードが認識される。
するための配線基板２２を移動させるターンテー
ブルで、ターンテーブル２１周辺に配置された配
線基板を収納しているマガジン２３から、後述す
る指令によつて配線基板２２がテーブル上に送り
出され、テーブル２１の回転によつてチツプボン
デイング位置に移動させられる。ターンテーブル
２１の前段には上記工程で付されたコードを認識
するためのコード読取り装置２４が設置され、実
装に先立つてまずテープキヤリアに支持されたデ
バイスのコードが認識される。
第１番目のデバイスである半導体チツプＡが配
線基板に実装される過程では、配線基板２２には
何等デバイスが搭載されていないため、マガジン
２３に収納されている配線基板２２は区別なく順
次ターンテーブル２１上に載せられてチツプボン
デイング位置Ｐに送られる。ターンテーブル２１
には一定の間隔でホール２５が穿設され、チツプ
ボンデイング位置Ｐでテーブル面に対向配置され
たチツプ保持具２６を挿通させる。チツプ保持具
２６と対向するテーブル下側には、コード読取り
装置２４でコード読取りが終了した半導体チツプ
をテープ本体から切り離してリード端子の成型加
工を施こすための治具２７が設置され、上記ホー
ル２５を通してテープ下側に降ろされたチツプ保
持具２６との間で協同して半導体チツプのテープ
からの分離及びリード線の成型を実行する。テー
プ１から分離された半導体チツプＡは保持具２６
によつて真空吸着され、テーブル２１上へ持ち上
げられる。一方テーブル上にはマガジン２３から
送り出された配線基板２２が位置決めされて真空
固定されており、保持具２６が半導体チツプＡを
吸着して上昇した動作に同期してテーブルの回転
によつて半導体チツプＡは保持具２６と対向する
位置まで運ばれる。保持具先端に吸着された半導
体チツプＡは配線基板２２と位置合せされて保持
具２６の真空が解除され、配線基板２２上に仮付
けされる。その後テーブル２１の更に進んだ位置
に設けられたボンデイングツール２８によつて半
導体チツプＡのリード端子と配線基板２２面の導
体とが一斎に加圧ボンデイングされる。尚該ボン
デイング工程中、ターンテーブルの他の場所では
次の半導体チツプＢをテープから分離するための
切断処理、や配線基板の送り出し、またテープ上
の半導体チツプのコード読み取り作業が適宜のタ
イミングで実行される。
線基板に実装される過程では、配線基板２２には
何等デバイスが搭載されていないため、マガジン
２３に収納されている配線基板２２は区別なく順
次ターンテーブル２１上に載せられてチツプボン
デイング位置Ｐに送られる。ターンテーブル２１
には一定の間隔でホール２５が穿設され、チツプ
ボンデイング位置Ｐでテーブル面に対向配置され
たチツプ保持具２６を挿通させる。チツプ保持具
２６と対向するテーブル下側には、コード読取り
装置２４でコード読取りが終了した半導体チツプ
をテープ本体から切り離してリード端子の成型加
工を施こすための治具２７が設置され、上記ホー
ル２５を通してテープ下側に降ろされたチツプ保
持具２６との間で協同して半導体チツプのテープ
からの分離及びリード線の成型を実行する。テー
プ１から分離された半導体チツプＡは保持具２６
によつて真空吸着され、テーブル２１上へ持ち上
げられる。一方テーブル上にはマガジン２３から
送り出された配線基板２２が位置決めされて真空
固定されており、保持具２６が半導体チツプＡを
吸着して上昇した動作に同期してテーブルの回転
によつて半導体チツプＡは保持具２６と対向する
位置まで運ばれる。保持具先端に吸着された半導
体チツプＡは配線基板２２と位置合せされて保持
具２６の真空が解除され、配線基板２２上に仮付
けされる。その後テーブル２１の更に進んだ位置
に設けられたボンデイングツール２８によつて半
導体チツプＡのリード端子と配線基板２２面の導
体とが一斎に加圧ボンデイングされる。尚該ボン
デイング工程中、ターンテーブルの他の場所では
次の半導体チツプＢをテープから分離するための
切断処理、や配線基板の送り出し、またテープ上
の半導体チツプのコード読み取り作業が適宜のタ
イミングで実行される。
まず上記工程で第１番目の半導体チツプＡが実
装された配線基板は、読取り装置で認識されたコ
ードに応じて半導体チツプＡの３種類の特性
A1，A2，A3毎に別々のマガジン２９に収納され
る。該マガジン２９はそのまま第２番目の半導体
チツプＢを実装する際の基板挿入マガジンとな
る。
装された配線基板は、読取り装置で認識されたコ
ードに応じて半導体チツプＡの３種類の特性
A1，A2，A3毎に別々のマガジン２９に収納され
る。該マガジン２９はそのまま第２番目の半導体
チツプＢを実装する際の基板挿入マガジンとな
る。
リールに巻き取られているテープ２は上記動作
と同様に順次解きほどかれ、コード読取り装置２
４で各半導体チツプＢに付されたコードが認識さ
れる。認識されたコードに基いて、上記デバイス
の組み合せ(1)〜(4)を満すように、マガジン２９か
ら所定の配線基板２２が選び出されてテーブル上
に供給され、真空固定される。認識されたコード
がB1であれば、前述の組み合せから半導体チツ
プA2が実装されている配線基板が収納されてい
るマガジンが選択され、ターンテーブル上にチツ
プA2がボンデイングされた配線基板２２が送り
出され、テーブル２１の所定位置に位置合せされ
る。コード認識を終えた半導体チツプB1は上記
半導体チツプＡの実装工程と同様に、テープ本体
から切り離されて保持具２６に吸着固定され、ホ
ール２５を通してテーブル上方に運ばれ、所定位
置に固定されている配線基板２２の導体パターン
に仮止めし、次にボンデイングツール２８によつ
て加圧ボンデイングされる。
と同様に順次解きほどかれ、コード読取り装置２
４で各半導体チツプＢに付されたコードが認識さ
れる。認識されたコードに基いて、上記デバイス
の組み合せ(1)〜(4)を満すように、マガジン２９か
ら所定の配線基板２２が選び出されてテーブル上
に供給され、真空固定される。認識されたコード
がB1であれば、前述の組み合せから半導体チツ
プA2が実装されている配線基板が収納されてい
るマガジンが選択され、ターンテーブル上にチツ
プA2がボンデイングされた配線基板２２が送り
出され、テーブル２１の所定位置に位置合せされ
る。コード認識を終えた半導体チツプB1は上記
半導体チツプＡの実装工程と同様に、テープ本体
から切り離されて保持具２６に吸着固定され、ホ
ール２５を通してテーブル上方に運ばれ、所定位
置に固定されている配線基板２２の導体パターン
に仮止めし、次にボンデイングツール２８によつ
て加圧ボンデイングされる。
予め設定されたデバイスの組み合せに基いて、
テープ２から分離された半導体チツプＢは基板に
実装され、２種類のデバイスの実装を終えた基板
は第３番目のの半導体チツプＣを実装するための
準備として前記組み合せに従つてA1―B2，A2―
B1とA2―B2，A3―B3の３種類に分類されて空に
なつたマガジン２３或いは別のマガジンに別途に
収納される。基板を収納した各マガジンはそのま
ま次の実装工程の基板挿入マガジンとなる。
テープ２から分離された半導体チツプＢは基板に
実装され、２種類のデバイスの実装を終えた基板
は第３番目のの半導体チツプＣを実装するための
準備として前記組み合せに従つてA1―B2，A2―
B1とA2―B2，A3―B3の３種類に分類されて空に
なつたマガジン２３或いは別のマガジンに別途に
収納される。基板を収納した各マガジンはそのま
ま次の実装工程の基板挿入マガジンとなる。
最後にテープ３にILBされている半導体チツプ
Ｃが工程に供給される。コード読取り装置２４で
C1と認識された半導体チツプはA3―B3の組み合
せが収納されているマガジンから配線基板２２が
選び出され、コードC2の半導体チツプはA2―B1
又はA2―B2の、コードC3の半導体チツプはA1―
B2の組み合せが搭載されている配線基板が選び
出されて夫々の対応する導体パターンに実装さ
れ、３種類の半導体チツプＡ，Ｂ，Ｃが夫々配線
基板全体として良品になるように特性が組み合さ
れる。
Ｃが工程に供給される。コード読取り装置２４で
C1と認識された半導体チツプはA3―B3の組み合
せが収納されているマガジンから配線基板２２が
選び出され、コードC2の半導体チツプはA2―B1
又はA2―B2の、コードC3の半導体チツプはA1―
B2の組み合せが搭載されている配線基板が選び
出されて夫々の対応する導体パターンに実装さ
れ、３種類の半導体チツプＡ，Ｂ，Ｃが夫々配線
基板全体として良品になるように特性が組み合さ
れる。
上記コード読取り装置、ターンテーブル、ボン
デイングツール、保持具及びマガジン等はいずれ
も互いに関連させて動作するように制御装置から
供給される信号によつて制御される。
デイングツール、保持具及びマガジン等はいずれ
も互いに関連させて動作するように制御装置から
供給される信号によつて制御される。
以上本発明によれば、各デバイスは実装に先立
つて良品が選び出されると共に、複数のデバイス
を実装した状態で所望の機能を得ることができる
デバイスの組み合せに基いて順次デバイスを実装
して全体としての電子機器を構成するため、各デ
バイスの有効利用が図れると共に機器全体として
の歩留向上を図ることができる。
つて良品が選び出されると共に、複数のデバイス
を実装した状態で所望の機能を得ることができる
デバイスの組み合せに基いて順次デバイスを実装
して全体としての電子機器を構成するため、各デ
バイスの有効利用が図れると共に機器全体として
の歩留向上を図ることができる。
第１図乃至第３図は本発明による実装工程を説
明するための図、第４図は本発明の動作を説明す
るためのフローチヤートである。 １，２，３：テープキヤリア、Ａ，Ｂ，Ｃ：半
導体チツプ、７：特性検査装置、２１：ターンテ
ーブル、２２：配線基板、２３，２９：マガジ
ン、２４：コード認識装置、２６：半導体チツプ
保持具、２８：ボンデイングツール。
明するための図、第４図は本発明の動作を説明す
るためのフローチヤートである。 １，２，３：テープキヤリア、Ａ，Ｂ，Ｃ：半
導体チツプ、７：特性検査装置、２１：ターンテ
ーブル、２２：配線基板、２３，２９：マガジ
ン、２４：コード認識装置、２６：半導体チツプ
保持具、２８：ボンデイングツール。
Claims (1)
- １ 同一配線基板に複数個のデバイスをボンデイ
ングする方法において、複数デバイスがボンデイ
ングされた状態で配線基板が全体として良品とな
るデバイスの特性の組み合せを予め設定する工程
と、各デバイス毎に夫々異なるテープに支持され
たデバイスの個々の特性を検査してコード付けす
る工程と、該コードを読取つて予め設定された上
記特性の組み合せを満すように、特性組み合せに
対応させて収納された配線基板群から所定の配線
基板を選択する工程と、コード読取りされたデバ
イスをテープから分離して上記選択された配線基
板にボンデイングする工程と、該ボンデイングさ
れた配線基板を特性の組み合せに応じて再度収納
させる工程とからなるデバイスの自動ボンデイン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55134839A JPS5759341A (en) | 1980-09-26 | 1980-09-26 | Automatic bonding method for device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55134839A JPS5759341A (en) | 1980-09-26 | 1980-09-26 | Automatic bonding method for device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5759341A JPS5759341A (en) | 1982-04-09 |
| JPS6216540B2 true JPS6216540B2 (ja) | 1987-04-13 |
Family
ID=15137662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55134839A Granted JPS5759341A (en) | 1980-09-26 | 1980-09-26 | Automatic bonding method for device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5759341A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2565701B2 (ja) * | 1987-01-13 | 1996-12-18 | アルプス電気株式会社 | 光書き込みヘッド |
| US5542600A (en) * | 1991-11-07 | 1996-08-06 | Omron Corporation | Automatic soldering apparatus, apparatus and method for teaching same, soldering inspection apparatus and method, and apparatus and method for automatically correcting soldering |
-
1980
- 1980-09-26 JP JP55134839A patent/JPS5759341A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5759341A (en) | 1982-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960649B2 (ja) | Ｋｇｄアレイ用テストアセンブリ | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| US6820792B2 (en) | Die bonding equipment | |
| JPH11224755A (ja) | ソケットタイプモジュールテスト装置及びこれに使用されるソケット | |
| KR100278603B1 (ko) | 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법 | |
| JPS6216540B2 (ja) | ||
| US6546985B2 (en) | Die bonder | |
| KR100439309B1 (ko) | 와이어 본딩된 칩 테스트 장치 및 방법 | |
| JPH01212429A (ja) | 半導体素子 | |
| JPH1167876A (ja) | ダイ認識方法および半導体製造装置 | |
| JPS61207046A (ja) | テ−プキヤリア半導体装置選別用オ−トハンドラ− | |
| JPH02156547A (ja) | フレキシブル基板と集積回路のテスト方法 | |
| JP2652711B2 (ja) | 半導体検査装置及び検査方法 | |
| KR20000024407A (ko) | 모듈디바이스용 테스팅장치 및 방법 | |
| JP3208095B2 (ja) | 半導体装置の検査装置 | |
| KR100439308B1 (ko) | 칩 테스트 장치 및 방법 | |
| JPH0329335A (ja) | 半導体チッププローバ | |
| KR0145126B1 (ko) | 반도체 장비의 대형칩용 플렌지 업 스테이지 | |
| JPH10233350A (ja) | 半導体チップおよびそれを用いた半導体装置の製造システム | |
| KR100514040B1 (ko) | 마킹장치 | |
| JPH06201777A (ja) | Ｉｃハンドラ | |
| JPH10160790A (ja) | 半導体試験装置及びテスト方法 | |
| JPH0262971A (ja) | テープキャリアの検査方法 | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JPH0643209A (ja) | 半導体検査装置 |